專利名稱：增加控制柵極與浮動?xùn)艠O間重疊面積的存儲裝置及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的各個(gè)實(shí)施例描述制造非易失性存儲器裝置的方法，特別
的涉及使用虛擬接地陣列(virtual ground arrays)的浮動?xùn)艠O存儲 器的制造方法。
背景技術(shù)：
圖1為公知的浮動?xùn)艠O存儲器單元100的示圖。存儲器單元100 包含襯底102，該襯底102具有擴(kuò)散區(qū)域104與106。擴(kuò)散區(qū)域?qū)?yīng) 場效應(yīng)晶體管(FET)型裝置的源極與漏極(source and drain)。依據(jù) 一種實(shí)施例，襯底102可為P型襯底，而擴(kuò)散區(qū)域104與106可為N 型擴(kuò)散區(qū)域。其他實(shí)施例中，存儲器單元100可包含一個(gè)具有P型擴(kuò) 散區(qū)域104與106的N型襯底，大多認(rèn)為P型襯底通常具有更好的性 能。
存儲器單元100還包含一個(gè)柵極介質(zhì)層，有時(shí)成為襯底102上、 擴(kuò)散區(qū)域104與106間的隧穿電介質(zhì)電介質(zhì)108。浮動?xùn)艠O110此時(shí) 即形成于柵極電介質(zhì)108上，而浮動?xùn)艠O110通常以多晶硅 (polysilicon)制成。此時(shí)，多晶硅間介質(zhì)層112可區(qū)隔浮動?xùn)艠O110 與控制柵極114，而控制柵極114通常也以多晶硅制成。多晶硅間介 質(zhì)層112可由二氧化硅(Si02)等材料制成。在其他實(shí)施例中，多晶硅
間電介質(zhì)iio還可包含多層結(jié)構(gòu)，例如氧-氮-氧結(jié)構(gòu)。
操作時(shí)，在控制柵極114施加高電壓以編程存儲器單元100。該 電壓經(jīng)由控制柵極電容(CJ與浮動?xùn)艠O110耦合，而耦合電壓在擴(kuò)散 區(qū)域104與106間、襯底102的上層造成反型溝道(inversion channel)。此時(shí)在兩擴(kuò)散區(qū)域104與106間施加電壓，即可產(chǎn)生強(qiáng)大 的側(cè)向電場，令載流子流經(jīng)此溝道，例如，由一擴(kuò)散區(qū)域流向另一擴(kuò) 散區(qū)域。
與浮動?xùn)艠O110耦合的電壓將建立電場，該電場足以使部分載流 子隧穿經(jīng)過柵極電介質(zhì)108而進(jìn)入浮動?xùn)艠O110。亦即，與浮動?xùn)艠O 110耦合的電壓須得以產(chǎn)生令載流子具備足夠能量的電場，以助其跨 越柵極電介質(zhì)108的勢壘高度(barrier height)。因此，如上所述， 必須使控制柵極114與浮動?xùn)艠O110充分耦合，以確保產(chǎn)生適當(dāng)電場 強(qiáng)度，方能引導(dǎo)載流子穿越柵極電介質(zhì)108至浮動?xùn)艠O110。
采用虛擬接地陣列設(shè)計(jì)，以減低浮動?xùn)艠O存儲器和非易失性存儲 器產(chǎn)品的存儲器單元大小，己屬眾所周知的方法；例如閃速存儲器產(chǎn) 品。然而，較小的存儲器單元通常需要較小的掩埋(buried)擴(kuò)散大小， 這種種需求卻不一定能與公知工藝技術(shù)相容。
例如，控制柵極與浮動?xùn)艠O的柵極耦合比例(GCR)降低，即是在
公知工藝中降低掩埋擴(kuò)散大小所可能造成的問題之一。充分耦合以確 保存儲器單元中適當(dāng)電場強(qiáng)度，材能引導(dǎo)載流子穿越隧穿氧化物層， 進(jìn)入浮動?xùn)艠O。
如所公知的那樣，柵極耦合比例(GCR)是一個(gè)與Qx、源極電容 (Source Capacitance, Cs)、體電容(Bulk Capacitance, CB)、與漏 極電容(C。)相關(guān)的函數(shù)，如圖1所述。其關(guān)系如下 GCR = CCG/(CS+CB+CD+CCG)
如上，可通過提高(^或降低源極電容(Cs)或漏極電容(C。)以提高 GCR。由此，通過增加浮動?xùn)艠O110與掩埋擴(kuò)散區(qū)域104和106的間 距，即可降低源極與漏極電容(Cs、 Cd)，存儲器裝置的柵極耦合比例 (GCR)即可提升。因此，即使降低掩埋擴(kuò)散尺寸，在虛擬接地陣列中 維持適當(dāng)GCR仍相當(dāng)重要。

發(fā)明內(nèi)容
本發(fā)明公開一種制造浮動?xùn)艠O存儲器裝置的方法，包括在浮動?xùn)?極之下使用掩埋擴(kuò)散氧化層，由此在浮動?xùn)艠O與掩埋擴(kuò)散氧化層之間 建立增加的階梯高度(increased step height)。這種增加的階梯高 度可提供較高的GCR，但同時(shí)仍可利用虛擬接地陣列設(shè)計(jì)，降低存儲 器單元的大小。
本發(fā)明在此處及他處的特征、方面與實(shí)施例，詳述在下列"具體 實(shí)施方式"中。


本發(fā)明的功能、方面與實(shí)施例說明須結(jié)合所附示圖，其中 圖1顯示公知的浮動?xùn)艠O存儲器單元的示意圖； 圖2顯示一個(gè)采用公知工藝的浮動?xùn)艠O存儲器裝置示意圖； 圖3顯示采用公知工藝，但未包含第四多晶硅階梯(fourth poly
st印)的浮動?xùn)艠O存儲器裝置示意圖4顯示依據(jù)一種實(shí)施例所制造的浮動?xùn)艠O存儲器單元示意圖； 圖5A、圖5B、圖5C、圖5D、圖5E、圖5F與圖5G，顯示圖4依
據(jù)一種實(shí)施例，制造浮動?xùn)艠O存儲器裝置的示范工藝。
具體實(shí)施例方式
按下列所述方法，在等比例縮小的虛擬接地存儲器單元中所增加 的GCR，由單元工藝提供，并通過的在浮動?xùn)艠O與掩埋擴(kuò)散氧化物之 間制造巨大階梯高度(large st印height)。因此，得以在控制柵極 與浮動?xùn)艠O之間維持較大的重疊區(qū)域，以增加GCR。
圖2顯示采用公知工藝的傳統(tǒng)浮動?xùn)艠O存儲器裝置。如其所示， 裝置200包含具離子注入擴(kuò)散區(qū)域216的襯底202。介質(zhì)層204(例如 溝道氧化層)形成在襯底202之上。裝置200中多個(gè)存儲器單元的各 個(gè)浮動?xùn)艠O，則由多晶硅層206與208形成。上述各層可個(gè)別對應(yīng)第 一與第四多晶硅層。掩埋擴(kuò)散氧化物214形成在擴(kuò)散區(qū)域216與氧-氮-氧(0NO)層210之上，例如，第四多晶硅層208之上即形成多晶硅 間介質(zhì)層?？梢岳斫獾氖茄诼駭U(kuò)散氧化物214對應(yīng)通過陣列的掩埋擴(kuò) 散導(dǎo)線(lines)。
ONO層210上隨后形成控制柵極多晶硅層212，例如第二多晶硅 層。如前述，隨著掩埋擴(kuò)散區(qū)域216尺寸降低，控制柵極與浮動?xùn)艠O 的耦合程度也隨之下降。圖3顯示采用公知工藝的存儲器裝置，但未 包含第四多晶硅層208;然而，其將顯示，單純?nèi)コ谒亩嗑Ч鑼?08
并不足以提供適當(dāng)?shù)腉CR，故無法制作有效的存儲器裝置。
因此，圖4顯示依據(jù)本發(fā)明實(shí)施例所制作的浮動?xùn)艠O存儲器裝置 400。如圖所示，裝置400包含掩埋擴(kuò)散氧化物420，其中，介于浮 動?xùn)艠O層406之上的0N0層422、與掩埋擴(kuò)散氧化物層420上的0N0 層422之間的階梯高度(h)大于圖2與圖3的階梯高度，因?yàn)檫@兩個(gè) 圖中浮動?xùn)艠O206的頂部位于掩埋擴(kuò)散氧化物層214頂部之下。在圖 4中，多晶硅層424(例如第二多晶硅層)，與ONO層422(例如內(nèi)多晶 硅電介質(zhì))重疊，其形成在浮動?xùn)艠O406之上。所增加的階梯高度(h) 因?yàn)榭刂茤艠O與浮動?xùn)艠O的重疊區(qū)域增加，進(jìn)而創(chuàng)造更高的GCR。
應(yīng)特別注意，圖4雖例示0N0層422，仍可將該層422單純視為 介質(zhì)層。因此，不應(yīng)認(rèn)為圖4的例子，將此處所述的裝置與方法，限 制在使用特定種類的介質(zhì)層(例如ONO層422)，而應(yīng)解釋為各種適合 的介質(zhì)層均可使用。
圖5A至圖5G顯示依據(jù)本發(fā)明一實(shí)施例制作裝置400的工藝的例 子。首先，在圖5A中，介質(zhì)層504(例如溝道氧化物)形成在襯底502 之上。舉例而言，介質(zhì)層504可能包含二氧化硅。此后，沉積第一多 晶硅層506。第一多晶硅層506的厚度約為600埃(Angstrom)至1400 埃。隨后可將氮化硅層508沉積在第一多晶硅層506之上。
如圖5B所示，光刻膠510可用在產(chǎn)生氮化硅層508、第一多晶 硅層506、與介質(zhì)層504的圖案(pattern)。蝕刻之后可形成如圖5B 所示的圖案化的第一多晶硅層506、氮化硅層508與介質(zhì)層504。蝕 刻工藝應(yīng)在蝕刻區(qū)域514底部的基板502上，造成輕微凹陷(slight recess)。因此，舉例而言，蝕刻工藝可類似在淺溝槽隔離(shallow trench isolation, STI)結(jié)構(gòu)所采用的形式；然而，應(yīng)該了解，該凹 陷區(qū)域的深度淺于STI結(jié)構(gòu)中的溝槽。
其次通過離子注入工藝與熱驅(qū)動工藝(heat driven)在襯底502 內(nèi)形成擴(kuò)散區(qū)域512。例如，若襯底502為P型襯底，則可將N+擴(kuò)散 區(qū)域512離子注入在P型襯底512中。由于本工藝?yán)玫鑼?08 與第一多晶硅層506做為離子注入掩模(implant mask)，因此本工藝 可自動對準(zhǔn)(self—aligned)。
參照圖5C，介質(zhì)層516如圖所示形成在襯底502之上。例如， 介質(zhì)層516可為Si02層，并采用高密度等離子體(HDP)-化學(xué)氣相 沉積制作。依據(jù)圖5D，部分介質(zhì)層516已被去除，以暴露剩余的氮 化硅層508與多晶硅層506的剩余部分。例如，傳統(tǒng)濕蝕刻工藝中， 可采用氫氟酸或緩沖氧化蝕刻(BOE)溶液(各向同性蝕刻)，以去除介 質(zhì)層516的部分。利用介質(zhì)層516與氮化硅層508的高蝕刻選擇比例 (high etching selectivity ratio),艮卩可成功去除適量的介質(zhì)層 516。此蝕刻工藝同時(shí)會產(chǎn)生氧化區(qū)域520，該區(qū)域可作為裝置中的掩 埋擴(kuò)散氧化物(buried diffusion oxides)。依據(jù)圖5E，隨后可去除剩余的氮化硅層508，原先位于介質(zhì)層 516中的區(qū)域518也同時(shí)被去除。例如，可采用熱磷酸(hot phosphoric acid)去除剩余的氮化硅層508。由于區(qū)域518與剩余的介質(zhì)層516 失去連結(jié)，故介質(zhì)層516中的區(qū)域518，將自動隨剩余的氮化硅層508 同被去除。此吋0N0層522可形成在襯底502之上，如圖5F所示?？衫斫?為0N0層522包含一個(gè)依序沉積/形成的多層結(jié)構(gòu)。此種多層結(jié)構(gòu)通 常包含氧化物層、氮化物層(例如氮化硅SiN層)以及另一氧化物層。 然而先前也曾說明，特定實(shí)施例可采用其他種類的層間介質(zhì)層，其中 522層的結(jié)構(gòu)即包含其他種類的層間電介質(zhì)材料。隨后，多晶硅層524可形成在0N0層522之上，如圖5G所示。 多晶硅層524為第二多晶硅層，同時(shí)可采用諸如CVD等工藝制作。圖5G中，可依據(jù)公知的工藝技術(shù)，繼續(xù)進(jìn)行裝置工藝的后續(xù)步 驟。這種步驟可包含第二多晶硅層的圖案制作與蝕刻、第三多晶硅層 的制作以及第三多晶硅層的圖案制作與蝕刻。隨后，可采用公知的后 段工藝(BEOL)技術(shù)制造所需的金屬互連層。即使本發(fā)明的實(shí)施例的說明如前述，本發(fā)明的實(shí)施例僅作為例 子。因此，本發(fā)明不應(yīng)局限于前面說明的實(shí)施例。另一方面，此處所 說明的發(fā)明范圍，僅應(yīng)受到權(quán)利要求與相關(guān)的前述說明以及附圖的限 制。
權(quán)利要求
1、一種浮動?xùn)艠O存儲器裝置，其包含襯底，包含掩埋擴(kuò)散區(qū)域以及在該掩埋擴(kuò)散區(qū)域中的淺凹陷；第一介質(zhì)層；浮動?xùn)艠O，其形成在所述第一介質(zhì)層之上；掩埋擴(kuò)散氧化層，其形成在所述淺凹陷中，其中所述浮動?xùn)艠O的頂部高于所述掩埋擴(kuò)散氧化層的頂部；以及第二介質(zhì)層，其形成在所述浮動?xùn)艠O與所述掩埋擴(kuò)散氧化層之上。
2、 如權(quán)利要求1所述的浮動?xùn)艠O存儲器裝置，還包含形成在所 述浮動?xùn)艠O與第二介質(zhì)層之上的控制柵極。
3、 如權(quán)利要求2所述的浮動?xùn)艠O存儲器裝置，其中所述浮動?xùn)?極與所述控制柵極由圖案化的多晶硅層所形成。
4、 如權(quán)利要求1所述的浮動?xùn)艠O存儲器裝置，其中所述浮動?xùn)?極的厚度范圍約為600埃至1400埃。
5、 如權(quán)利要求1所述的浮動?xùn)艠O存儲器裝置，還包含增加的階 梯高度，其位于所述浮動?xùn)艠O上的所述第二介質(zhì)層，與所述掩埋擴(kuò)散 氧化層上的所述第二介質(zhì)層之間。
6、 如權(quán)利要求5所述的浮動?xùn)艠O存儲器裝置，其中所述浮動?xùn)?極上的所述第二介質(zhì)層，與所述掩埋擴(kuò)散區(qū)域上的所述第二介質(zhì)層， 兩者之間的階梯高度范圍約為300埃至800埃。
7、 如權(quán)利要求1所述的浮動?xùn)艠O存儲器裝置，其中所述第二介 質(zhì)層為氧-氮-氧(0N0)介質(zhì)層。
8、 一種制造浮動?xùn)艠O存儲器裝置的方法，包含 在襯底上形成第一介質(zhì)層； 在所述第一介質(zhì)層上形成第一多晶硅層； 在所述第一多晶硅層上形成一層覆蓋層；對所述覆蓋層、第一多晶硅層、第一介質(zhì)層與襯底進(jìn)行圖案化與 蝕刻，以形成浮動?xùn)艠O，并在所述襯底上形成淺凹陷；在所述襯底上的所述淺凹陷區(qū)域中形成掩埋擴(kuò)散區(qū)域；以及 在所述掩埋擴(kuò)散區(qū)域中形成掩埋擴(kuò)散氧化物，使得所述掩埋擴(kuò)散 氧化物的頂部位于所述第一多晶硅層頂部之下。
9、 如權(quán)利要求8所述的方法，其中形成所述掩埋擴(kuò)散氧化層的 步驟包含在所述覆蓋層上形成掩埋擴(kuò)散氧化層；移除部分的所述掩埋擴(kuò)散氧化層，以暴露部分的所述覆蓋層與第 一多晶硅層區(qū)域，以在所述覆蓋層之上形成部分的所述掩埋擴(kuò)散氧化 層，同時(shí)與所述覆蓋周邊的所述掩埋擴(kuò)散氧化層分隔；以及移除所述覆蓋層，在所述圖案化覆蓋層之上的所述掩埋擴(kuò)散氧化 層區(qū)域會隨著所述覆蓋層自動被移除。
10、 如權(quán)利要求9所述的方法，其中移除部分的所述掩埋擴(kuò)散氧 化層以各向同性蝕刻去除部分的所述掩埋擴(kuò)散氧化層。
11、 如權(quán)利要求9所述的方法，其中利用熱磷酸去除所述覆蓋層。
12、 如權(quán)利要求9所述的方法，還包含維持所述覆蓋層與所述掩 埋擴(kuò)散氧化層之間的高蝕刻選擇比率。
13、 如權(quán)利要求8所述的方法，還包含在所述第一多晶硅層與所 述掩埋擴(kuò)散氧化層上形成第二介質(zhì)層的步驟。
14、 如權(quán)利要求13所述的方法，還包含在所述第二介質(zhì)層上形 成與蝕刻第二多晶硅層，從而限定所述浮動?xùn)艠O存儲器裝置的控制柵 極。
15、 如權(quán)利要求8所述的方法，其中所述第一多晶硅層的厚度范 圍約為1000埃至2000埃。
16、 如權(quán)利要求13所述的方法，其中在所述浮動?xùn)艠O上的所述 第二介質(zhì)層頂部與所述掩埋擴(kuò)散氧化層上的所述第二介質(zhì)層之間，存 在增加的階梯高度。
17、 如權(quán)利要求16所述的方法，其中所述增加的階梯高度范圍 約為300埃至800埃。
全文摘要
一種制造浮動?xùn)艠O存儲器裝置的方法，包含利用位于浮動?xùn)艠O之下的掩埋擴(kuò)散氧化物，從而在浮動?xùn)艠O與掩埋擴(kuò)散氧化物之間，制造增加的階梯高度。增加的階梯高度可提供更高的GCR，但仍可減低使用虛擬接地陣列設(shè)計(jì)的存儲單元尺寸。
文檔編號H01L27/115GK101150134SQ20071014728
公開日2008年3月26日 申請日期2007年9月6日 優(yōu)先權(quán)日2006年9月21日
發(fā)明者劉振欽, 吳柏瑄, 楊?yuàn)柟? 黃蘭婷 申請人:旺宏電子股份有限公司