專利名稱：制造場效應(yīng)晶體管的方法以及半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件，例如場效應(yīng)晶體管(FET)器件。更具體地說，本發(fā)明涉及制造半導(dǎo)體器件例如具有增強性能的場效應(yīng)晶體管器件的有效方法。
背景技術(shù)：
集成電路通常包括作為有源開關(guān)元件的場效應(yīng)晶體管器件。為了降低功率消耗，場效應(yīng)晶體管被典型地被設(shè)置為互補摻雜對。各種因素影響場效應(yīng)晶體管器件性能。這些因素的非限制實例包括尺寸、組分材料、機械應(yīng)力效應(yīng)和與摻雜相關(guān)的因素。
最近，注意已經(jīng)集中在當(dāng)制造場效應(yīng)晶體管器件時與柵電極的構(gòu)成相關(guān)的性能效應(yīng)。為此，因為全硅化(fully silicided)柵電極通常具有增強的導(dǎo)電性，利用全硅化柵電極制造的場效應(yīng)晶體管器件是所希望的，且它們不易于發(fā)生多晶硅摻雜耗盡現(xiàn)象。與其它柵電極材料相比，全硅化柵電極還具有其它性能優(yōu)點。
本領(lǐng)域中已知采用硅化柵電極的各種場效應(yīng)晶體管結(jié)構(gòu)及其制造方法。
例如，Xiang等人在美國專利6,562,718中公開了一種制造具有全硅化柵電極的場效應(yīng)晶體管結(jié)構(gòu)的方法。在′718專利中所公開的方法采用了位于場效應(yīng)晶體管結(jié)構(gòu)中的硅化源極/漏極區(qū)域?qū)ι隙皇遣糠止杌瘱烹姌O上的屏蔽層，所以部分硅化柵電極可以完全硅化而不影響硅化源極/漏極區(qū)域。
另外，Gong等人在美國專利6,902,994中公開了另外一種制造具有全硅化柵電極的場效應(yīng)晶體管結(jié)構(gòu)的方法。在′994專利中所公開的方法提供了在去除了用于在形成加高的源極/漏極區(qū)域?qū)r保護硅柵電極的帽層后對加高的源極/漏極區(qū)域?qū)凸钖烹姌O的同時硅化。
此外，Lin等人在美國專利6,905,922中公開了一種在場效應(yīng)晶體管結(jié)構(gòu)中制造雙全硅化柵電極的方法。該現(xiàn)有方法采用了當(dāng)全硅化柵電極時形成在硅化源極/漏極區(qū)域?qū)ι系谋Ｗo層。
另外，Wen等人在美國專利申請公開號2005/0156238中還公開了一種硅化柵場效應(yīng)晶體管結(jié)構(gòu)及其制造方法。Wen等人的方法提供了當(dāng)在場效應(yīng)晶體管器件中硅化硅柵電極時保護硅化源極/漏極區(qū)域?qū)Α?br> 最后，Bu等人在美國專利申請公開號2005/0215055中還公開了一種硅化柵場效應(yīng)晶體管結(jié)構(gòu)及其制造方法。Bu等人的方法提供了在硅化源極/漏極區(qū)域?qū)χ靶纬晒杌瘱烹姌O。
隨著半導(dǎo)體器件技術(shù)繼續(xù)發(fā)展，制造具有增強性能的場效應(yīng)晶體管器件的需要繼續(xù)存在。為此，具有硅化柵電極的其它場效應(yīng)晶體管結(jié)構(gòu)及其制造方法是所希望的。

發(fā)明內(nèi)容
本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)，具體地說，場效應(yīng)晶體管結(jié)構(gòu)，及其制造方法。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)包括具有使源極/漏極區(qū)域?qū)Ω綦x的溝道區(qū)域的半導(dǎo)體襯底。該結(jié)構(gòu)還包括位于所述溝道區(qū)域上方的柵電極。在所述結(jié)構(gòu)中，所述柵電極的頂面不高于所述源極/漏極區(qū)域?qū)Φ捻斆妗?br> 制造本發(fā)明的結(jié)構(gòu)的一種方法包括在其上至少包括具有第一厚度的柵電極的半導(dǎo)體襯底中形成延伸區(qū)域。當(dāng)形成所述延伸區(qū)域時，所述柵電極用作掩模。該方法還包括采用所述柵電極和鄰近其形成的水平隔離物層作為掩模，在所述半導(dǎo)體襯底中形成本體(intrinsic)源極/漏極區(qū)域。最后，該方法還包括將所述柵電極蝕刻至小于所述第一厚度的第二厚度，從而形成厚度減小的柵電極。
制造根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的另一種方法包括在其上至少包括柵電極疊層的半導(dǎo)體襯底中形成延伸區(qū)域。當(dāng)形成所述延伸區(qū)域時，所述柵電極疊層用作掩模。所述柵電極疊層包括厚度減小的柵電極、在所述厚度減小的柵電極上的蝕刻停止層以及在所述蝕刻停止層上的垂直隔離物層。該方法還包括采用所述柵電極疊層和鄰近其形成的水平隔離物層作為掩模，在所述半導(dǎo)體襯底中形成本體源極/漏極區(qū)域。最后，該方法包括采用所述蝕刻停止層作為停止層，從所述柵電極疊層剝離所述垂直隔離物層，然后進一步剝離所述蝕刻停止層以使所述厚度減小的柵電極暴露。
在上述結(jié)構(gòu)及其形成方法中，柵電極或厚度減小的柵電極可以被完全硅化。


結(jié)合如下所述的對優(yōu)選實施例的說明，將理解本發(fā)明的目的、特征和優(yōu)點。結(jié)合形成該公開的材料部分的附圖，將理解對優(yōu)選實施例的說明。
圖1至圖8示出了說明在制造根據(jù)本發(fā)明第一實施例的場效應(yīng)晶體管器件時的漸進階段的結(jié)果的一系列示意性截面圖。
圖9至圖17示出了說明在制造根據(jù)本發(fā)明第二實施例的場效應(yīng)晶體管器件時的漸進階段的結(jié)果的一系列示意性截面圖。
具體實施例方式
下面將更詳細地說明本發(fā)明，其提供了一種具有減小的柵厚度的半導(dǎo)體結(jié)構(gòu)及其制造方法。
首先參考圖1-8，其示出了示例在制造根據(jù)本發(fā)明第一實施例的場效應(yīng)晶體管器件時的漸進階段的結(jié)果的一系列示意性截面圖。
圖1示出了具有位于半導(dǎo)體襯底10中的延伸區(qū)域?qū)?2a和12b的半導(dǎo)體襯底10。延伸區(qū)域?qū)?2a和12b被在半導(dǎo)體襯底10中的溝道區(qū)域隔離。位于溝道區(qū)域上方的是柵電極疊層13。柵電極疊層13包括在半導(dǎo)體襯底10中的溝道區(qū)域上依次層疊的(1)柵極電介質(zhì)14；(2)位于柵極電介質(zhì)14上的硅柵電極16；以及(3)位于硅柵電極16上的帽層22。
上述半導(dǎo)體襯底10的各層和結(jié)構(gòu)可以包括材料，具有大小并且采用在半導(dǎo)體制造領(lǐng)域中常規(guī)的方法形成。
半導(dǎo)體襯底10可以包括半導(dǎo)體材料，該半導(dǎo)體材料包括但不限于硅、鍺、硅-鍺合金、碳化硅、碳化硅-鍺合金或化合物半導(dǎo)體材料?；衔锇雽?dǎo)體材料的非限制性實例包括砷化鎵、砷化銦和磷化銦半導(dǎo)體材料。半導(dǎo)體襯底10可以包括(如圖1概括示出的)體半導(dǎo)體襯底或者它可以可選地包括絕緣體上半導(dǎo)體襯底(當(dāng)半導(dǎo)體襯底10另外包括和示出了使半導(dǎo)體襯底10中的下基底(lower base)半導(dǎo)體襯底與表面半導(dǎo)體層隔離的掩埋電介質(zhì)層時，如可在圖1中更具體示出的)。半導(dǎo)體襯底10還可以包括混合取向技術(shù)的半導(dǎo)體襯底，其還包括具有不同結(jié)晶學(xué)取向的多個區(qū)域。
延伸區(qū)域?qū)?2a和12b包括適合于根據(jù)第一實施例制造的所希望的場效應(yīng)晶體管的極性的N或P極性摻雜劑。采用柵電極疊層13(以及特別地硅柵電極16)作為掩模，并采用在半導(dǎo)體制造領(lǐng)域中一般常規(guī)的離子注入方法和材料，在半導(dǎo)體襯底10中形成延伸區(qū)域?qū)?2a和12b。延伸區(qū)域?qū)?2a和12b典型地具有N或P極性。各延伸區(qū)域?qū)?2a和12b典型地是采用每平方厘米約1e15至約2e15摻雜劑原子的摻雜劑劑量形成的。
柵極電介質(zhì)14可以包括一般常規(guī)的電介質(zhì)材料，例如具有在真空中測得的約4至約20的介電常數(shù)的氧化硅、氮化硅和氧氮化硅?？蛇x地，柵極電介質(zhì)14通?？梢园ㄆ浣殡姵?shù)為20至至少約100的較高介電常數(shù)的電介質(zhì)材料。這種較高介電常數(shù)的電介質(zhì)材料可以包括但不限于氧化鉿、硅酸鉿、氧化鈦、稀土氧化物、鈦酸鋇鍶(BST)和鋯鈦酸鉛(PZT)。電介質(zhì)材料可以采用包括但不限于熱或等離子體沉積或退火方法、化學(xué)氣相沉積方法、原子層沉積方法以及物理氣相沉積方法的方法形成。典型地，柵極電介質(zhì)14包括具有約10至約70埃的厚度的熱氧化硅材料。
硅柵電極16可以包括多種硅材料以及其鍺濃度為約零至約零至約100原子百分比的硅-鍺合金材料中的任何一種?？蛇x地，硅柵電極16可以包括層壓體，其包括鍺再加上多種硅材料中的任何一種。硅或硅-鍺合金材料可以包括但不限于多晶材料和非晶材料。多晶硅和硅-鍺合金材料是最常見的。硅柵電極16可以采用本領(lǐng)域中常規(guī)的方法沉積。這樣的方法可以包括但不限于化學(xué)氣相沉積方法和物理氣相沉積方法。典型地，硅柵電極16包括具有約700至約1000埃厚度的多晶硅材料。
帽層22可以包括多種帽材料中的任何一種。典型地，帽層22包括電介質(zhì)帽材料。氧化硅、氮化硅和氧氮化硅電介質(zhì)帽材料是常見的。氮化硅帽材料是一般所希望的且因此是常見的。帽層22可以采用被用于沉積柵極電介質(zhì)14和硅柵電極16的一般常規(guī)方法沉積。典型地，帽層22具有約200至約400埃的厚度。
為了制造圖1中示出的半導(dǎo)體結(jié)構(gòu)，首先提供半導(dǎo)體襯底10。在半導(dǎo)體襯底10上或上方順序地形成均厚的(blanket)柵極電介質(zhì)層、均厚的硅層和均厚的帽層。然后，采用構(gòu)圖的光致抗蝕劑層(未示出)作為蝕刻掩模層，順序地構(gòu)圖上述均厚層，以提供圖1中示出的柵電極疊層13。然后，將柵電極疊層13用作用于在半導(dǎo)體襯底10中形成延伸區(qū)域?qū)?2a和12b的離子注入掩模。
圖2示出了鄰近且鄰接?xùn)艠O電介質(zhì)14、柵電極16和帽層22的一對相反側(cè)壁的水平隔離物層對24a和24b，由此提供隔離物包覆(clad)柵電極疊層13′。應(yīng)理解，水平隔離物層對24a和24b是用于截面示出的。在自頂向下視圖中，水平隔離物對形成了存在于柵極疊層區(qū)域周圍的單個隔離物。
水平隔離物層對24a和24b可以隔離物材料，該隔離物材料包括但不限于導(dǎo)體隔離物材料、半導(dǎo)體隔離物材料和電介質(zhì)隔離物材料。電介質(zhì)隔離物材料是最常見的，但導(dǎo)體隔離物材料也是已知的。還已知電介質(zhì)隔離物材料和導(dǎo)體隔離物材料的疊層。典型地，隔離物層對24a和24b是采用均厚的隔離物材料層沉積和各向異性回蝕刻方法形成的。該均厚的隔離物材料層可以采用多種方法中的任何一種沉積。非限制性實例包括熱或等離子體氧化或氮化方法、化學(xué)氣相沉積方法和物理氣相沉積方法。
圖2還示出了位于半導(dǎo)體襯底10中且合并了延伸區(qū)域?qū)?2a和12b的本體(intrinsic)源極/漏極區(qū)域?qū)?2a′和12b′。本體源極/漏極區(qū)域?qū)?2a′和12b′是將(特別地包括硅柵電極16的)隔離物包覆柵電極疊層13′用作掩模，采用第二離子注入方法形成的。注入的是具有與形成圖1中示出的延伸區(qū)域?qū)?2a和12b時所采用的相同極性的離子。典型地，本體源極/漏極區(qū)域?qū)?2a′和12b′被注入，以提供每立方厘米約1e18至約1e22摻雜劑原子的濃度。在特定條件下，(例如，特別地具有如下討論的加高的源極/漏極區(qū)域)，本體源極/漏極區(qū)域?qū)?2a′和12b′的結(jié)深度不必比延伸區(qū)域?qū)?2a和12b的結(jié)深度深。
本領(lǐng)域的技術(shù)人員可理解，水平隔離物層對24a和24b的水平尺寸控制著被并入本體源極/漏極區(qū)域?qū)?2a′和12b′的延伸區(qū)域?qū)?2a和12b的水平偏移和延伸。而當(dāng)水平隔離物層對24a和24b是采用均厚層沉積和各向異性回蝕刻方法形成的時，水平隔離物層對24a和24b的水平尺寸是由包括柵電極16的柵電極疊層13的高度控制的。因此，為了提供延伸區(qū)域?qū)?2a和12b的相對于本體源極/漏極區(qū)域?qū)?2a′和12b′的較寬的水平偏移，圖1中示出的柵電極疊層13必須較高。
圖3示出了位于本體源極/漏極區(qū)域?qū)?2a′和12b′上的加高的源極/漏極層對26a和26b。根據(jù)本實施例和本發(fā)明，將(1)本體源極/漏極區(qū)域?qū)?2a′和12b′本身；或者(2)包括與加高的源極/漏極層26a和26b層壓的本體源極/漏極區(qū)域12a′和12b′的層壓對規(guī)定為“源極/漏極區(qū)域”對。圖3還示出了位于加高的源極/漏極層對26a和26b上的保護層對28a和28b。
加高的源極/漏極層對26a和26b典型地具有與本體源極/漏極區(qū)域?qū)?2a′和12b′相同的結(jié)晶取向。加高的源極/漏極層對26a和26b典型地采用外延化學(xué)氣相沉積方法形成。該方法可以提供加高的源極/漏極層對26a和26b的本體摻雜(即，與本體源極/漏極區(qū)域?qū)?2a′和12b′相同的極性)?？蛇x地，隨后，加高的源極/漏極層對26a和26b可以采用例如但不限于離子注入方法和熱擴散方法的方法摻雜。
另外，盡管加高的源極/漏極層對26a和26b典型地包括與本體源極/漏極區(qū)域?qū)?2a′和12b′相同的半導(dǎo)體材料，本實施例或本發(fā)明都不局限于此。相反地，尤其在加高的源極/漏極層對26a和26b可以幫助向其示意性截面圖示于圖3的場效應(yīng)晶體管的溝道區(qū)域中提供機械應(yīng)力或應(yīng)變的情況下，加高的源極/漏極層對26a和26b可以包括不同的半導(dǎo)體材料。典型地，加高的源極/漏極層對26a和26b各具有約200至約1000埃的厚度。
保護層對28a和28b可以包括多種保護材料中的任何一種，保護材料包括但不限于導(dǎo)體保護材料和電介質(zhì)保護材料。保護層對28a和28b被規(guī)定為與加高的源極/漏極層對26a和26b相關(guān)的硅化物保護層對。保護層對28a和28b可以采用多種方法中的任何一種形成。非限制性實例包括熱或等離子體氧化方法或氮化方法、化學(xué)氣相沉積方法以及物理氣相沉積方法。如圖3所示，保護層對28a和28b優(yōu)選具有相對于加高的源極/漏極層對26a和26b的保形形狀。如各保護層28a和28b的具體形狀所暗示的，它們優(yōu)選地是選擇性地形成的。優(yōu)選地，采用熱氧化方法，以提供包括具有約100至約300埃厚度的熱氧化硅材料的保護層對28a和28b。在形成保護層28a和28b期間，帽層22保護硅柵電極16的頂部不被氧化。
圖4首先示出了將帽層22從圖2和圖3中示出的隔離物包覆柵電極疊層13′剝離的結(jié)果。圖4還示出了蝕刻硅柵電極16以形成厚度減小的硅柵電極16′的結(jié)果。帽層22可以采用適合于其組分材料的方法和材料剝離。該方法和材料可以包括但不限于濕法化學(xué)方法和材料、干法等離子體方法和材料以及它們的組合方法和材料。當(dāng)帽層22包括優(yōu)選的氮化硅材料時，可以采用在升高的溫度下(典型地約80℃至約90℃，但還可能在更高的溫度下)的含水的磷酸蝕刻劑，或者可選地采用具有為上述蝕刻特征設(shè)計的蝕刻劑氣體組分的等離子體蝕刻方法，相對于隔離物層對24a和24b、保護層對28a和28b以及硅柵電極16，選擇性地剝離帽層22。
可選地，如果帽層22和隔離物層24a和24b均由相同的材料(例如氮化硅材料)形成，那么單個蝕刻步驟(例如但不限于干法等離子體蝕刻步驟或濕法化學(xué)蝕刻步驟)可以使柵電極16的頂部同時暴露，并減小隔離物層24a和24b的高度。如果繼續(xù)這樣的蝕刻，隔離物層的高度可以凹陷到由圖4中示出的點線表示的高度，由此提供了高度減小的隔離物層24c和24d。可選地，當(dāng)帽層22與隔離物層24a和24b由具有不同的蝕刻選擇性的材料構(gòu)成時，相同的隔離物層凹陷也可以通過分別的蝕刻加工步驟實現(xiàn)。
而且采用可以是濕法化學(xué)蝕刻劑或合適的干法等離子體蝕刻劑的合適的蝕刻劑，可以蝕刻柵電極16以形成厚度減小的柵電極16′。典型地，采用其中采用含氯蝕刻劑氣體組分的各向異性等離子體蝕刻方法，蝕刻柵電極16以形成厚度減小的柵電極16′。根據(jù)上述公開，柵電極16優(yōu)選地具有約700至約1000埃的厚度。蝕刻柵電極16，以形成優(yōu)選地具有約50至約500埃厚度的厚度減小的柵電極16′。
在特別有利的實施例中，帽層22由氮化物構(gòu)成，并通過對二氧化硅保護層28a和28b是選擇性的各向異性氮化物等離子體蝕刻去除，然后，將蝕刻化學(xué)轉(zhuǎn)換為如上所述的蝕刻硅柵電極16的第二蝕刻化學(xué)。第二蝕刻化學(xué)對二氧化硅保護層28a和28b選擇性地蝕刻硅柵電極16。蝕刻氮化物的第一蝕刻化學(xué)可以包括在約20至約40mTorr的總壓力下以及在約400W至約500W的等離子體功率下，優(yōu)選比例為約1∶3∶4至約1∶1∶2的CH3F/O2/He混合物。蝕刻硅的第二化學(xué)蝕刻可以包括含氯等離子體。當(dāng)與低于100W的低偏置功率耦合時，采用約10至約50mTorr的總壓力以及約200至約400W的等離子體功率的比率為約1∶1至約4∶1的SF6/C12混合物是有利的。
在第一種情況下，圖4的示意性截面圖部分地示出了根據(jù)本發(fā)明第一實施例的場效應(yīng)晶體管。與圖1中示出的硅柵電極16相比，該場效應(yīng)晶體管具有高度減小的硅柵電極16′。如以上所公開的，(包括硅柵電極16的)柵電極疊層13的厚度部分地確定水平隔離物層對24a和24b的水平尺寸，水平隔離物層對24a和24b用于確定并入本體源極/漏極區(qū)域?qū)?2a′和12b′的延伸區(qū)域?qū)?2a和12b的水平延伸尺寸。然而，為了降低柵電極電容，較薄的柵電極是所希望的。因此，第一實施例(1)在柵電極疊層13中采用了較厚的硅柵電極16，以形成希望的相對較寬尺寸的隔離物層對24a和24b；并且(2)隨后減薄硅柵電極16，以提供厚度減小的硅柵電極16′，該厚度減小的硅柵電極16′提供了降低的柵電容。與隔離物層24a和24b以及硅柵電極16的組分材料無關(guān)地(即可以采用除了硅以外的柵電極)實現(xiàn)了本發(fā)明的上述方面。也在加高的源極/漏極層對26a和26b的情況下實現(xiàn)了本發(fā)明的上述方面。加高的源極/漏極層對26a和26b具有足夠的高度，以使厚度減小的硅柵電極16′可以不高于，或者可選地低于它。而且，可以可選地通過合適的蝕刻步驟將隔離物層24a和24b的高度降低至由點線表示的高度，點線表示高度降低的隔離物層24c和24d。高度降低的隔離物層24c和24d的最終高度可以低于加高的源極/漏極層26a和26b的高度。
上述(1)第一實施例的隔離物層寬度和延伸區(qū)域位置方面；以及(2)第一實施例的厚度減小的硅柵電極電容降低方面，構(gòu)成了第一實施例的最初方面。第一實施例的其它方面是包括“源極/漏極區(qū)域”的加高的源極/漏極層26a和26b與厚度減小的硅柵電極16′之間的高度差異。第一實施例的其它方面是包括“源極/漏極區(qū)域”的加高的源極/漏極層26a和26b與可選的高度減小的隔離物層24c和24d之間的高度差異。然而，上述方面未完成第一實施例。此外，第一實施例的另一方面被示例為屬于對其示意性截面圖示于圖4的半導(dǎo)體結(jié)構(gòu)的進一步加工。進一步加工示于圖5至圖8的示意性截面圖中。
圖5示出了位于其示意性截面圖示于圖4的半導(dǎo)體結(jié)構(gòu)上的金屬硅化物形成金屬層30。
金屬硅化物形成金屬層30可以包括多種金屬硅化物形成金屬中的任何一種。非限制性實例包括鈦、鎢、鈷、鎳、釩和鉑金屬硅化物形成金屬。還包括的是包括上述金屬硅化物形成金屬的合金。金屬硅化物形成金屬層30可以采用多種方法中的任何一種沉積而成。非限制性實例包括蒸發(fā)和其它物理氣相沉積方法以及化學(xué)氣相沉積方法。優(yōu)選地，當(dāng)與金屬硅化物形成金屬層30接觸地?zé)嵬嘶鸷穸葴p小的硅柵電極16′時，金屬硅化物形成金屬層30具有足以完全消耗厚度減小的硅柵電極16′的厚度。典型地，為了實現(xiàn)上述的厚度減小的硅柵電極16′的完全消耗，金屬硅化物形成金屬層30具有約20至約3000埃的厚度。如果存在，高度減小的隔離物層對24c和24d在金屬硅化物形成金屬層30的沉積期間還降低了與其鄰接的將要被部分填充的間隙對的高寬比。另外，高度減小的隔離物層對24c和24d的存在還降低了厚度減小的硅柵電極16′或由其形成的硅化物柵電極的邊緣電容(fringing capacitance)。
圖6示出了由熱退火與示于圖5的金屬硅化物形成金屬層30接觸的厚度減小的硅柵電極16′而產(chǎn)生的硅化物柵電極15。圖6還示出了當(dāng)形成硅化物柵電極15時，由金屬硅化物形成金屬層30的部分消耗產(chǎn)生的部分消耗的金屬硅化物形成金屬層30′。為了形成硅化物柵電極15，在約300℃至約800℃的溫度下，典型地?zé)嵬嘶饒D5的半導(dǎo)體結(jié)構(gòu)約30秒至約30分鐘的時間周期。可選地還可以采用可操作的熱退火方法和條件。
特定硅化物相的形成可以完全消耗金屬硅化物形成金屬層30。具體硅化物相由金屬選擇、對給定厚度的硅化物柵電極15的金屬沉積量以及退火溫度確定。而且，當(dāng)至少一部分厚度減小的硅柵電極16′包括鍺材料時，如果金屬硅化物形成金屬層30也易于形成金屬鍺化物，則形成金屬鍺化物。
圖7示出了將部分消耗的金屬硅化物形成金屬層30′以及保護層對28a和28b從圖6的半導(dǎo)體結(jié)構(gòu)剝離的結(jié)果。可以采用對其組分適合的方法和材料剝離部分消耗的金屬硅化物形成金屬層30′。非限制性實例包括濕法化學(xué)蝕刻方法、干法等離子體蝕刻方法和它們的組合方法。含水的酸性濕法化學(xué)蝕刻方法尤其常見。具體的酸性組分和混合物典型地具有與具體的金屬硅化物形成金屬相關(guān)的特征。相似地，可以采用對其組分材料特定的方法和材料剝離保護層對28a和28b。非限制性方法包括濕法化學(xué)方法、干法等離子體方法和它們的組合方法。當(dāng)保護層對28a和28b包括氧化硅材料時，它們可以采用含水的氫氟酸蝕刻劑或者可選地采用含氟的蝕刻劑氣體組分的等離子體蝕刻方法剝離。
圖8示出了位于部分消耗的加高的源極/漏極層對26a′和26b′上的硅化物層對32a和32b。
硅化物層對32a和32b可以包括與包括硅化物柵電極15的硅化物材料類似的、等價的或相同的硅化物材料。可以采用用于形成硅化物柵電極15的類似的自對準(zhǔn)的硅化物(即salicide)方法(即均厚層沉積、熱退火和多余金屬剝離)形成硅化物層對32a和32b。硅化物層對32a和32b優(yōu)選地具有約50至約200埃的厚度。因此，當(dāng)形成硅化物層對32a和32b時，部分消耗的加高的源極/漏極層對26a′和26b′的完全消耗是不希望的。
最后，在第一實施例中，當(dāng)形成硅化物柵電極15時，在硅化高度減小的硅柵電極16′之后，形成位于部分消耗的加高的源極/漏極層26a′和26b′上的硅化物層對32a和32b。
圖8示出了根據(jù)本發(fā)明第一實施例的場效應(yīng)晶體管的示意性截面圖。該場效應(yīng)晶體管具有(1)由比較寬的水平隔離物層對24a和24b引起的在本體源極/漏極區(qū)域?qū)?2a′和12b′中的所希望的比較寬的延伸區(qū)域偏移；(2)由減薄硅柵電極16以形成厚度減小的硅柵電極16′引起的所希望的比較低的柵電極電容；(3)通過使厚度減小的硅柵電極16′與金屬硅化物形成金屬層30反應(yīng)以形成硅化物柵電極15引起的所希望的比較低的柵電極電阻；以及(4)一般反轉(zhuǎn)的形貌圖，其中厚度減小的硅柵電極16′或硅化物柵電極15具有不高于或者可選地低于包括“源極/漏極區(qū)域”對的加高的源極/漏極層對26a和26b的厚度?？蛇x地，還可以包括高度減小的隔離物層對24c和24d以限制柵電極邊緣電容。
圖9至圖17示出了說明在制造根據(jù)本發(fā)明第二實施例的場效應(yīng)晶體管器件時的漸進階段的結(jié)果的一系列示意性截面圖。
圖9至圖17示出的本發(fā)明的第二實施例一般與圖1至圖8示出的本發(fā)明的第一實施例相關(guān)。然而，作為一個例外，(與圖1中示出的柵電極疊層13相比，)圖9中示出的柵電極疊層13″包括(1)柵極電介質(zhì)14；(2)位于柵極電介質(zhì)14上的厚度減小的硅柵電極16′；(3)位于厚度減小的硅柵電極16′上的蝕刻停止層18；(4)位于蝕刻停止層18上的垂直隔離物層16″；以及(5)位于垂直隔離物層16″上的帽層22。
在柵電極疊層13″中的上述層中，柵極電介質(zhì)14、厚度減小的硅柵電極16′和帽層22是與第一實施例中的相同指定層類似、等價或相同的。注意新引入的蝕刻停止層18和垂直隔離物層16″。
蝕刻停止層18旨在提供與垂直隔離物層16″的蝕刻和去除相關(guān)的蝕刻停止特性。因此，蝕刻停止層18可以包括半導(dǎo)體制造領(lǐng)域中常規(guī)的蝕刻停止材料。非限制性實例包括導(dǎo)體蝕刻停止材料、半導(dǎo)體蝕刻停止材料和電介質(zhì)蝕刻停止材料。最常見的是電介質(zhì)蝕刻停止材料，更特別常見的是氧化硅或氮化硅電介質(zhì)蝕刻停止材料?？梢圆捎枚喾N方法中的任何一種形成蝕刻停止材料。包括熱或等離子體氧化或氮化方法、化學(xué)氣相沉積方法和物理氣相沉積方法。優(yōu)選地，蝕刻停止層18包括具有約20至約70埃厚度的氮化硅或熱氧化硅材料。
垂直隔離物層16″可以類似地包括多種隔離物材料的任何一種。非限制性實例包括導(dǎo)體隔離物材料、半導(dǎo)體隔離物材料和電介質(zhì)隔離物材料。優(yōu)選地，在第二實施例中，垂直隔離物層16″包括具有與厚度減小的硅柵電極16′的組分類似、等價或相同的組分的硅隔離物材料。這樣的硅隔離物材料可以采用與用于沉積高度減小的硅柵電極16′相同的方法和材料以及附加插入的熱氧化工藝步驟沉積而成。在第二實施例中，蝕刻停止層18和垂直隔離物層16″將共同典型地具有約500至約950埃的厚度。
除了在柵電極疊層13(圖1)與柵電極疊層13″(圖9)之間的上述結(jié)構(gòu)差異外，圖10與圖2相關(guān)，而隔離物包覆柵電極疊層13′(圖2)與隔離物包覆柵電極疊層13(圖10)之間產(chǎn)生類似的差異。
圖11與圖3相關(guān)，示出了加高的源極/漏極層對26a和26b以及保護層28a和28b的類似或等價存在。在第二實施例中，在蝕刻停止層18以及保護層對28a和28b包括相同材料例如優(yōu)選的氧化硅材料的情況下，保護層對28a和28b可以希望地具有與蝕刻停止層18相比增大的厚度。
圖12示出了將帽層22和垂直隔離物層16″從其示意性截面圖示于圖11的半導(dǎo)體結(jié)構(gòu)剝離的結(jié)果。在上述第一實施例中，更詳細地討論了用于剝離帽層22的方法和材料。當(dāng)隔離物層16″由硅材料形成時，用于剝離隔離物層16″的方法和材料與根據(jù)第一實施例用于蝕刻硅柵電極16以產(chǎn)生厚度減小的硅柵電極16′的方法類似、等價或相同。而且，根據(jù)第一實施例，隔離物層24a和24b的高度可以可選地通過蝕刻減小，如虛線24c和24d所示。為形成高度減小的隔離物層24c和24d而對隔離物層24a和24b的蝕刻可以在暴露厚度減小的硅柵電極16′之前或之后進行。
主要地，第二實施例由此與第一實施例的不同之處在于當(dāng)最后暴露厚度減小的硅柵電極16′時提供更大工藝控制的蝕刻停止層18的并入和采用。
圖13示出了剝離蝕刻停止層18以使厚度減小的硅柵電極16′暴露的結(jié)果。根據(jù)上述公開，當(dāng)蝕刻停止層18以及保護層對28a和28b由相同材料例如氧化硅材料形成時，保護層對28a和28b(其希望地具有大于蝕刻停止層18的厚度)也同時被蝕刻，從而形成厚度減小的保護層對28a′和28b′。這樣的蝕刻不是對第二實施例的限制，因為蝕刻停止層18以及保護層對28a和28b不必包括相同的化學(xué)組分。例如，如果蝕刻停止層18由氮化硅形成，它可以通過與由氧化硅形成的保護層對28a和28b相關(guān)的干法等離子體蝕刻劑或濕法化學(xué)蝕刻劑被容易地選擇性蝕刻。
圖14和圖15與圖5和圖6相關(guān)，但與保護層28a和28b(圖5和圖6)現(xiàn)比，存在厚度減小的保護層28a′和28b′(圖14和圖15)。
圖16和圖17與圖7和圖8相關(guān)且相同。
圖17示出了根據(jù)本發(fā)明第二實施例的半導(dǎo)體結(jié)構(gòu)的示意性截面圖。該半導(dǎo)體結(jié)構(gòu)與第一實施例相同。第二實施例與第一實施例的不同之處在于，當(dāng)在使厚度減小的硅柵電極16′暴露的工藝中蝕刻垂直隔離物層16″時采用了蝕刻停止層18(圖10至圖11)。
本發(fā)明的優(yōu)選實施例是本發(fā)明的示例，而不是對本發(fā)明的限制?？梢詫Ω鶕?jù)本發(fā)明的優(yōu)選實施例的方法、材料、結(jié)構(gòu)和尺寸進行修正和修改，同時仍提供了根據(jù)本發(fā)明以及進一步根據(jù)所附權(quán)利要求的實施例。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底，具有使源極/漏極區(qū)域?qū)Ω綦x的溝道區(qū)域；以及柵電極，位于所述溝道區(qū)域上方，其中所述柵電極的頂面不高于所述源極/漏極區(qū)域?qū)Φ捻斆妗?br> 2.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述柵電極的頂面低于所述源極/漏極區(qū)域?qū)Φ捻斆妗?br> 3.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述柵電極是平面場效應(yīng)晶體管的構(gòu)件。
4.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，還包括橫向鄰近所述柵電極的隔離物層，其中所述隔離物層的高度也不高于所述源極/漏極區(qū)域?qū)Φ捻斆妗?br> 5.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述柵電極包括硅柵電極。
6.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述柵電極包括硅化物柵電極。
7.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述柵電極包括金屬鍺化物。
8.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述源極/漏極區(qū)域?qū)Πū倔w源極/漏極區(qū)域?qū)臀挥谄渖系募痈叩脑礃O/漏極層對。
9.根據(jù)權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中所述加高的源極/漏極層對將機械應(yīng)力賦予所述本體源極/漏極區(qū)域?qū)Α?br> 10.一種制造場效應(yīng)晶體管的方法，包括以下步驟在其上至少包括具有第一厚度的柵電極的半導(dǎo)體襯底中形成延伸區(qū)域，所述柵電極用作掩模；采用所述柵電極和鄰近其形成的水平隔離物層作為掩模，在所述半導(dǎo)體襯底中形成本體源極/漏極區(qū)域；以及將所述柵電極蝕刻至小于所述第一厚度的第二厚度，從而形成厚度減小的柵電極。
11.根據(jù)權(quán)利要求10的方法，其中所述蝕刻形成了厚度減小的硅柵電極。
12.根據(jù)權(quán)利要求11的方法，還包括使所述厚度減小的硅柵電極與金屬硅化物形成金屬反應(yīng)以形成厚度減小的硅化物柵電極的步驟。
13.根據(jù)權(quán)利要求10的方法，還包括采用至少所述柵電極和所述隔離物層作為掩模，在所述半導(dǎo)體襯底上形成加高的源極/漏極層的步驟。
14.根據(jù)權(quán)利要求13的方法，其中所述在所述半導(dǎo)體襯底上形成所述加高的源極/漏極層的步驟提供了所述加高的源極/漏極層的頂面高于所述厚度減小的柵電極的頂面。
15.一種制造場效應(yīng)晶體管的方法，包括以下步驟在其上至少包括柵電極疊層的半導(dǎo)體襯底中形成延伸區(qū)域，所述柵電極疊層用作掩模，所述柵電極疊層包括厚度減小的柵電極、在所述厚度減小的柵電極上的蝕刻停止層以及在所述蝕刻停止層上的垂直隔離物層；采用所述柵電極疊層和鄰近其形成的水平隔離物層作為掩模，在所述半導(dǎo)體襯底中形成本體源極/漏極區(qū)域；以及采用所述蝕刻停止層作為停止層，從所述柵電極疊層剝離所述垂直隔離物層，然后進一步剝離所述蝕刻停止層，以使所述厚度減小的柵電極暴露。
16.根據(jù)權(quán)利要求15的方法，其中所述剝離使厚度減小的硅柵電極暴露。
17.根據(jù)權(quán)利要求16的方法，還包括使所述厚度減小的硅柵電極與金屬硅化物形成金屬反應(yīng)以形成硅化物柵電極的步驟。
18.根據(jù)權(quán)利要求15的方法，還包括采用所述柵電極和所述隔離物層作為掩模，在所述半導(dǎo)體襯底上形成加高的源極/漏極層的步驟。
19.根據(jù)權(quán)利要求18的方法，其中所述在所述半導(dǎo)體襯底上形成所述加高的源極/漏極層的步驟提供了所述加高的源極/漏極層的頂面高于所述厚度減小的柵電極的頂面。
20.根據(jù)權(quán)利要求18的方法，還包括在所述加高的源極/漏極層上形成硅化物層的步驟。
全文摘要
通過減薄柵電極以提供厚度減小的柵電極，制造了具有減小的柵電容的半導(dǎo)體結(jié)構(gòu)。所述柵電極是在形成鄰接所述柵電極的隔離物層之后被減薄的。另外，還可以減小所述隔離物層的高度。所述隔離物層因此具有為相對于延伸區(qū)域定位本體源極/漏極所希望的增大的水平寬度，特別地，相對于所述隔離物高度的增大的水平寬度。所述厚度減小的柵電極可以被完全硅化，以提供減小的柵電阻。加高的源極/漏極層可以位于所述本體源極/漏極區(qū)域上。所述加高的源極/漏極層可以具有高于所述厚度減小的柵電極的頂面。另外，所述加高的源極/漏極層可以具有高于所述高度減小的隔離物層的頂面。
文檔編號H01L21/28GK101043055SQ20071008947
公開日2007年9月26日 申請日期2007年3月23日 優(yōu)先權(quán)日2006年3月24日
發(fā)明者W·C·納茲勒, S·潘達, B·L·特塞爾, R·S·阿莫斯 申請人:國際商業(yè)機器公司