專(zhuān)利名稱(chēng)：非易失性存儲(chǔ)器、其制造方法及該存儲(chǔ)器的寫(xiě)入讀出方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性的半導(dǎo)體存儲(chǔ)器，其也稱(chēng)為一次可編程(OTP)ROM，具有只能發(fā)生一次狀態(tài)變化的非可逆性的狀態(tài)變化部，即使除去電源，存儲(chǔ)器的內(nèi)容也不消失。
背景技術(shù)：
在半導(dǎo)體存儲(chǔ)器中，非易失性存儲(chǔ)器分為掩模(mask)ROM和現(xiàn)場(chǎng)可編程存儲(chǔ)器(field programmable memory)這兩種。掩模ROM是在工廠(chǎng)制造時(shí)只能寫(xiě)入一次的半永久地不能刪除的存儲(chǔ)器。另一方面，現(xiàn)場(chǎng)編程器分為“只能寫(xiě)入一次”的非易失性存儲(chǔ)器和能夠“寫(xiě)入/刪除/再寫(xiě)入”的非易失性存儲(chǔ)器。只能寫(xiě)入一次的存儲(chǔ)器稱(chēng)為PROM(可編程ROM)或OTPROM(一次可編程ROM)。并且，能夠“寫(xiě)入/刪除/再寫(xiě)入”的存儲(chǔ)器稱(chēng)為UVEPROM(紫外線(xiàn)刪除型可編程ROM)、EEPROM(電刪除型可編程ROM)、或快速EEPROM(高速靈活EEPROM)。
掩模ROM雖然便宜，但因?yàn)樵谥圃觳襟E中寫(xiě)入程序數(shù)據(jù)，所以從用戶(hù)定購(gòu)至收到產(chǎn)品需要長(zhǎng)的時(shí)間，應(yīng)對(duì)程序缺陷的時(shí)間延長(zhǎng)。另一方面，現(xiàn)場(chǎng)可編程存儲(chǔ)器比掩模ROM靈活性高，也能夠盡快應(yīng)對(duì)程序缺陷，所以可以短時(shí)間內(nèi)向用戶(hù)發(fā)貨。因?yàn)榫哂性搩?yōu)點(diǎn)，對(duì)現(xiàn)場(chǎng)可編程存儲(chǔ)器的需求增加。
在圖7中，示出了與現(xiàn)場(chǎng)可編程存儲(chǔ)器中的OPTROM(一次可編程ROM)相關(guān)的非易失性存儲(chǔ)器的現(xiàn)有例子。在硅襯底40上，形成有晶體管41。將晶體管41互相連接、形成周邊電路的第3布線(xiàn)433，與向各個(gè)晶體管進(jìn)行電氣的輸入輸出的連接導(dǎo)體434連接，設(shè)置在第3絕緣膜453上。非易失性存儲(chǔ)器的存儲(chǔ)單元42通過(guò)第2絕緣膜452與晶體管41電絕緣，形成在晶體管41上部。存儲(chǔ)單元42由熔絲(fuse)絕緣膜47和導(dǎo)電膜46構(gòu)成。各存儲(chǔ)單元與第1布線(xiàn)431以及第2布線(xiàn)432連接，第1布線(xiàn)431連接在存儲(chǔ)信息的讀出線(xiàn)上，第2布線(xiàn)432連接在接地線(xiàn)上。使用所述第1布線(xiàn)431以及第2布線(xiàn)432來(lái)施加電壓，從而破壞熔絲絕緣膜47。由此引起永久的狀態(tài)變化，能夠只進(jìn)行一次數(shù)據(jù)的寫(xiě)入。關(guān)于數(shù)據(jù)讀出，根據(jù)熔絲絕緣膜47是否被破壞，該部分的電阻值不同，所以根據(jù)該電阻值之差來(lái)將數(shù)據(jù)判別為“0”和“1”。由此，OPTROM的一個(gè)存儲(chǔ)單元存儲(chǔ)一個(gè)比特的信息。
日本特表2002-530850號(hào)半導(dǎo)體存儲(chǔ)器不管是哪種種類(lèi)，通常都需要以更低的成本實(shí)現(xiàn)集成度的更高密度。即使在一次可編程ROM的半導(dǎo)體非易失性存儲(chǔ)器中，對(duì)布線(xiàn)進(jìn)行更微細(xì)的加工或?qū)盈B，從而進(jìn)一步提高集成度，實(shí)現(xiàn)每比特的成本降低。另一方面，微細(xì)加工或?qū)盈B化伴隨著制造設(shè)備的更新或大幅度的設(shè)計(jì)規(guī)則的變更，所以即使技術(shù)上可實(shí)現(xiàn)，要產(chǎn)品化也需要時(shí)間。并且，制造設(shè)備的更新將需要非常大的費(fèi)用。因此，其導(dǎo)入也必須考慮伴隨市場(chǎng)動(dòng)向的風(fēng)險(xiǎn)，對(duì)于先行的從業(yè)者為了確保優(yōu)勢(shì)，也需要使用設(shè)備投資之外的方法來(lái)提高集成度的方法。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述那樣的狀況而完成的，其目的在于即使沒(méi)有進(jìn)行大幅的制造裝置的更新等，也能夠通過(guò)提高存儲(chǔ)器的集成度，縮小芯片面積來(lái)實(shí)現(xiàn)成本降低。
本發(fā)明是解決上述的課題的非易失性存儲(chǔ)器(現(xiàn)場(chǎng)可編程存儲(chǔ)器)。該非易失性存儲(chǔ)器的存儲(chǔ)單元包括上部電極和下部電極、以及狀態(tài)變化部，該狀態(tài)變化部存在于從該上部電極到下部電極之間，只能發(fā)生一次狀態(tài)變化。該狀態(tài)變化部具有第1半導(dǎo)體層，其由P型半導(dǎo)體或N型半導(dǎo)體中的任一方半導(dǎo)體構(gòu)成；以及第2半導(dǎo)體層，其由上述P型半導(dǎo)體或N型半導(dǎo)體中的另一方半導(dǎo)體構(gòu)成，且在所述第1半導(dǎo)體層的上下分別通過(guò)PN結(jié)部而設(shè)置。即，本發(fā)明的狀態(tài)變化部的主要的部分構(gòu)成為包括一個(gè)存儲(chǔ)單元內(nèi)的PNP二極管或NPN二極管的兩個(gè)位置的PN結(jié)部分。
此處，所謂“在該上部電極到下部電極之間”表示從包括該上部電極的上部電極到包括該下部電極的下部電極之間的整個(gè)區(qū)域。并且，所謂“包括狀態(tài)變化部”表示在從該上部電極到下部電極的整個(gè)區(qū)域的至少一部分中，具有該狀態(tài)變化部。
在本發(fā)明中，在設(shè)置于上部電極和下部電極之間的絕緣膜中的通孔(via hole)內(nèi)，如上所述設(shè)置有PNP二極管或NPN二極管，但也可以將所述上部電極或下部電極的至少任一方作為第2半導(dǎo)體層。
此時(shí)，可以將在該通孔內(nèi)的PNP二極管或NPN二極管的第2半導(dǎo)體層中，第2半導(dǎo)體層的上部電極或下部電極所存在的一側(cè)的通孔內(nèi)的第2半導(dǎo)體層設(shè)得薄，或設(shè)為沒(méi)有。
并且，在將上部電極以及下部電極雙方作為第2半導(dǎo)體層時(shí)，通孔內(nèi)可以?xún)H為第1半導(dǎo)體層。另外，在本發(fā)明中，優(yōu)選使用P(N)型多晶硅來(lái)構(gòu)成P(N)型半導(dǎo)體。
本發(fā)明的非易失性存儲(chǔ)器通過(guò)上部電極以及下部電極來(lái)施加電壓，在這兩個(gè)位置的PN結(jié)部上形成破壞狀態(tài)或非破壞狀態(tài)，將這些作為兩比特的信息(四個(gè)狀態(tài))來(lái)進(jìn)行保存。
在本發(fā)明中，從成為基底的襯底(例如硅襯底)觀(guān)察，相對(duì)地將形成晶體管或電氣布線(xiàn)的方向設(shè)為“上”或“上方”等，將其相反方向設(shè)為“下”或“下方”等。并且，所謂“上部”或“下部”是指相對(duì)于某個(gè)部位相對(duì)地位于上方或下方的部分。
本發(fā)明的向非易失性存儲(chǔ)器的數(shù)據(jù)寫(xiě)入方法具有第1電壓施加步驟和第2電壓施加步驟。第1電壓施加步驟在具有所述結(jié)構(gòu)的存儲(chǔ)單元的存儲(chǔ)單元陣列的至少一個(gè)存儲(chǔ)單元中，將比所述PN結(jié)耐壓大的電壓和接地電壓施加到所述上部電極和下部電極上。第2電壓施加步驟相同地，對(duì)至少一個(gè)存儲(chǔ)單元施加與該第1電壓施加方向反向的電壓。
由此，可以分別對(duì)各存儲(chǔ)單元的上下兩段的PN結(jié)施加電壓，可以在上下各PN結(jié)上形成破壞狀態(tài)或非破壞狀態(tài)。由此，可以在一個(gè)存儲(chǔ)單元中形成永久的四個(gè)狀態(tài)。
本發(fā)明的非易失性存儲(chǔ)器的數(shù)據(jù)讀出方法具有第1電流檢測(cè)步驟和第2電流檢測(cè)步驟。第1電流檢測(cè)步驟在具有所述結(jié)構(gòu)的存儲(chǔ)單元結(jié)構(gòu)且寫(xiě)入有數(shù)據(jù)的非易失性存儲(chǔ)單元陣列中，將所述PN結(jié)耐壓以下的電壓和接地電壓施加到所述上部電極和下部電極上，檢測(cè)流過(guò)各存儲(chǔ)單元的電流。第2電流檢測(cè)步驟相同地，對(duì)至少一個(gè)存儲(chǔ)單元施加與所述第1電流檢測(cè)步驟的電壓施加方向反向的電壓，檢測(cè)流過(guò)各存儲(chǔ)單元的電流。由此，能夠從各存儲(chǔ)單元的上下兩段的PN結(jié)分別電氣地輸出永久的變化狀態(tài)(破壞狀態(tài)或非破壞狀態(tài))。
本發(fā)明的包括非易失性存儲(chǔ)器的半導(dǎo)體裝置的制造方法包括如下的步驟。首先，在硅襯底上設(shè)置有晶體管的上層，使用公知的方法依次形成第1絕緣膜、下部電極布線(xiàn)、以及第2絕緣膜。在與所述下部電極布線(xiàn)可連接的所述第2絕緣膜的規(guī)定位置上，使用公知的方法設(shè)置通孔。接下來(lái)，在該通孔內(nèi)，通過(guò)反復(fù)地進(jìn)行基于CVD的成膜和蝕刻，從下方向上方依次層疊第3半導(dǎo)體層(P或N型半導(dǎo)體層)、第4半導(dǎo)體層(N或P型半導(dǎo)體層)、以及第3半導(dǎo)體層，形成埋入了所述通孔的狀態(tài)變化部。最后，形成上部電極布線(xiàn)，使其與該狀態(tài)變化部的最上層的第3半導(dǎo)體層連接，制造包括本發(fā)明的非易失性存儲(chǔ)單元的半導(dǎo)體裝置。
在本發(fā)明的半導(dǎo)體裝置的另一制造方法中，直到下部電極布線(xiàn)為止都使用與上述相同的方法來(lái)制造。首先，在所述下部電極布線(xiàn)的上部，形成從下方向上方依次層疊了上述的第3半導(dǎo)體層、第4半導(dǎo)體層以及第3半導(dǎo)體層的層疊半導(dǎo)體。對(duì)所述層疊半導(dǎo)體進(jìn)行蝕刻而殘留與所述下部電極布線(xiàn)連接的規(guī)定部位，在所述層疊半導(dǎo)體的通過(guò)所述蝕刻而除去的區(qū)域埋入絕緣膜。最后，與所述層疊半導(dǎo)體的最上層的所述第3半導(dǎo)體層連接而形成上部電極布線(xiàn)。
在本發(fā)明的半導(dǎo)體裝置的制造方法中，也可以使用第3半導(dǎo)體來(lái)形成下部電極布線(xiàn)，相同地也可以使用第3半導(dǎo)體來(lái)形成上部電極布線(xiàn)。此時(shí)，在使用第3半導(dǎo)體來(lái)形成的上部或下部電極布線(xiàn)側(cè)，可以使層疊在通孔內(nèi)的第3半導(dǎo)體層更薄，或沒(méi)有。
根據(jù)本發(fā)明，在每個(gè)非易失性存儲(chǔ)單元的單位單元(一個(gè)存儲(chǔ)單元)中可以?xún)?chǔ)存的信息量，可以從現(xiàn)有技術(shù)的一比特(“0”和“1”)的兩個(gè)值，倍增到兩比特(“0”、“1”、“2”、“3”)的四個(gè)值。由此，即使沒(méi)有進(jìn)行大幅的制造裝置的更新等也能夠提高存儲(chǔ)器的集成度，通過(guò)芯片面積的縮小也能夠?qū)崿F(xiàn)成本降低。


圖1是說(shuō)明包括本發(fā)明的實(shí)施例所涉及的非易失性存儲(chǔ)器的半導(dǎo)體裝置的圖。
圖2是說(shuō)明本發(fā)明的實(shí)施例所涉及的非易失性存儲(chǔ)器的狀態(tài)變化的圖。
圖3是說(shuō)明本發(fā)明的實(shí)施例所涉及的非易失性存儲(chǔ)器的各狀態(tài)的圖。
圖4是表示本發(fā)明的實(shí)施例所涉及的非易失性存儲(chǔ)器的各狀態(tài)下的讀出時(shí)的電流的狀態(tài)的表。
圖5是說(shuō)明本發(fā)明的其他的實(shí)施例所涉及的非易失性存儲(chǔ)器的結(jié)構(gòu)的圖。
圖6是說(shuō)明本發(fā)明的另一其他實(shí)施例所涉及的非易失性存儲(chǔ)器的結(jié)構(gòu)的圖。
圖7是說(shuō)明現(xiàn)有技術(shù)的非易失性存儲(chǔ)器的圖。
標(biāo)號(hào)說(shuō)明1晶體管；2存儲(chǔ)單元；3、23、33上部電極(上部電極布線(xiàn))；4、24、34下部電極(下部電極布線(xiàn))；5、6、7、26、27、36多晶硅；8、8a、8b、28a、28b、38a、38bPN結(jié)部；9a、9b、9c、29、39層間絕緣膜；10硅襯底；11連接導(dǎo)體；12晶體管輸入輸出導(dǎo)線(xiàn)；20通孔。
具體實(shí)施例方式
下面，使用附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施例。圖1表示半導(dǎo)體裝置內(nèi)的本發(fā)明的一個(gè)非易失性存儲(chǔ)單元和其周邊的電路元件的第1實(shí)施例。該非易失性存儲(chǔ)單元2在上部電極布線(xiàn)3和下部電極布線(xiàn)4之間的層間絕緣膜9c(第2絕緣膜)中具有通孔20。在該通孔20中具備狀態(tài)變化部，該狀態(tài)變化部包括在兩個(gè)位置上具有只能發(fā)生一次狀態(tài)變化的PN結(jié)部8的PNP二極管。
PNP二極管從上方起依次為P型多晶硅5(第1半導(dǎo)體層)、N型多晶硅6(第2半導(dǎo)體層)、以及P型多晶硅7(第1半導(dǎo)體層)，各為不同類(lèi)型的半導(dǎo)體的結(jié)部分為PN結(jié)部8。在該存儲(chǔ)單元的下部隔著層間絕緣膜9b(第1絕緣膜)，設(shè)置有形成在硅襯底10上的晶體管1、和形成晶體管1的周邊電路的連接導(dǎo)體11以及晶體管輸入輸出導(dǎo)線(xiàn)12。
下面，使用圖2至圖4詳細(xì)說(shuō)明狀態(tài)變化部。如圖1所示，本發(fā)明的存儲(chǔ)單元在形成在上部電極3和下部電極4之間的層間絕緣膜中的通孔20中，形成有PNP二極管。該存儲(chǔ)單元的內(nèi)部的PN結(jié)部8在初始狀態(tài)下PN結(jié)部8沒(méi)有被破壞，在相互逆向的方向上不流過(guò)電流(圖2(a))。即，雖然通常從P型到N型流過(guò)電流，但是逆向的從N型到P型不流過(guò)電流。
如圖2(b)所示，在需要狀態(tài)變化的存儲(chǔ)單元的至少一個(gè)的上部電極3上施加+10(V)的電壓，使下部電極4為接地電壓。于是，對(duì)于該存儲(chǔ)單元的下側(cè)的PN結(jié)部8b，在逆電壓方向(通常不流過(guò)電流的方向)即從N型向P型的方向上，施加比PN結(jié)耐壓大的電壓。像這樣，當(dāng)施加了比耐壓大的電壓時(shí)，從某時(shí)間點(diǎn)起在PN結(jié)部8b上流過(guò)過(guò)大的電流。而且，如果該狀態(tài)持續(xù)則該P(yáng)N結(jié)部8b被熱破壞，此后，始終成為導(dǎo)通狀態(tài)。(圖2(b)的××××部分)其結(jié)果是，該P(yáng)N結(jié)部8b從初始狀態(tài)起不可逆地發(fā)生狀態(tài)變化，即使施加了比耐壓小的電壓，也可以從N型向P型方向流過(guò)電流。
另一方面，如圖2(c)所示，在需要狀態(tài)變化的存儲(chǔ)單元的至少一個(gè)的下部電極4上施加+10(V)的電壓，使上部電極3為接地電壓。于是，在該存儲(chǔ)單元的上側(cè)的PN結(jié)部8a上，在逆電壓方向(通常不流過(guò)電流的方向)即從N型向P型的方向上，施加比PN結(jié)耐壓大的電壓。像這樣，當(dāng)施加了比耐壓大的電壓時(shí)，從某時(shí)間點(diǎn)起在PN結(jié)部8a上流過(guò)過(guò)大的電流。而且，如果該狀態(tài)持續(xù)則該P(yáng)N結(jié)部8a被熱破壞，此后，始終成為導(dǎo)通狀態(tài)。(圖2(c)的××××部分)其結(jié)果是，此后該P(yáng)N結(jié)部8a從初始狀態(tài)起不可逆地發(fā)生狀態(tài)變化，即使施加了比耐壓小的電壓，也可以從N型向P型方向流過(guò)電流。
在一次編程中，如上所示，對(duì)需要狀態(tài)變化的存儲(chǔ)單元，從上部電極和下部電極中的任一個(gè)電極施加至少一次比耐壓大的電壓。另一方面，對(duì)不需要狀態(tài)變化的存儲(chǔ)單元，不施加這樣的比耐壓大的電壓。
這樣通過(guò)一次編程而被寫(xiě)入，不可逆地發(fā)生了狀態(tài)變化的存儲(chǔ)單元的各狀態(tài)如圖3所示。圖3的狀態(tài)“0”表示從上部電極3以及下部電極4的任何一方都沒(méi)有施加使?fàn)顟B(tài)變化的電壓的存儲(chǔ)單元的狀態(tài)。狀態(tài)“1”表示如圖2(b)所示那樣僅從上部電極3施加了比PN結(jié)耐壓大的電壓的存儲(chǔ)單元的狀態(tài)。狀態(tài)“2”表示如圖2(c)所示那樣僅從下部電極4施加了比PN結(jié)耐壓大的電壓的存儲(chǔ)單元的狀態(tài)。狀態(tài)“3”表示如圖2(b)、(c)所示那樣從上下兩方的電極施加了比PN結(jié)耐壓大的電壓的存儲(chǔ)單元的狀態(tài)。
在圖4中，表示了具體地讀出圖3所示的各狀態(tài)的存儲(chǔ)單元時(shí)各電流值如何變化。表中的左列表示在上部電極3上施加了+3(V)電壓、將下部電極4設(shè)為接地電壓時(shí)的電流的流過(guò)狀況。表中的右列表示在下部電極4上施加了+3(V)電壓、將上部電極3設(shè)為接地電壓時(shí)的電流的流過(guò)狀況。此處，將電流流過(guò)時(shí)設(shè)為“ON”，將電流不流過(guò)時(shí)設(shè)為“OFF”。如圖4所示，在從狀態(tài)“0”到“3”的四個(gè)狀態(tài)中，可知該四個(gè)狀態(tài)分別表示不同的電流狀況，能夠保持兩比特的信息。
像這樣，在本發(fā)明的一個(gè)通孔20內(nèi)在上下兩個(gè)位置存在PN結(jié)，該P(yáng)N結(jié)在逆電壓方向上具有耐壓。由此，能夠分別生成破壞狀態(tài)和非破壞狀態(tài)。其結(jié)果，通過(guò)在PN結(jié)部流過(guò)電流或不流過(guò)電流，分別設(shè)為“ON”和“OFF”，從而能夠?qū)蓚€(gè)位置的PN結(jié)部的各自的狀態(tài)存儲(chǔ)為四種(兩比特)。
本發(fā)明的第2實(shí)施例如圖5所示。在該實(shí)施例中，例如使用P型多晶硅(第2半導(dǎo)體層)來(lái)形成上部電極23。在使用通常的導(dǎo)體形成的下部電極布線(xiàn)24的上部設(shè)置有層間絕緣膜29，在該層間絕緣膜29中形成的通孔內(nèi)，從下層起依次設(shè)置有P型多晶硅27(第2半導(dǎo)體層)、N型多晶硅26(第1半導(dǎo)體層)。
該第2實(shí)施例所涉及的狀態(tài)變化部包括兩個(gè)位置的PN結(jié)部PN結(jié)部28a，其形成在上部電極23和通孔的邊界部；以及通孔內(nèi)的PN結(jié)部28b。這些PN結(jié)部的作用因?yàn)榕c所述的PN結(jié)部相同所以不再敘述，通過(guò)這樣的結(jié)構(gòu)能夠降低所層疊的半導(dǎo)體層的高度。
本發(fā)明的第3實(shí)施例如圖6所示。在該實(shí)施例中，例如使用P型多晶硅(第2半導(dǎo)體)來(lái)形成上部電極33以及下部電極34。在設(shè)置于上部電極33和下部電極34之間的層間絕緣膜39中的通孔中，埋入有單層的N型多晶硅(第1半導(dǎo)體)。
該第3實(shí)施例所涉及的狀態(tài)變化部構(gòu)成為包括PN結(jié)部(38a、38b)，該P(yáng)N結(jié)部(38a、38b)設(shè)置于通孔和上部電極或下部電極的上下邊界部分。這樣的PN結(jié)部的作用因?yàn)橐才c上面敘述的相同所以不再敘述，但因?yàn)闇p少了成膜次數(shù)，所以能夠進(jìn)一步減少工時(shí)，能夠削減成本，所以是優(yōu)選的方案。
下面，說(shuō)明圖1所示的第1實(shí)施例所涉及的存儲(chǔ)單元的制造方法的一個(gè)例子。在硅襯底10上，使用公知的方法形成晶體管1。通過(guò)公知的方法制造該晶體管1，使得該晶體管1的電極(源極或漏極)經(jīng)由形成在層間絕緣膜9a中的連接導(dǎo)體11與其輸入輸出導(dǎo)線(xiàn)12連接，形成多個(gè)晶體管元件和周邊電路。在該輸入輸出導(dǎo)線(xiàn)12的上部，通過(guò)公知的方法，進(jìn)一步形成層間絕緣膜9b作為第1絕緣膜層。在所述層間絕緣膜9b的上部，通過(guò)公知的方法，設(shè)置下部電極布線(xiàn)4，在其上部，同樣通過(guò)公知的方法成膜作為第2絕緣膜層的層間絕緣膜9c。在能夠與該層間絕緣膜9c的下部電極布線(xiàn)4連接的規(guī)定的位置，通過(guò)公知的方法形成通孔20。
在通孔20的內(nèi)部，通過(guò)CVD制膜法形成硼的雜質(zhì)濃度為5×1018/cm3左右的P型多晶硅層7。多晶硅層7形成之后，通過(guò)蝕刻除去通孔20內(nèi)部之外的多余的多晶硅。在該P(yáng)型多晶硅層7上，通過(guò)CVD制膜法形成磷的雜質(zhì)濃度為5×1018/cm3左右的N型多晶硅層6。并且，相同地通過(guò)蝕刻除去多余的多晶硅。在N型多晶硅層6的上部，形成硼的雜質(zhì)濃度為5×1018/cm3左右的P型多晶硅層5。相同地通過(guò)蝕刻除去多余的多晶硅。這樣依次層疊三層的多晶硅，形成將通孔20完全地埋入的狀態(tài)變化部的PNP二極管。而且，通過(guò)公知的方法成膜形成上部電極布線(xiàn)3。
下面，說(shuō)明圖1所示的第1實(shí)施例所涉及的存儲(chǔ)單元的制造方法的另一個(gè)例子。到通過(guò)公知的方法形成下部電極布線(xiàn)4為止與上面所述相同，所以省略其說(shuō)明。在所述下部電極布線(xiàn)4的上部整面上，通過(guò)CVD制膜法依次層疊硼的雜質(zhì)濃度為5×1018/cm3左右的P型多晶硅層7、接下來(lái)層疊磷的雜質(zhì)濃度為5×1018/cm3左右的N型多晶硅層6、進(jìn)而在其上部層疊硼的雜質(zhì)濃度為5×1018/cm3左右的P型多晶硅層5來(lái)形成PNP二極管層疊體。之后，通過(guò)公知的光刻(lithography)技術(shù)和蝕刻技術(shù)，在規(guī)定的位置形成點(diǎn)圖案，形成由PNP二極管構(gòu)成的各存儲(chǔ)單元。該點(diǎn)圖案形成后，形成覆蓋整體的絕緣膜。使用公知的CMP技術(shù)消去該絕緣膜來(lái)形成層間絕緣膜9c，并且在最上層的P型多晶硅層5露出的位置終止CMP。這樣形成的埋入PNP二極管存儲(chǔ)單元形成之后，與上面所述相同地形成上部電極布線(xiàn)3。在該方法中，因?yàn)橄戎谱鱌NP二極管，所以能夠在多晶硅膜的成膜后僅使用一次蝕刻來(lái)形成圖案。
下面，說(shuō)明圖5所示的第2實(shí)施例所涉及的存儲(chǔ)單元的制造方法的一個(gè)例子。到通過(guò)公知的方法形成層間絕緣膜9b作為第1絕緣膜層為止與上面所述相同，所以省略其說(shuō)明。在所述層間絕緣膜9b的上部，通過(guò)公知的方法，利用導(dǎo)電體設(shè)置下部電極布線(xiàn)24，在其上部同樣地通過(guò)公知的方法，成膜作為第2絕緣膜層的層間絕緣膜29。在該層間絕緣膜29的能夠與下部電極布線(xiàn)24連接的規(guī)定的位置，通過(guò)公知的方法形成通孔。
在通孔的內(nèi)部，通過(guò)CVD制膜法，形成硼的雜質(zhì)濃度為5×1018/cm3左右的P型多晶硅層27。形成了多晶硅層27之后，通過(guò)蝕刻除去通孔內(nèi)部之外的多余的多晶硅。在該P(yáng)型多晶硅層27上，相同地通過(guò)CVD制膜法來(lái)形成磷的雜質(zhì)濃度為5×1018/cm3左右的N型多晶硅層26，仍相同地通過(guò)蝕刻除去多余的多晶硅。這樣依次層疊兩層的多晶硅，形成將通孔完全地埋入的PN二極管。在其上部形成上部電極布線(xiàn)23，該上部電極布線(xiàn)23由硼的雜質(zhì)濃度為5×1018/cm3左右的P型多晶硅層構(gòu)成。這樣，保持狀態(tài)變化的PN結(jié)部28a、28b設(shè)置在兩個(gè)位置。由此，將PN二極管的層疊數(shù)減少了一層，所以其工時(shí)能夠相應(yīng)地削減，且降低成本。
下面，說(shuō)明圖6所示的存儲(chǔ)單元的第3實(shí)施例所涉及的制造方法的一個(gè)例子。到通過(guò)公知的方法形成層間絕緣膜9b作為第1絕緣膜層為止與上面所述相同，所以省略其說(shuō)明。在所述層間絕緣膜9b的上部，通過(guò)公知的方法設(shè)置下部電極布線(xiàn)34，該下部電極布線(xiàn)34由硼的雜質(zhì)濃度為5×1018/cm3左右的P型多晶硅構(gòu)成。在其上部相同地通過(guò)公知的方法，成膜作為第2絕緣膜層的層間絕緣膜39。在該層間絕緣膜39的能夠與下部電極布線(xiàn)34連接的規(guī)定的位置，通過(guò)公知的方法形成通孔。
在通孔的內(nèi)部，通過(guò)CVD制膜法，形成磷的雜質(zhì)濃度為5×1018/cm3左右的N型多晶硅層36，通過(guò)蝕刻除去多余的多晶硅，從而將通孔完全地埋入。而且，在其上部形成上部電極布線(xiàn)33，該上部電極布線(xiàn)33由硼的雜質(zhì)濃度為5×1018/cm3左右的P型多晶硅層構(gòu)成。這樣，保持狀態(tài)變化的PN結(jié)部38a、38b設(shè)置在兩個(gè)位置。由此，通孔內(nèi)的多晶硅層僅為一層，所以能夠削減工時(shí)，且降低成本。
以上，為了能夠理解本發(fā)明，基于幾個(gè)例子說(shuō)明了本發(fā)明的實(shí)施方式例以及實(shí)施例，但如作為本領(lǐng)域技術(shù)人員所知道的那樣，本發(fā)明不限于這些實(shí)施例，在權(quán)利要求的范圍所表示的技術(shù)思想的范圍內(nèi)是能夠進(jìn)行變更的。例如，即使分別交換使用本發(fā)明中使用的P型半導(dǎo)體和N型半導(dǎo)體，只要使所施加的電壓的極性合適，同樣也可以使用。
本發(fā)明可以適用于現(xiàn)場(chǎng)編程存儲(chǔ)器中也被稱(chēng)為一次可編程(OTP)ROM的只能發(fā)生一次狀態(tài)變化的非可逆的非易失性半導(dǎo)體存儲(chǔ)器。
權(quán)利要求
1.一種非易失性存儲(chǔ)器，所述非易失性存儲(chǔ)器具有保持?jǐn)?shù)據(jù)的存儲(chǔ)單元，其特征在于，所述存儲(chǔ)單元包括上部電極和下部電極；以及狀態(tài)變化部，其存在于從該上部電極到下部電極之間，只能發(fā)生一次狀態(tài)變化，所述狀態(tài)變化部具有第1半導(dǎo)體層，其由P型半導(dǎo)體或N型半導(dǎo)體中的任一方構(gòu)成；以及第2半導(dǎo)體層，其由所述P型半導(dǎo)體或N型半導(dǎo)體中的另一方半導(dǎo)體構(gòu)成，在所述第1半導(dǎo)體層的上下分別通過(guò)PN結(jié)部而設(shè)置。
2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器，其特征在于，所述上部電極或下部電極的至少一方是所述第2半導(dǎo)體層。
3.根據(jù)權(quán)利要求1或2所述的非易失性存儲(chǔ)器，其特征在于，所述第2半導(dǎo)體層由P型或N型的多晶硅構(gòu)成。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的非易失性存儲(chǔ)器，其特征在于，保持所述PN結(jié)部的破壞狀態(tài)作為比特信息。
5.一種對(duì)非易失性存儲(chǔ)單元陣列的數(shù)據(jù)寫(xiě)入方法，其特征在于，所述非易失性存儲(chǔ)單元陣列具有存儲(chǔ)單元結(jié)構(gòu)，所述存儲(chǔ)單元結(jié)構(gòu)具備上部電極；下部電極；第1半導(dǎo)體層，其存在于從該上部電極到下部電極之間，由P型半導(dǎo)體或N型半導(dǎo)體中的任一方半導(dǎo)體構(gòu)成；以及第2半導(dǎo)體層，其由所述P型半導(dǎo)體或N型半導(dǎo)體的另一方半導(dǎo)體構(gòu)成，在所述第1半導(dǎo)體層的上下分別通過(guò)PN結(jié)部而設(shè)置，所述數(shù)據(jù)寫(xiě)入方法包括第1電壓施加步驟，該步驟在至少一個(gè)所述存儲(chǔ)單元中，對(duì)所述上部電極和下部電極施加比所述PN結(jié)耐壓大的電壓和接地電壓；以及第2電壓施加步驟，該步驟接著所述第1電壓施加步驟，在所述非易失性存儲(chǔ)單元陣列的至少一個(gè)存儲(chǔ)單元中，與所述第1電壓施加步驟的電壓施加方向反向地對(duì)所述上部電極和下部電極施加比PN結(jié)耐壓大的電壓和接地電壓。
6.一種非易失性存儲(chǔ)單元陣列的數(shù)據(jù)讀出方法，其特征在于，所述非易失性存儲(chǔ)單元陣列具有存儲(chǔ)單元結(jié)構(gòu)，所述存儲(chǔ)單元結(jié)構(gòu)具備上部電極；下部電極；第1半導(dǎo)體層，其存在于從該上部電極到下部電極之間，由P型半導(dǎo)體或N型半導(dǎo)體中的任一方半導(dǎo)體構(gòu)成；以及第2半導(dǎo)體層，其由所述P型半導(dǎo)體或N型半導(dǎo)體的另一方半導(dǎo)體構(gòu)成，在所述第1半導(dǎo)體層的上下分別通過(guò)PN結(jié)部而設(shè)置，所述非易失性存儲(chǔ)單元陣列的數(shù)據(jù)讀出方法包括第1電流檢測(cè)步驟，該步驟對(duì)所述上部電極和下部電極施加所述PN結(jié)耐壓以下的電壓和接地電壓，檢測(cè)流過(guò)各存儲(chǔ)單元的電流；以及第2電流檢測(cè)步驟，該步驟接著所述第1電流檢測(cè)步驟，在所述非易失性存儲(chǔ)單元陣列中，與所述第1電流檢測(cè)步驟的電壓施加方向反向地對(duì)所述上部電極和下部電極施加PN結(jié)耐壓以下的電壓和接地電壓，檢測(cè)流過(guò)各存儲(chǔ)單元的電流。
7.一種非易失性存儲(chǔ)器的制造方法，其特征在于，所述非易失性存儲(chǔ)器的制造方法包括在硅襯底上設(shè)置有晶體管的上層形成第1絕緣膜的步驟；在所述第1絕緣膜上形成下部電極布線(xiàn)的步驟；在所述下部電極布線(xiàn)上形成第2絕緣膜的步驟；在可與所述下部電極布線(xiàn)連接的所述第2絕緣膜的規(guī)定位置設(shè)置通孔的步驟；在所述通孔內(nèi)，通過(guò)反復(fù)地進(jìn)行基于CVD的成膜和蝕刻，從下方向上方依次層疊第3半導(dǎo)體層、第4半導(dǎo)體層、以及第3半導(dǎo)體層，形成將所述通孔埋入的狀態(tài)變化部的步驟；以及與所述狀態(tài)變化部的最上層的所述第3半導(dǎo)體層連接而形成上部電極布線(xiàn)的步驟。
8.一種非易失性存儲(chǔ)器的制造方法，其特征在于，所述非易失性存儲(chǔ)器的制造方法包括在硅襯底上設(shè)置有晶體管的上層形成第1絕緣膜之后，形成下部電極布線(xiàn)的步驟；在所述下部電極布線(xiàn)上，形成從下方向上方依次層疊了第3半導(dǎo)體層、第4半導(dǎo)體層、以及第3半導(dǎo)體層的狀態(tài)變化部的步驟；對(duì)所述層疊半導(dǎo)體進(jìn)行蝕刻而殘留與所述下部電極布線(xiàn)連接的規(guī)定位置的步驟；在所述層疊半導(dǎo)體的通過(guò)所述蝕刻而除去的區(qū)域埋入絕緣膜的步驟；以及與所述層疊半導(dǎo)體的最上層的所述第3半導(dǎo)體層連接而形成上部電極布線(xiàn)的步驟。
9.一種非易失性存儲(chǔ)器的制造方法，其特征在于，所述非易失性存儲(chǔ)器的制造方法包括在硅襯底上設(shè)置有晶體管的上層形成第1絕緣膜之后，利用第3半導(dǎo)體形成下部電極布線(xiàn)的步驟；在所述下部電極布線(xiàn)上形成第2絕緣膜的步驟；在可與所述下部電極布線(xiàn)連接的所述第2絕緣膜的規(guī)定位置設(shè)置通孔的步驟；通過(guò)CVD法利用第4半導(dǎo)體層將所述通孔埋入的步驟；以及利用第3半導(dǎo)體形成上部電極布線(xiàn)，使該上部電極布線(xiàn)與所述第4半導(dǎo)體層連接的步驟。
10.根據(jù)權(quán)利要求7至9中任一項(xiàng)所述的非易失性存儲(chǔ)器的制造方法，其特征在于，所述第3半導(dǎo)體是P型多晶硅或N型多晶硅中的任一方，所述第4半導(dǎo)體是P型多晶硅或N型多晶硅的另一方。
全文摘要
本發(fā)明提供非易失性存儲(chǔ)器、其制造方法、以及該存儲(chǔ)器的寫(xiě)入讀出方法。即使沒(méi)有進(jìn)行大幅的制造裝置的更新等也能夠提高存儲(chǔ)器的集成度，縮小芯片面積，從而實(shí)現(xiàn)成本降低。本發(fā)明的非易失性存儲(chǔ)器的存儲(chǔ)單元包括上部電極、下部電極、以及狀態(tài)變化部，所述狀態(tài)變化部存在于從該上部電極到下部電極之間且只能發(fā)生一次狀態(tài)變化。該狀態(tài)變化部構(gòu)成為具有第1半導(dǎo)體層，其由P型半導(dǎo)體或N型半導(dǎo)體中的任一方半導(dǎo)體構(gòu)成；以及第2半導(dǎo)體層，其由所述P型半導(dǎo)體或N型半導(dǎo)體的另一方半導(dǎo)體構(gòu)成，在所述第1半導(dǎo)體層的上下分別通過(guò)PN結(jié)部而設(shè)置。
文檔編號(hào)H01L21/8246GK101055874SQ20071007873
公開(kāi)日2007年10月17日 申請(qǐng)日期2007年2月17日 優(yōu)先權(quán)日2006年4月11日
發(fā)明者河津佳幸, 田中宏幸 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社