專利名稱：一種改進型電容及其制造方法
技術領域：
本發(fā)明涉及電容器件，尤其涉及一種改進型電容及其制造方法。
技術背景為順應電子產品便攜式發(fā)展的需求，電子產品中所使用的半導體器件也在朝著微型化的發(fā)向發(fā)展。在半導體器件微型化發(fā)展的'過程中，除了不斷縮小MOS 管的體積外， 一些集成有電容的半導體器件(例如CM0S圖傳^專感器)中的電容 體積的縮小也成為半導體器件微型化研究的重點?，F(xiàn)半導體器件中所使用的電 容通常采用金屬/絕緣介質層/金屬(Metal/dielectric/metal )結構，該結構 通常使用器件內部的金屬層作為電容的下電極，'然后在該下電極上沉積絕緣介 質層和金屬層，接著依照電容圖形進行光刻和刻蝕得到該電容的絕緣介質層和 上電極，但是為便于其他器件與該電容進行電性連接，需要在該上電極上再制 造一層用于供其他器件與該電容連接的金屬層，如此將會增大半導體器件的尺 寸，另外可能會加劇一些器件的制造難度，阻礙其向微型化方向的發(fā)展。為克服采用MIM結構的電容所帶來的種種問題，業(yè)界遂提出了一種'采用多 晶硅/絕緣介質層/多晶硅(Poly/dielectric/Poly)結構的電容，該電容的上 下電極均為多晶硅，該下電極的多晶硅通常在制造M0S管多經硅柵極的時候一 并形成，然后在該下電極上沉積絕緣介質層和多晶硅，接著依照電容圖形進行 光刻和刻蝕得到該電容的絕緣介質層和多晶硅上電極，使用該種結構的電容會 減小半導體器件的厚度，；但是會因該種電容制造在金屬前介質中會影響半導體 器件的其他功能部分的面積，例如在CM0S圖像傳感器中，會影響像素陣列的面 積。型化發(fā)展需求的電容，已成為業(yè)界亟待解決的技術問題。 '
發(fā)明內容本發(fā)明的目的在于提供一種改進型電容及其制造方法，通過所述電容及其 制造方法可順應微型化發(fā)展需求。 .本發(fā)明的目的是這樣實現(xiàn)的 一種改進型電容，其設置在已制造完金屬前 介質和第 一金屬層的半導體器件中，該電容包括上下電極和夾設在上下電極間 的絕緣介質層，其中，該下電極為多晶硅，該金屬前介質中設置有連通的電極 凹槽和接觸孔，該下電極設置在該電極凹槽中且通過設置在該接觸孔中的多晶 硅插塞連接至半導體器件的硅襯底，該上電極設置在該第一金屬層中。在上述的改進型電容中，該電極凹槽的橫截面積大于該接觸孔的最大橫截 面積。在上述的改進型電容中，通過低壓化學氣相沉積工藝制造該下電極和該多 曰曰 硅插塞。 . 在上述的改進型電容中，該金屬前介質為氧化硅。 在上述的改進型電容中，該絕緣介質層為氮化硅或氧化硅。 本發(fā)明還提供了 一種上述的改進型電容制造方法，該電容制造在已制造完 金屬前介質的半導體器件上，該方法包括以下步驟(1)光刻并刻蝕出多晶硅 插塞對應的接觸孔；(2:)光刻并刻蝕出下電極對應的電極凹槽；(3)通過化 學氣相沉積向該接觸孔和電極凹槽中沉積多晶硅；(4 )進行化學機械拋光以形 成多晶硅插塞和下電極；(5 )制造電容的絕緣介質層；(6 )制造電容的上電 極。在上述的改進型電容制造方法中，在步驟(3)中，通過低壓化學氣相沉積 工藝沉積多晶硅。在上述的改進型電容制造方法中，該步驟(5)包括以下步驟(50)通過 化學氣相沉積工藝沉積絕緣介質層；(51)進行光刻和刻蝕以得到電容的絕緣 介質層。在上述的改進型電容制造方法中，該步驟(6)包括以下步驟(60)通過 化學氣相沉積工藝沉積第一層金屬；(61 )進行光刻和刻蝕以得到電容的上電極。在上述的改進型電容制造方法中，在步驟(4)與步驟(5)間還包括在金 屬前介質中制作金屬插塞的步驟。
與現(xiàn)有技術中的電容采用MIM或PIP結構而使電容無法滿足半導體器件微 型化發(fā)展需求相比，本發(fā)明的改進型電容及其制造方法將電容的下電極/絕緣介 質層/上電極分別采用多晶硅/絕緣介質層/金屬的結構，且下電極的多晶硅通過 多晶硅插塞連接至半導體器件的襯底，上電極設置在第一金屬層中，如此即可 利用半導體器件的第 一金屬層而無需制造額外的連接金屬層，另外該電容制造 在金屬前介質頂部故不會影響半導體器件其他功能部分的制作，因此通過本發(fā) 明可得到順應半導體器件微型化發(fā)展的需求的電容。


圖1為具有本發(fā)明的改進型電容的半導體器件的剖視圖； 圖2為本發(fā)明的改進型電容制造方法的流程圖。
具體實施方式
以下將對本發(fā)明的改進型電容及其制造方法作進一步的詳細描述。參見圖1, 本發(fā)明的改進型電容10，其設置在已制造完金屬前介質11和 第一金屬層12的半導體器件1中，所述金屬前介質11中設置有連通的電極凹 槽和接觸孔(未圖示)，且所述電極凹槽的橫截面積大于所述接觸孔的最大橫 截面積。所述電容10包括上下電極100、 101和夾i殳在上下電極100、 101間的 絕緣介質層102，所述上電極IOO設置在所述第一金屬層12中，所述下電極IOI 設置在所述電極凹槽中且其為多晶硅，所述下電極101還通過設置在所述接觸 孔中的多晶硅插塞110連接至半導體器件1的硅襯底13。在本實施例中，所述半導體器件1為CMOS圖像傳感器；所述下電極101和 所述多晶硅插塞110通過低壓化學氣相沉積工藝同時制成；所述金屬前介質11 為氧化硅；所述絕緣介質層102為氮化硅或氧化硅；所述第一金屬層12為鋁； 所述金屬前介質11中還具有與第一層金屬12相連的金屬插塞111，并設置有用 于設置所述金屬插塞111的金屬插塞接觸孔(未圖示)。需說明的是，圖1中所示的電容10其直接利用半導體器件的第一金屬層12 作為其上電極100，如此無需再另外制作供其它器件與其連接的連接金屬層，再
者，所述電容10設置在金屬前介質10的頂部，不會影響半導體器件1的其他 功能元件的排布，如此本發(fā)明的電容10可最大限度的減小電容10在半導體器件1中所占用的體積，順應了半導體器件1微型化發(fā)展的需求。參見圖2,結合參見圖1,本發(fā)明的改進型電容制造方法中所述電容10制 造在已制造完金屬前介質11的半導體器件1上，所述電容制造方法首先進行步 驟S20,在金屬前介質11上光刻并刻蝕出多晶硅插塞110對應的接觸孔。 接著繼續(xù)步驟S21,光刻并刻蝕出下電極101對應的電極凹槽。 接著繼續(xù)步驟S22,通過化學氣相沉積向所述接觸孔和電極凹槽中沈積多晶 硅。在本實施例中，通過低壓化學氣相沉積(LPCVD)工藝沉積多晶硅。接著繼續(xù)步驟S23,進行化學機械拋光以形成多晶硅插塞110和下電極101。 接著繼續(xù)步驟S24,在金屬前介質11中制作金屬插塞110，其詳細過程為 首先光刻并刻蝕出金屬插塞接觸孔，然后通過化學氣相沉積工藝沉積插塞金屬， 最后進行化學機械拋光以形成金屬插塞111。在本實施例中，所述插塞金屬為鶴。 接著繼續(xù)步驟S25,制造電容10的絕緣介質層102，其詳細過程為首先 通過化學氣相沉積工藝沉積絕緣介質層102;然后光刻并刻蝕出電容10的絕緣 介質層102。接著繼續(xù)步驟S26，制造電容10的上電極100，其詳細過程為首'先通過 化學氣相沉積工藝沉積第一層金屬12;然后光刻并刻蝕出電容10的上電極100。 需說明的是，上述步驟S20和S21的先后順序可以進行互換。 綜上所述，本發(fā)明的改進型電容及其制造方法將電容的下電極/絕緣介質層 /上電極分別采用多晶硅/絕緣介質層/金屬的結構，且下電極的多晶硅通過多晶硅插塞連接至半導體器件的襯底，上電極設置在第一金屬層上，如此即可利用 半導體器件的第一金屬層而無需制造額外的連接金屬層，另外所述電容制造在金屬前介質頂部故不會影響半導體器件其他功能部分的制作，因此通過本發(fā)明 可得到順應半導體器件微型化發(fā)展的需求的電容。
權利要求
1、一種改進型電容，其設置在已制造完金屬前介質和第一金屬層的半導體器件中，該電容包括上下電極和夾設在上下電極間的絕緣介質層，其中，該下電極為多晶硅，其特征在于，該金屬前介質中設置有連通的電極凹槽和接觸孔，該下電極設置在該電極凹槽中且通過設置在該接觸孔中的多晶硅插塞連接至半導體器件的硅襯底，該上電極設置在該第一金屬層中。
2、 如權利要求1所述的改進型電容，其特征在于，該電極凹槽的橫截面積大于該接觸孔的最大^f黃截面積。
3、 如權利要求1所述的改進型電容，其特征在于，該下電極和該多晶硅插 塞通過低壓化學氣相沉積工藝制成。
4、 如權利要求1所述的改進型電容，其特征在于，該金屬前介質為氧化硅。
5、 如權利要求1所述的改進型電容，其特征在于，該絕緣介質層為氮化硅 或氧化硅。
6、 一種權利要求1所述的改進型電容制造方法，該電容制造在已制造完金 屬前介質的半導體器件上，其特征在于，該方法包括以下步驟(l)光刻并刻 蝕出多晶硅插塞對應的接觸孔；(2)光刻并刻蝕出下電極對應的電極凹槽；(3) 通過化學氣相沉積向該接觸孔和電極凹槽中沉積多晶硅；(4 )進行化學機械拋 光以形成多晶硅插塞和下電極；(5 )制造電容的絕緣介質層；(6 )制造電容 的上電極。
7、 如權利要求6所述的改進型電容制造方法，其特征在于，在步驟(3) 中，通過低壓化學氣相沉積工藝沉積多晶硅。
8、 如權利要求6所述的改進型電容制造方法，其特征在于，該步攀(5) 包括以下步驟(50 )通過化學氣相沉積工藝沉積絕緣介質層；(51 )進行光 刻和刻蝕以得到電容的絕緣介質層。
9、 如權利要求6所述的改進型電容制造方法，其特征在于，該步驟(6) 包括以下步驟(60 )通過化學氣相沉積工藝沉積第一金屬層；(61)進行光刻 和刻蝕以得到電容的上電極。
10、 如權利要求6所述的改進型電容制造方法，其特征在于，在步驟(4)與步驟(5)間還包括在金屬前介質中制作金屬插塞的步驟。
全文摘要
本發(fā)明提供了一種改進型電容及其制造方法。現(xiàn)有技術的采用MIM或PIP結構的電容存在著占用空間大等問題，故無法順應半導體器件微型化的發(fā)展需求。本發(fā)明的電容設置在已制造完金屬前介質和第一金屬層的半導體器件中，該金屬前介質中設置有連通的電極凹槽和接觸孔，該電容包括上下電極和夾設在兩者間的絕緣介質層，該下電極設置在該電極凹槽中且其為多晶硅，其還通過設置在該接觸孔中的多晶硅插塞連接至半導體器件的硅襯底，該上電極設置在第一金屬層中。本發(fā)明的電容制造方法先光刻并刻蝕出接觸孔和電極凹槽；再沉積多晶硅；接著進行化學機械拋光形成多晶硅插塞和下電極；最后制造絕緣介質層和上電極。通過本發(fā)明可順應半導體微型化發(fā)展的需求。
文檔編號H01L27/04GK101399266SQ20071004668
公開日2009年4月1日 申請日期2007年9月29日 優(yōu)先權日2007年9月29日
發(fā)明者虹 朱, 承 楊, 王娉婷, 飛 羅 申請人:中芯國際集成電路制造(上海)有限公司