專利名稱：印制電路板和集成電路封裝基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種印制電路板與半導(dǎo)體集成電路封裝基板的半加成制 造技術(shù)，具體是一種基于電鍍填孔技術(shù)實(shí)現(xiàn)層間互聯(lián)，并利用半加成法制 作精細(xì)線路的制作方法。
背景技術(shù)：
隨著社會與科學(xué)技術(shù)的發(fā)展，電子產(chǎn)品日益小型化，此發(fā)展趨勢也導(dǎo) 致了實(shí)現(xiàn)不同器件連接的印制電路板以及半導(dǎo)體芯片封裝用的基板在保 證良好的電性能和熱性能的前提下向著輕、薄、短、小的方向發(fā)展。為達(dá) 到以上的要求，尺寸更小的精細(xì)線路，尺寸更小的高可靠性導(dǎo)電過孔是必 須同時滿足的兩個技術(shù)要求。
根據(jù)線路形成方法分類，主要有三類方法用于線路制作①減成法， 即在銅箔表面，貼膜顯影形成抗蝕圖形，通過選擇性蝕刻去除裸露銅層， 去抗蝕圖形后得到導(dǎo)體圖形。參照圖1 (ll-介質(zhì)層，12-銅層，13-薄膜)， 這種工藝的流程為第1步、層壓介質(zhì)層11上形成覆銅層12的層壓板(圖
la);第2步、貼膜一貼薄膜13，經(jīng)圖形轉(zhuǎn)移和顯影后形成抗蝕層(圖 lb);第3步、選擇性蝕刻去除裸露銅層(圖lc);第4步、去膜得到導(dǎo) 體圖形(圖ld)。這種方法最大的缺點(diǎn)在于，蝕刻過程中，裸露銅層往下 蝕刻的同時，也會往側(cè)面蝕刻，在正常銅層厚度要求下，側(cè)蝕往往過大， 造成線路形成的困難，從而限制了減成法在精細(xì)線路制作中的應(yīng)用。
②全加成法，即采用含光敏催化劑的絕緣基板,在按線路圖形曝光后， 通過選擇性化學(xué)沉銅得到導(dǎo)體圖形的工藝。參照圖2 (21-感光樹脂，22-曝光區(qū)域，23-化學(xué)厚銅)，這種工藝流程為第1步、選擇感光樹脂(圖 2a)含光敏催化劑；第2步、曝光形成不抗鍍圖形(圖2b);第3歩、選擇 性化學(xué)鍍厚銅形成線路(圖2c)。這種工藝適合制作精細(xì)線路，但其基材 有特殊要求，成本高且工藝目前還不成熟。③半加成法，采用絕緣基板，進(jìn)行化學(xué)沉銅得到薄銅箔，然后圖形電
鍍加厚導(dǎo)體，多余薄銅箔被快速蝕刻除去得到導(dǎo)體圖形的工藝。參照圖3
(31-基板，32-化學(xué)銅層，33-薄膜，34-電鍍銅層)，這種工藝流程為 第1步、化學(xué)鍍銅在基板31上形成種子層32 (圖3a);第2步、貼膜33、圖 形轉(zhuǎn)移形成抗鍍層(圖3b) ; 3、圖形電鍍加厚線路(圖3c) ; 4、去膜(圖 3d) ; 5、閃蝕(快速蝕刻)形成導(dǎo)體圖形(圖3e)。這種方法由于化學(xué) 沉銅得到的銅層很薄，易于蝕刻，因此適合做精細(xì)線路。
除此之外，還有一些其它的線路形成方法，比如目前業(yè)界較廣泛采用 的改良型半加成法，其工藝流程為第1步、化學(xué)沉銅；第2步、板面電鍍； 第3步、圖形轉(zhuǎn)移形成抗鍍層；第4步、圖形電鍍銅和抗蝕層；第5步、去 膜蝕刻；第6步、去抗蝕層得到導(dǎo)體圖形。這種方法，通過控制板面電鍍 銅層厚度，可以制備比減成法更精細(xì)的線條，但和前述未改良的半加成法 相比，由于電鍍銅層厚度明顯厚于化學(xué)銅，因此其制作細(xì)線的能力仍然受 到限制。總之，減成法是傳統(tǒng)且應(yīng)用最多的成熟工藝，其局限性是加工細(xì) 線條的能力有限。全加成法雖然也適合制作精細(xì)線路，但其基材有特殊要 求，成本高且工藝目前還不成熟。半加成法是全加成法與減成法的結(jié)合, 是當(dāng)前精細(xì)線路加工的優(yōu)選途徑。
線路形成后，還必須通過一定的手段實(shí)現(xiàn)不同層之間的連接，才能實(shí) 現(xiàn)印制電路板電氣導(dǎo)通的作用，目前，主要通過導(dǎo)電過孔的制作來實(shí)現(xiàn)上 下導(dǎo)線層面的連接。存在多種方法制作導(dǎo)電過孔，其中主要的三種方法為
① 傳統(tǒng)的導(dǎo)電過孔的制作方法是機(jī)械成孔，如沖床或者鉆床，在基板 上沖出或者鉆出所需要的通孔，然后通過沉銅、電鍍工藝形成空心的導(dǎo)電 過孔，參照圖4，圖中各部分是41-基板、42-下層導(dǎo)線面、43-絕緣層、44-空心導(dǎo)電過孔、45-上層導(dǎo)線面。在使用機(jī)械成孔技術(shù)時， 一般孔徑較大； 同時，使用通孔實(shí)現(xiàn)層間互連時，即便只是為了實(shí)現(xiàn)某兩層之間的連接， 也需要在其它層的相應(yīng)位置鉆出通孔，所以制約了布線密度的提高。
② 利用光學(xué)成像絕緣介質(zhì)或利用激光成孔技術(shù)制作的盲導(dǎo)電過孔。盲 導(dǎo)電過孔的制作方法是通過圖形轉(zhuǎn)移技術(shù)在感光絕緣介質(zhì)材料上形成露 出介質(zhì)層下面銅層的微凹坑，或者通過激光鉆孔等技術(shù)直接在絕緣介質(zhì)層 形成露出介質(zhì)層下面銅層的微凹坑，然后通過沉銅、電鍍工藝形成盲導(dǎo)電過孔，如圖5所示(圖中，51-基板，52-下層導(dǎo)線面，53-絕緣層，54-上 層導(dǎo)線層，55-盲導(dǎo)電過孔)。這種方法形成的也是空心導(dǎo)電過孔，導(dǎo)電、 導(dǎo)熱性能以及可靠性不如實(shí)心盲孔。同時，這種結(jié)構(gòu)無法實(shí)現(xiàn)疊孔，因此 限制布線密度的提高。
③通過電鍍填孔技術(shù)形成導(dǎo)電過孔，這種方法包括通過圖形轉(zhuǎn)移技 術(shù)在感光絕緣介質(zhì)材料上形成露出介質(zhì)層下面銅層的微凹坑，或者通過激 光鉆孔等技術(shù)直接在絕緣介質(zhì)層形成露出介質(zhì)層下面銅層的微凹坑，然后 通過沉銅、電鍍工藝形成盲孔的導(dǎo)電過孔，在電鍍過程中，不僅實(shí)現(xiàn)銅層 加厚，同時通過填孔技術(shù)使孔填平。這種方法能夠?qū)崿F(xiàn)疊孔，導(dǎo)電過孔的 可靠性高。但是在實(shí)際的電鍍過程中，要使盲孔填平，線路銅厚一般偏厚， 不利于精細(xì)線路的制作。
綜上所述，半加成法可以實(shí)現(xiàn)精細(xì)線路制作，成為精細(xì)線路制作的優(yōu) 選工藝，但普通的半加成法無法解決如何形成實(shí)心導(dǎo)電過孔，并進(jìn)而疊孔 實(shí)現(xiàn)任意層連接的問題，因此大大限制了半加成法的應(yīng)用。因此有必要尋 求一種融合兩者的長處的方法，既可以利用實(shí)心導(dǎo)電過孔和疊孔結(jié)構(gòu)實(shí)現(xiàn) 任意層間的連接，又可以采用半加成方法制作精細(xì)線路。本發(fā)明立足于此， 提供了可靠的解決方案。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對上述現(xiàn)有技術(shù)中存在的缺陷，提供一種可以形 成實(shí)心導(dǎo)電過孔，利用疊孔結(jié)構(gòu)實(shí)現(xiàn)任意層間的互連，并且采用半加成方 法制作線路的方法，以達(dá)到提高布線密度，降低線寬間距，實(shí)現(xiàn)精細(xì)線路 制作的目的。
本發(fā)明為了達(dá)到上述的目的，所采用的技術(shù)方案是提供一種基于電鍍
填孔和半加成法來形成線路和實(shí)現(xiàn)層間互連的方法，具體的制作步驟是
第1歩、首先在基板上制作一層介質(zhì)層；
第2歩、在上述的介質(zhì)層上，制作盲孔結(jié)構(gòu)；
第3步、在完成上述制作的盲孔結(jié)構(gòu)后，制作一層第一種子層；
第4步、在完成制作第一種子層后，采用電鍍填孔工藝制作實(shí)心導(dǎo)電 過孔，在電鍍填孔過程中也在第一種子層上生長覆蓋了一銅層；第5步、去除上述第一種子層及其上面的銅層，保留實(shí)心導(dǎo)電過孔中 的實(shí)心銅柱；
第6步、制作半加成法制作線路的第二種子層；
第7步、貼感光薄膜，通過圖形轉(zhuǎn)移形成抗鍍層，顯露出線路圖形； 第8步、加厚線路圖中的線路； 第9步、去掉感光薄膜；
第10步、去除裸露的第二種子層，保留加厚線路，形成所需要的導(dǎo) 電圖形；
第11步、重復(fù)以上1-10步驟，制備上一層線路，實(shí)現(xiàn)疊孔結(jié)構(gòu)的層 間互聯(lián)和精細(xì)的線路。
本發(fā)明與上述在先技術(shù)相比具有下述優(yōu)點(diǎn)
本發(fā)明是基于電鍍填孔和半加成法的技術(shù)，但不同于背景技術(shù)中所描 述的這兩種方法，本發(fā)明是板面電鍍填孔，因此不受圖形分布的影響，能 夠大幅度降低形成實(shí)心導(dǎo)電銅柱的困難。并且本發(fā)明可以實(shí)現(xiàn)不同層之間 的疊孔，可以有效增加布線密度。同時層間連接以實(shí)心銅柱的方式來實(shí)現(xiàn)， 導(dǎo)電過孔的可靠性比較高。此外，本發(fā)明中采用了半加成法制作線路，因 此可以實(shí)現(xiàn)精細(xì)線路制作，避免了減成法對精細(xì)線路制作能力上的限制， 同時也避免了全加成方法成本較高的問題。


圖la、圖lb、圖lc、圖ld是減成法的制作流程圖，其中，圖la為 介質(zhì)層11和銅層12 (銅箔)的剖面示意圖；圖lb為形成抗鍍層13 (薄 膜)后的介質(zhì)層11和銅12的剖面示意圖；圖lc為蝕刻后的介質(zhì)層11和 銅層12的剖面示意圖；圖ld為去膜后的介質(zhì)層11和銅層12的剖面示意
圖2a、圖2b、圖2c是全加成法的制作工藝流程圖，其中，圖2a為感 光樹脂層21 (抗鍍基材)的剖面示意圖；圖2b為曝光形成不抗鍍區(qū)域22 的基材剖面示意圖；圖2c為化學(xué)厚銅后銅層23和基材的剖面示意圖。
圖3a、圖3b、圖3c、圖3d、圖3e是半加成法的制作工藝流程圖，其 中，圖3a為化學(xué)鍍銅層32和基材31的剖面示意圖；圖3b為形成抗鍍層33 (薄膜)后的化學(xué)鍍銅層和基材的剖面示意圖；圖3C為圖形電鍍加厚
后的化學(xué)鍍銅層和基材的剖面示意圖；圖3d為去膜后的化學(xué)鍍銅層和基 材剖面示意圖；圖3e為閃蝕(快速蝕刻)后的化學(xué)鍍銅層和基材的剖面
示意圖。
圖4是機(jī)械鉆孔形成導(dǎo)電過孔結(jié)構(gòu)的剖面示意圖。 圖5傳統(tǒng)盲導(dǎo)電過孔的結(jié)構(gòu)剖面示意圖。
圖6a、圖6b、圖6c、圖6d、圖6e、圖6f、圖6g、圖6h、圖6i、圖
6j是本發(fā)明制作工藝一實(shí)施例的流程圖。
具體實(shí)施例方式
以下結(jié)合附圖對本發(fā)明的制作方法進(jìn)一步地說明。 如圖6a、圖6b、圖6c、圖6d、圖6e、圖6f、圖6g、圖6h、圖6i、 圖6j所示(圖中，61為底層介質(zhì)層，62為銅箔，63為介質(zhì)層，64第一種 子層，65銅層，66為第二種子層，67為抗鍍層)，本發(fā)明制作的具體步 驟是
第1步(圖6a)、首先在基板上制作一介質(zhì)層63:在本實(shí)施例中， 基板為一層底層介質(zhì)層61和一層銅箔62的復(fù)合材料?？梢圆捎脴渲糠?， 或者貼膜，或者層壓介質(zhì)層的方法在基板上制作介質(zhì)層。如果采用層壓， 則層壓介質(zhì)層上可以覆蓋或者不覆蓋銅箔?；蹇梢允歉采w有銅箔的復(fù)合 層材料或者沒有銅箔的其它材料。在本實(shí)施例中，是采用層壓的方法在銅 箔62上制成介質(zhì)層63，如圖6a所示。
第2步(圖6b)、在上述的介質(zhì)層63上，制作盲孔結(jié)構(gòu)如圖6b所 示。可以采用激光鉆孔，或者等離子體蝕刻，或者感光的方法制作盲孔結(jié) 構(gòu)。如果是不覆蓋銅箔的介質(zhì)層采用激光鉆孔直接形成導(dǎo)電過孔的盲孔結(jié) 構(gòu)。如果是覆蓋銅箔的介質(zhì)層可以采用激光直接鉆孔或者先蝕刻銅箔開 窗、然后激光鉆孔的方式形成盲孔結(jié)構(gòu)。覆蓋銅箔的介質(zhì)層也可以先把銅 去除，然后采用激光鉆孔形成盲孔結(jié)構(gòu)。在本實(shí)施例中，采用激光鉆孔制 成導(dǎo)電過孔的盲孔結(jié)構(gòu)。
第3步(圖6c)、在完成上述制作的盲孔結(jié)構(gòu)后，制作一層第一種子 層可以采用化學(xué)沉積，或者濺射，或者其它的方法制作一為導(dǎo)電層的第一種子層。在本實(shí)施例中，采用化學(xué)鍍銅制成導(dǎo)電的第一種子層64，如圖
6c所示。
第4步(圖6d)、完成制作第一種子層64后，利用電鍍填孔工藝制 作實(shí)心導(dǎo)電過孔本實(shí)施例中是采用電鍍填孔的方法制作實(shí)心導(dǎo)電過孔， 在電鍍過程中也在第一種子層上生長覆蓋了一銅層。在本實(shí)施例中，銅層 的厚度一般在12-40微米范圍，如圖6d所示。
第5步(圖6e)、去除第一種子層及上面的銅層，保留實(shí)心導(dǎo)電過孔 中的實(shí)心銅柱可以采用蝕刻，或者磨板，或者其它的方法去除第一介質(zhì) 層上的銅層。在本實(shí)施例中，是采用蝕刻的方法去除介質(zhì)層上的電鍍銅層， 而保留住導(dǎo)電過孔中的實(shí)心銅柱，如圖6e所示。
第6步(圖6f)、制作半加成法制作線路的第二種子層第6步中， 可以采用化學(xué)沉銅，或者濺射，或者其它的方法制作半加成法制作線路的 作為導(dǎo)電層的第二種子層。在本實(shí)施例中，采用化學(xué)沉銅制得導(dǎo)電層的第 二次種子層66，如圖6f所示。
第7步(圖6g)、貼感光薄膜，通過圖形轉(zhuǎn)移形成抗鍍層67，顯露 出線路圖，如圖6g所示。
第8步(圖6h)、加厚線路圖中的線路在本實(shí)施例中，采用電鍍的 方法加厚線路圖中的線路，如圖6h所示。
第9步(圖6i)、去掉感光薄膜，如圖6i所示。
第10步(圖6j)、去除裸露的第二種子層，保留加厚線路，形成所 需要的導(dǎo)電圖形。在本實(shí)施例中，采用快速蝕刻的方法去除裸露的第二種 子層，如圖6j所示。
第11步、重復(fù)以上1-10歩驟，制備上一層線路，實(shí)現(xiàn)疊孔結(jié)構(gòu)的層 間互聯(lián)和精細(xì)線路。
權(quán)利要求
1. 一種印制電路板和集成電路封裝基板的制作方法，基于電鍍填孔和半加成法形成線路的方法，其特征在于具體制作步驟是第1步、首先在基板上制作一介質(zhì)層；第2步、在上述的介質(zhì)層上，制作盲孔結(jié)構(gòu)；第3步、在完成上述制作的盲孔結(jié)構(gòu)后，制作一層第一種子層；第4步、完成制作第一種子層后，采用電鍍填孔工藝制作實(shí)心導(dǎo)電過孔，在電鍍填孔過程中也在第一種子層上生長覆蓋了一銅層；第5步、去除上述第一種子層及其上面的銅層，保留實(shí)心導(dǎo)電過孔中的實(shí)心銅柱；第6步、制作半加成法制作線路的第二種子層；第7步、貼感光薄膜，通過圖形轉(zhuǎn)移形成抗鍍層，顯露出線路圖形；第8步、加厚線路圖中的線路；第9步、去掉感光薄膜；第10步、去除裸露的第二種子層，保留加厚線路，形成所需要的導(dǎo)電圖形；第11步、重復(fù)以上1-10步驟，制備上一層線路，實(shí)現(xiàn)層間互連和精細(xì)線路。
2. 根據(jù)權(quán)利要求1所述的印制電路板和集成電路封裝基板的制作方法，其特征在于上述第l步中，采用樹脂涂敷，或者貼膜，或者層壓介質(zhì) 層的方法在基板上制作介質(zhì)層。
3. 根據(jù)權(quán)利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第2步中，采用激光鉆孔，或者等離子體蝕刻，或者 感光的方法制作盲孔結(jié)構(gòu)。
4. 根據(jù)權(quán)利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第3步中，采用化學(xué)沉積，或?yàn)R射的方法制作一為導(dǎo) 電的第一種子層。
5. 根據(jù)權(quán)利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第5步中，采用蝕刻，或者磨板的方法去除上述第一種子層及其上面的銅層。
6. 根據(jù)權(quán)利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第6步中，采用化學(xué)沉積，或者濺射的方法制作半加 成法制作線路的第二種子層。
7. 根據(jù)權(quán)利要求7所述的印制電路板和集成電路封裝基板的制作方法，其特征在于所述的第二種子層為導(dǎo)電層。
8. 根據(jù)權(quán)利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第8步中，采用電鍍的方法加厚線路圖中的線路。
9. 根據(jù)權(quán)利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第IO步中，采用蝕刻的方法去除裸露的第二種子層。
全文摘要
一種印制電路板和集成電路封裝基板的制作方法，基于電鍍填孔和半加成法形成層間互連和精細(xì)線路，具體步驟是1.在基板上制作介質(zhì)層；2.在介質(zhì)層上制作盲孔結(jié)構(gòu)；3.完成盲孔結(jié)構(gòu)后，制作導(dǎo)電的第一種子層；4.采用電鍍填孔的方法制作實(shí)心導(dǎo)電過孔，在電鍍填孔過程中也在第一種子層上生長覆蓋了一銅層；5.去除上述第一種子層及上面的銅層，保留實(shí)心導(dǎo)電過孔中的實(shí)心銅柱；6.制作半加成法制作線路的第二種子層；7.貼感光薄膜，通過圖形轉(zhuǎn)移形成抗鍍層，顯露出線路圖；8.加厚線路圖中的線路；9.去掉感光薄膜以及去除裸露的第二種子層，保留加厚線路，形成所需要的導(dǎo)電圖形；10.在新形成的線路面上重復(fù)上述步驟1-9的操作，完成后續(xù)線路層精細(xì)線路制作和層間實(shí)心導(dǎo)電過孔連接。
文檔編號H01L21/48GK101286454SQ20071003930
公開日2008年10月15日 申請日期2007年4月10日 優(yōu)先權(quán)日2007年4月10日
發(fā)明者付海濤, 程凡雄, 羅永紅, 陳培峰 申請人:上海美維科技有限公司