專利名稱：：層疊型正特性熱敏電阻的制作方法
技術領域：
：本發(fā)明涉及用于過電流保護、溫度檢測等的層疊型正特性熱敏電阻，尤其涉及提高室溫電阻值隨時間的變化率的層疊型正特性熱敏電阻。
背景技術：
：近年來，在電子設備的領域中要求小型化，在這些電子設備中搭載的正特性熱敏電阻也要求小型化。該正特性熱敏電阻具有正的電阻溫度特性，作為被小型化的正特性熱敏電阻例如公知有層疊型正特性熱敏電阻。這種層疊型正特性熱敏電阻，通常具有陶瓷原材，該陶瓷原材具有多個半導體陶瓷層和沿半導體陶瓷層的界面分別形成的多個內(nèi)部電極層，其中該多個半導體陶瓷層具有正的電阻溫度特性，在上述陶瓷原材的兩端部上述內(nèi)部電極層按照互相不同的方式引出，按照與該被引出的內(nèi)部電極層電連接的方式形成外部電極。此外，作為半導體陶瓷層采用以BaTi03系列陶瓷材料為主成分的陶瓷層。進而，為了采用BaTi03系列陶瓷材料發(fā)現(xiàn)正的電阻溫度特性，添加有極微量的半導體化劑，但作為該半導體化劑一般多采用Sm。此外，作為層疊型正特性熱敏電阻的內(nèi)部電極材料廣泛使用Ni。通常，在成為半導體陶瓷層的陶瓷印刷電路基板(greensheet)上絲網(wǎng)印刷內(nèi)部電極用導電性膏劑來形成導體圖案，以規(guī)定順序?qū)盈B形成了導體圖案的陶瓷印刷電路基板，將陶瓷印刷基板和導體圖案一體燒制，從而形成層疊型正特性熱敏電阻的陶瓷原材。然而，在采用Ni作為內(nèi)部電極材料的情況下，在大氣氣氛下被一體燒成的Ni被氧化，因此需要在還原氣氛下一體燒制，但在還原氣氛下一體燒制時，半導體陶瓷層也被還原，因此不能得到充分的電阻變化率。因此，通常在還原氣氛下進行一體燒制后，另外在大氣氣氛下或者氧氣氣氛下進行再氧化處理。然而，該再氧化處理難以控制熱處理溫度，難以遍布氧氣至陶瓷厚材的中央部，因此存在產(chǎn)生氧化變形而不能得到充分的電阻變化率的擔心。在此，在專利文獻l中提出了下述層疊型正特性熱敏電阻，即設半導體陶瓷層的空隙率為540體積％，在分別位于關于層疊方向的最外側的兩個內(nèi)部電極間存在的有效層即多個陶瓷層中、位于層疊方向的中央部的熱敏電阻層的空隙率，比位于層疊方向的外側的熱敏電阻層的空隙率高的層疊型正特性熱敏電阻。在專利文獻l中，設半導體陶瓷層的空隙率為540%體積，但如果將該空隙率換算為燒結密度，則大致相當于理論燒結密度的60%以上95%以下。而且，在該專利文獻l中，將半導體陶瓷層的實際測量燒結密度降低到理論燒結密度的60以上95%以下，使中.央部的熱敏電阻層的空隙率比外側的熱敏電阻層大，.從而容易遍布氧氣至陶瓷原材的中央部，由此防止產(chǎn)生氧氣變形，.以得到期望的電阻變化率。另一方面，在還原氣氛下將應成為半導體陶瓷層的陶瓷印刷電路基板和應成為內(nèi)部電極層的導體圖案一體燒制后，若在大氣氣氛下或氧氣氣氛下一體燒成，由于對半導體陶瓷層施加過許多的熱及歷史氣氛，因此擔心在半導體陶瓷層產(chǎn)生變形，室溫電阻值隨時間的變化率變大。因此，作為減小這種室溫電阻值隨時間的變化率的方法，如專利文獻2所示，提出了對形成外部電極的陶瓷原材實施6(TC以上20(TC以下的熱處理的層疊型正特性熱敏電阻的制造方法。在該專利文獻2中，在陶瓷原材上形成外部電極后，通過以60200'C的溫度進行熱處理，從而慢慢地緩和上述半導體陶瓷層的變形，使室溫電阻值隨時間的變化率穩(wěn)定化。專利文獻h特開2005—93574號公報專利文獻2:特開2004—134744號公報但是，在專利文獻2的制造方法中，以6020(TC的溫度進行熱處理，但為了使室溫電阻值隨時間的變化率穩(wěn)定化，需要IOO個小時左右的熱處理時間(參照專利文獻2、第0023段)。因此存在熱處理需要長時間，生產(chǎn)效率變差，批量生產(chǎn)性不佳的問題。此外，如專利文獻l所述，采用Sm作為半導體化劑時，如果半導體陶瓷層的燒結密度降低，則粒子間的結合也變?nèi)?，晶格變得不穩(wěn)定，因此即使實施例如專利文獻2那樣的熱處理，也難以使室溫電阻值隨時間的變化率足夠穩(wěn)定。
發(fā)明內(nèi)容本發(fā)明正是鑒于上述情況而提出的，其目的在于提供一種即使在具有以BaTi03系列陶瓷材料為主成分的燒結密度低的半導體陶瓷層的情況下，不采用熱處理等煩雜方法，室溫電阻值隨時間的變化率也會小的層疊型正特性熱敏電阻。為了實現(xiàn)上述目的，本發(fā)明者著重專門研究的結果，即使在半導體陶瓷層以BaTi03系陶瓷材料為主成分，并且實際測量燒結密度低到理論燒結密度的6590%的燒結密度時，Ba位點和Ti位點之比處于0.9981.006的范圍，并且添加La、Ce等特定的物質(zhì)作為半導體化劑，并且使內(nèi)部電極層的厚度d為0.6pm以上，該厚度d與半導體陶瓷層的厚度D之比d/D小于0.2，通過上述方式，在還原氣氛下將內(nèi)部電極層和半導體陶瓷層一體燒制，并進行再氧化處理也能抑制產(chǎn)生變形，其結果得到能夠減小室溫電阻值隨時間的變化率的結論。本發(fā)明正是基于上述結論提出的，本發(fā)明相關的層疊型正特性熱敏電阻具有實際測量燒結密度為理論燒結密度的65%以上90%以下的半導體陶瓷層與內(nèi)部電極層交替地層疊并燒成而形成的陶瓷原材；和按照與上述內(nèi)部電極層電連接的方式形成在上述陶瓷原材的兩端部的外部電極，上述半導體陶瓷層，以BaTi03系陶瓷材料為主成分，Ba位點和Ti位點之比為0.998^Ba位點/Ti位點^1.006且包括從La、Ce、Pr、Nd以及Pm中選擇的至少一種元素作為半導體化劑，上述內(nèi)部電極層的厚度d以及上述半導體陶瓷層的厚度D滿足d^0.6pm且d/D<0.2。此外，根據(jù)本發(fā)明者們的進一步專門研究的結果可知，通過使半導體化劑的添加量處于相對BaTi03系陶瓷材料的Ti100摩爾部為0.10.5摩爾部的范圍時，能夠提高燒結性，并且即使以更低溫燒制也能維持大的電阻變化率并且能減小室溫電阻值。即本發(fā)明的層疊型正特性熱敏電阻的特征在于，在相對上述BaTi03系陶瓷材料的TilOO摩爾部為0.1摩爾部以上0.5摩爾部以下的范圍下含有上述半導體化劑。發(fā)明效果通過上述層疊型正特性熱敏電阻，上述半導體陶瓷層，以BaTi03系陶瓷材料為主成分，Ba位點和Ti位點之比為0.998^Ba位點/Ti位點S1.006且包括從La、Ce、Pr、Nd以及Pm中選擇的至少一種元素作為半導體化劑，上述內(nèi)部電極層的厚度d以及上述半導體陶瓷層的厚度D滿足d■0.6戶且d/D<0.2，因此即使在半導體陶瓷層的實際測量燒結密度低到理論燒結密度的6590%的燒結密度時，不進行長時間的熱處理也能減小變形，能夠得到室溫電阻值隨時間的變化率小的層疊型正特性熱敏電阻。此外，在相對上述BaTi03系陶瓷材料的Til00摩爾部為0.1摩爾部以上0.5摩爾部以下的范圍下含有上述半導體化劑，因此能夠?qū)崿F(xiàn)燒制溫度的低溫化，即使以更低溫燒結也能仍舊維持大的電阻變化率，能夠減小室溫電阻值。因此，室溫電阻值隨時間的變化率減小，而且能夠得到具有大的電阻變化率和小的室溫電阻值的層疊型正特性熱敏電阻。圖1為示意地表示本發(fā)明相關的層疊型正特性熱敏電阻的一實施方式的概略剖面圖。圖中2一半導體陶瓷層；3a、3b—內(nèi)部電極層；4一陶瓷原材；5a、5b—外部電極。具體實施方式接下來，對本發(fā)明的實施方式詳細地進行說明。圖1為示意地表示本發(fā)明相關的層疊型正特性熱敏電阻的一實施方式的示意剖面圖。該層疊型正特性熱敏電阻，在具有半導體陶瓷層2的陶瓷原材4的內(nèi)部埋設有內(nèi)部電極層3a、3b。然后，在陶瓷原材4的兩端部，按照與內(nèi)部電極層3a、3b電連接的方式形成有外部電極5a、5b。即按照交替地將內(nèi)部電極層3a向陶瓷原材4的一方的端面引出，將內(nèi)部電極層3b向陶瓷原材4的另一方的端面引出的方式形成。之后，外部電極5a與內(nèi)部電極層3a電連接，外部電極5b與內(nèi)部電極層3b電連接。此外，在外部電極5a、5b的表面形成有由Ni等構成的第1鍍膜6a、6b，進而在第1鍍膜6a、6b的表面形成有由Sn等構成的第2鍍膜7a、7b。之后，上述半導體陶瓷層2的實際測量燒結密度在理論燒結謎底的65%以上90%以下。即實際燒結密度小于理論燒結密度的65%時，燒結密度過低，因此陶瓷原材4的機械強度降低，室溫電阻值提高。另一方面，如果實際燒結密度超過理論燒結密度的卯％，燒結密度過高，因而難以采用再氧化處理使氧氣遍布直到陶瓷原材4的中央部，因此不能順利進行再氧化處理。故而不能得到足夠的電阻變化率，室溫電阻值隨時間的變化率也變大。與此相對，在半導體陶瓷層2的實際測量燒結密度為理論燒結密度的65%以上90%以下時，不僅不會導致機械強度的降低，還能夠采用再氧化處理使氧氣遍布直到陶瓷原材4的中央部，其結果能夠得到具有充分的電阻變化率的層疊型正特性熱敏電阻，而且也能仍舊維持室溫電阻值隨時間的變化率較小。上述半導體陶瓷層2，從組成上來說以具有鈣鈦礦結構(一般式AB03)的BiTi03系列陶瓷材料為主要成分，并且含有La、Ce、Pr、Nd以及Pm中的至少一種作為半導體化劑，由此實現(xiàn)室溫電阻值隨時間的變化率的降低化。具體地來說，構成主成分的BiTi03系陶瓷材料按照Ba位點(site)和Ti位點之比(Ba位點/Ti位點)為0.998以上1.006以下的方式被配合。即Ba位點/Ti位點小于0.998時，室溫電阻值隨時間的變化率變大，并且室溫電阻值也變大。另一方面，在Ba位點/Ti位點超過1.006時，室溫電阻值隨時間的變化率也變大，室溫電阻值也變高。尤其，在高溫高濕度下(例如6CTC、濕度8590%)長時間放置時，室溫電阻值隨時間的變化率也變大。在此，在本實施方式中，按照Ba位點/Ti位點成為0.998以上1.006以下的方式調(diào)整各組成的配合量。另外，所謂Ba位點，在采用一般式AB03表示的BaTi03中是指Ba配位的A位點整體。因此，在本實施方式的情況下，上述半導體化劑與Ba的一部分置換而被配位在A位點，但Ba位點也指除了Ba還包括這些半導體化劑和其他置換元素的物質(zhì)。同樣，所謂Ti位點表示Ti配位的B位點整體，因此，在用Ni置換Ti的一部分的情況下，是指除了Ti還包括這些置換元素的物質(zhì)。此外，作為在半導體陶瓷層2中所含有的半導體化劑限定為La、Ce、Pr、Nd以及Pm(以下將這些半導體化劑總稱為"特定的半導體化劑")，其理由如下。如專利文獻1中所述，在這種層疊型正特性熱敏電阻中，一般使用Sm作為半導體化劑，但在使用該Sm作為半導體化劑時，具有室溫電阻值隨時間的變化率變大的傾向。其原因在于由于Sm容易固溶于Ba位點和Ti位點雙方，因此如果受到熱或歷史氣氛的影響，則陶瓷的晶格容易產(chǎn)生變形。另一方面，根據(jù)本發(fā)明者們的研究結果可知，如果Ba位點/Ti位點在0.998以上1.006以下，并且使用上述特定的半導體化劑，則這些特定的半導體化劑選擇性地固溶于Ba位點，其結果晶格容易穩(wěn)定化，減輕陶瓷的變形。即在Ba位點/Ti位點在0.998以上1.006以下，并且使用上述特定的半導體化劑的情況下，由于特定的半導體化劑選擇性地固溶到Ba位點，因此認為即使半導體陶瓷層2的實際測量燒結密度低到理論燒結密度的6590%，半導體陶瓷層2的晶格也難以產(chǎn)生變形，由此室溫電阻值隨時間的變化率變小。此外，通過使半導體陶瓷層2中含有上述半導體化劑，而能減小室溫電阻值隨時間的變化率，但對于Til00摩爾部，如果為0.1摩爾部以上0.5摩爾部以下時，則能夠降低室溫電阻值并且得到足夠的電阻變化率，因此更優(yōu)選。即在以往的使用Sm作為半導體化劑時，為了得到低的室溫電阻值和足夠大的電阻變化率，公知需要在125(TC以上的高溫度下在還原氣氛下燒制。然而，可知本發(fā)明者們反復專門研究后發(fā)現(xiàn)，在使半導體陶瓷層2中含有上述特定的半導體化劑相對Ti摩爾部在0.1摩爾部以上0.5摩爾部以下的范圍內(nèi)的情況下，即使在還原氣氛下以115(TC的低燒制溫度燒成，也能仍I日維持足夠大的電阻變化率，能夠減小室溫電阻值。而且，通過使半導體陶瓷層2中含有上述半導體化劑，從而能夠減小室溫電阻值隨時間的變化率，因此如果設特定的半導體化劑的含有量相對于Ti100摩爾部為0.1摩爾部以上0.5摩爾部以下時，室溫電阻值隨時間的變化率減小，而且能夠得到具有足夠大的電阻變化率和小的室溫電阻值的層疊型正特性熱敏電阻。另外，如果特定的半導體化劑的含有量為相對Ti100摩爾部不足0.1摩爾部時，由于半導體化劑過少，因此不能充分地半導體化，擔心室溫電阻值增大。另一方面，半導體化劑的含有量在相對Ti100摩爾部超過0.5摩爾部的情況下，室溫電阻值也增大，而且此時存在電阻變化率減小的擔心，因此根據(jù)得到較小的室溫電阻值和足夠大的電阻變化率的角度來看不優(yōu)選。此外，該層疊型正特性熱敏電阻的內(nèi)部電極層3a、3b的厚度d形成為0.6pm以上，內(nèi)部電極層3a、3b的厚度力.和半導體陶瓷層2的厚度D之比d/D形成為小于0.2。即內(nèi)部電極層3a、3b的厚度d小于0.6pm時，內(nèi)部電極層3a、3b和外部電極5a、5b之間的接觸面積減少，因此電連接變得不穩(wěn)定，室溫電阻值隨時間的變化率也變得不穩(wěn)定。此外，內(nèi)部電極層3a、3b的厚度d和半導體陶瓷層2的厚度D之比d/D為0.2以上時，內(nèi)部電極層3a、3b和半導體陶瓷層2被一體燒制并燒結的情況下，受到內(nèi)部電極層3a、3b和半導體陶瓷層2之間產(chǎn)生的應力的影響而產(chǎn)生變形，因此存在室溫電阻值隨時間的變化率變大的可能性。與此相對，設內(nèi)部電極層3a、3b的厚度d為0.6pm以上，由于上述比d/D小于0.2，因此在內(nèi)部電極層和半導體陶瓷層被一體燒制并燒結時，能夠抑制產(chǎn)生構造的變形。在此，在本實施方式中，設內(nèi)部電極層3a、3b的厚度d為0.6pm以上，上述比d/D小于0.2。另外，作為構成內(nèi)部電極層3a、3b的內(nèi)部電極材料，優(yōu)選與半導體陶瓷層2的歐姆接觸優(yōu)良的材料，優(yōu)選例如以Ni、Cu等的卑金屬構成的單體或合金為主成分的材料。此外，作為構成外部電極5a、5b的外部電極材料，能使用Ag、Ag一Pd以及Pd等貴金屬的單體以及合金、或者Ni以及Cu等卑金屬的單體以及合金等，但優(yōu)選選擇與內(nèi)部電極層3a、3b之間的連接以及導通優(yōu)良的物質(zhì)。由此，本層疊型正特性熱敏電阻，(i)設Ba位點和Ti位點之比為0.998以上1.006以下，(ii)半導體陶瓷層2中含有特定的半導體化劑(La、Ce、Pr、Nd以及Pm)，(iii)設內(nèi)部電極層3a、3b的厚度d為0.6pm以上，并且上述比d/D小于0.2，因此即使在半導體陶瓷層2的實際測量燒結密度低到理論燒結密度的65%以上90%以下的燒結密度的情況下，也能得到室溫電阻值隨時間的變化率小、并且抑制產(chǎn)生結構變形的層疊型正特性熱敏電阻。尤其通過設半導體化劑的含有量為相對BaTi03系陶瓷材料的TilOO摩爾部為0.1摩爾部以上0.5摩爾部以下，從而可在115(TC的低溫下進行燒制，能夠得到室溫電阻值隨時間的變化率減小，且確保足夠大的電阻變化率，同時室溫電阻值低的高品質(zhì)的層疊型正特性熱敏電阻。接下來，對上述層疊型正特性熱敏電阻的制造方法進行說明。首先，準備BaC03、1102以及]^203、Ce02、Pr60、Nd203、Pm203中的任意一種作為原始材料。而且，按照陶瓷組成為(Ba卜A)xTiy03(其中，A為La、Ce、Pr、Nd、Pm中的至少一種，0.998Sx/y^1.006，優(yōu)選0.001^0^0.005)的方式對上述原始材料進行規(guī)定量稱重。接下來，將該稱重物與部分穩(wěn)定化氧化鋯等(以下稱為"PSZ球")的粉碎介質(zhì)一起投入到球磨機中而充分進行濕式混合粉碎，之后以規(guī)定溫度(例如10001200°C)進行煅燒后，制作陶瓷粉末。接下來，在上述陶瓷粉末中加入有機粘合劑中，采用濕式進行混合處理，來制作陶瓷泥槳。之后，采用刮刀法等的片成形法將所得到的陶瓷泥槳成形為片狀，來制作陶瓷印刷電路基板。此時，按照燒制后的半導體陶瓷層2的實際測量燒結密度為理論燒結密度的6590%的方式，調(diào)整有機粘合劑的添加量。此外，按照燒制后的半導體陶瓷層2的厚度D和內(nèi)部電極層3a、3b的厚度d之間的關系滿足d/D<0.2的方式調(diào)整陶瓷印刷電路基板的厚度。接下來，準備以Ni為主成分的內(nèi)部電極用導電性糊狀物。而且，在上述陶瓷印刷電路基板上通過絲網(wǎng)印刷等印刷上述內(nèi)部電極用導電性糊狀物，而形成導體圖案。另外，此時按照燒制后的內(nèi)部電極層3a、3b的厚度d為0.6)im以上，并且上述d/D為d/D<0.2的方式調(diào)整導體圖案的涂敷厚度。接下來，以規(guī)定順序?qū)π纬闪诉@些導體圖案的陶瓷印刷電路基板迸行層疊后，將沒有形成導體圖案的陶瓷印刷電路基板上下配置，進行壓接來制作層疊體。接下來，以規(guī)定尺寸切斷層疊體后收容到鋁制的匣(盒)內(nèi)，以規(guī)定的溫度(例如30040(TC)進行粘合劑脫離處理，之后在規(guī)定的還原氣氛下(例如H2氣體相對N2氣體的濃度為13重量％左右)，以規(guī)定溫度(例如11001300°C)實施燒制處理，形成內(nèi)部電極層3a、3b和半導體陶瓷層2交替地被層疊的陶瓷原材4.接著，在大氣氣氛下或者氧氣氣氛下，以規(guī)定的溫度(例如500700°C)下對上述陶瓷原材4進行再氧化處理。接著，對陶瓷原材4的兩端部實施濺射處理，形成以Ag為主成分的外部電極5a以及5b。進而，在外部電極5a以及5b的表面通過電解鍍敷依次形成Ni皮膜6a、6b以及Sn皮膜7a、7b，由此制造上述層疊性正特性熱敏電阻。另外，本發(fā)明并不限于上述實施方式。在上述實施方式中，以陶瓷印刷電路基板制作時的有機粘合劑的添加量對半導體陶瓷層2的燒結密度進行調(diào)整，但并不限于此。此外，在上述實施方式中，使用濺射法作為外部電極5a、5b的形成方法，但也可通過焙燒處理來形成。即也可將外部電極用導電性糊狀物涂敷在陶瓷原材4的兩端部，之后以規(guī)定溫度(例如5008(XTC)燒接來形成，此時也可按照兼作對陶瓷原材4的再氧化處理的方式構成。此外，如果密接性良好，則也可利用濺射法以外的真空蒸鍍法等其他薄膜形成方法。此外，在上述實施方式中，使用氧化物作為原始材料，但也可使用碳酸鹽等。此外，本發(fā)明的層疊性正特性熱敏電阻在過電流保護、溫度探測中有用，但并不限于此。圖1的層疊性正特性熱敏電阻中，內(nèi)部電極層3a、3b交替地與外部電極5a、5b連接，但如果至少一組以上的連續(xù)的內(nèi)部電極層3a、3b經(jīng)由半導體陶瓷層2連接到與不同電位連接的外部電極5a、5b，則其他的內(nèi)部電極層3a、3b也不必交替地形成，不限于圖1所示形狀的層疊型正特性熱敏電阻。此外，也可在陶瓷原材4的表面中沒有形成外部電極5a、5b的部分中形成玻璃層或樹脂層等的保護層(未圖示)，因形成這種保護層，從而更加難以受到外部環(huán)境的影響，能夠抑制溫度/濕度等所引起的特性惡化。接下來，對本發(fā)明的實施例具體地進行說明。實施例1首先，準備BaC03、Ti02、La203、Ce02、Pr60、Nd203、Pm203、Sm203中的任意一種作為原始材料，按照半導體陶瓷層的組成為(Ba,sA。雄)Ti03(其中，A為La、Ce、Pr、Nd、Pm或Sm)的方式對上述原始材料進行稱重。接下來，在這些原始材料中加入純水，與PSZ球一起在球磨機內(nèi)混合粉碎10小時，干燥后，以115(TC煅燒兩個小時，再次與PSZ球一起在球磨機內(nèi)進行粉碎而得到煅燒粉。接下來，向所得到的煅燒粉加入丙烯酸系有機粘合劑、作為分散劑的羧酸銨鹽以及純水，與PSZ球一起在球磨機內(nèi)混合15小時而得到陶瓷泥漿。另外，調(diào)整丙稀酸系有機粘合劑的添加量使燒制后的半導體陶瓷層的實際測量燒結密度為理論燒結密度的75%。接下來，通過刮刀法將所得到的陶瓷泥漿成形為片狀并進行干燥，按照燒制后的半導體陶瓷層的厚度d為22|im的方式制造陶瓷印刷電路基板。接下來，使Ni粉末和有機粘合劑分散到有機溶劑中而得到內(nèi)部電極用導電性糊狀物。之后，按照燒制后的內(nèi)部電極層的厚度D為1.1pm的方式將所得到的內(nèi)部電極用導電性糊狀物在陶瓷印刷電路基板的主面上實施絲網(wǎng)印刷后，形成導體圖案。即在本實施例中，陶瓷印刷電路基板以及導電圖案的各厚度按照燒制后的半導體陶瓷層的厚度d和內(nèi)部電極層的厚度D之比d/D為0.05的方式進行調(diào)整。之后，按照導體圖案經(jīng)由陶瓷印刷電路基板而對置的方式，疊加25張形成有導體圖案的陶瓷印刷電路基板，進而將沒有形成導體圖案的保護用陶瓷電路基板上下各配置5張并壓接，接下來切斷為長度2.2mm、寬度1.3mm、厚度0.9mm的尺寸得到未加工的層疊體。以在大氣中40(TC、12小時對該未加工的層疊體進行脫粘合劑處理后，在H2氣體相對N2氣體的濃度被調(diào)整為3體積％的還原氣氛下，在115(TC的燒制溫度下燒制2小時，得到半導體陶瓷層和內(nèi)部電極層被交替層疊的陶瓷原材。接下來，對所得到的陶瓷原材的表面進行滾筒研磨后，將該陶瓷原材浸漬在二氧化硅系的玻璃溶液中進行干燥，接下來，在大氣氣氛下，以700'C的溫度進行包括熱處理的再氧化處理，而布陶瓷原材的表面形成玻璃保護層。之后，對形成有玻璃保護層的陶瓷原材中的外部電極形成部分進行滾筒研磨，分別以Cu、Cr以及Ag為對象依次對該陶瓷原材的兩端部實施濺射處理，而形成三層構造的外部電極。最后，對外部電極的表面實施電解電鍍而依次形成Ni皮膜以及Sn皮膜，制作稱試料編號為16的層疊型正特性熱敏電阻。接下來，準備試料編號16的各層疊型正特性熱敏電阻各10個，在室溫電阻25'C、濕度60%的環(huán)境下，施加0.01V的電壓，通過直流四端子法來測定低溫電阻值(初始值)X(12)。接下來，在室溫25'C、濕度60%的恒溫槽內(nèi)將上述各試料放置1000小時，之后，從恒溫槽取出各試料，再次施加0.01V的電壓，通過直流四端子法測定放置1000小時后的室溫電阻值X'(Q)，由式(1)求出室溫電阻值隨時間的變化率AX?！鱔二(X'—X)/XX100…(1)表1對試料編號16的各10個的試料分別表示最大值、最小值以及平均值。另外，雖然在本實施例中，如上所述按照實際測量燒結密度為理論燒結密度的75%的方式調(diào)整丙烯系有機粘合劑的添加量，但該實際測量燒結密度按照如下方式求出即首先層疊多片沒有形成導電圖案的陶瓷印刷電路基板后實施燒制處理，由此另外制作燒結密度測定用的試料，通過測定該試料的體積和重量來計算出。表1<table>tableseeoriginaldocumentpage14</column></row><table>*為本發(fā)明范圍外根據(jù)表1可知，對于試料編號6，由于使用Sm作為半導體化劑，因此室溫電阻值隨時間的變化率AX的平均值為8.0%、最小值也達6.3%，大到6%以上。相對地，對于試料編號15，使用特定的半導體化劑即La、Ce、Pr、Nd以及Pm，因此室溫電阻值隨時間的變化率AX的平均值為1.11.4%，能夠小到1.5%以下。即可確認通過使用本發(fā)明的特定的半導體化劑，能夠大幅抑制室溫電阻值隨時間的變化率AX。實施例2準備BaC03、Ti02以及作為半導體化劑的Ce02作為原始材料，按照半導體陶瓷層的組成為(Ba。.99sCe。.。。2)Ti03的方式對上述原始材料進行稱重，采用與(實施例l)相同的方法/順序得到煅燒粉。接下來，在所得到的煅燒粉中加入丙烯酸系有機粘合劑、羧酸銨鹽(ammoniumpolycarboxylatesalt)(分散劑)以及純水，與PSZ球一起在球磨機內(nèi)混合15小時而得到陶瓷泥漿。另外，丙稀酸系有機粘合劑的添加量按照燒制后的實際測量燒結密度為理論燒結密度的60%95%的方式進行調(diào)整。之后，采用與(實施例1)相同的方法/順序，來制作試料編號1118的層疊型正特性熱敏電阻。接下來，準備試料編號1118的各層疊型正特性熱敏電阻各10個，采用與(實施例1)相同的方法測定室溫電阻值X以及室溫電阻值隨時間的變化率AX。此外，對試料編號1118的各層疊型正特性熱敏電阻，求得電阻變化率AR。即對各試料的層疊型正特性熱敏電阻的各10個，在施加0.01V的電壓的狀態(tài)下通過直流四端子法測定在溫度20°C以及溫度25(TC下的電阻值R2s、R25。，通過式(2)求得電阻變化率AR(位數(shù))?！鱎=log(R250/R25)…(2)表2表示各試料中的實際測量燒結密度相對理論燒結密度的相對比(以下，在該實施例2中簡稱為"燒結密度")、各試料中的10個熱敏電阻的室溫電阻值X、室溫電阻值隨時間的變化率AX以及電阻變化率AR各自的平均值。[表2]<table>tableseeoriginaldocumentpage15</column></row><table>*為本發(fā)明的范圍外根據(jù)該表2可知，由于試料編號11的燒結密度低至60%，因此室溫電阻值為3.14fi，大到lfi以上。此外，試料編號18的燒結密度為95%,由于燒結密度高，因此在再氧化處理中到中央部之前不能充分遍布氧氣而產(chǎn)生氧化變形，因此室溫電阻值隨時間的變化率AX大到12.7%，而且電阻變化率AR也小到2位左右，不能得到足夠的特性。與此相對，可知試料編號1217的燒結密度處于65%以上90%以下的范圍中，因此室溫電阻值X為0.1020.671，小到1Q以下，室溫電阻值隨時間的變化率AX也能抑制到2%以下，而且電阻變化率AR也為4位以上，能夠得到充足的電阻變化率AR。實施例3準備BaC03、Ti02以及作為半導體化劑的,Nd203作為原始材料，按照半導體陶瓷層的組成為(Bao.柳Nd謹2)xTiy03,(其中，x/y為0.9961.008)的方式對上述原始材料進行稱重，采用與,夂實施例1)相同的方法/順序得到煅燒粉。接下來，在所得到的煅燒粉中加入丙烯酸系有機粘合劑、羧酸銨鹽(分散劑)以及純水，與PSZ球一起在球磨機內(nèi)混合15小時而得到陶瓷泥漿。另外，丙稀酸系有機粘合劑的添加量按照燒制后的實際測量燒結密度為理論燒結密度的80%的方式進行調(diào)整。之后，采用與(實施例1)相同的方法/順序，來制作試料編號2127的層疊型正特性熱敏電阻。接下來，準備試料編號2127的各層疊型正特性熱敏電阻各10個，采用與(實施例1)相同的方法測定室溫電阻值X以及室溫電阻值隨時間的變化率AX，采用與(實施例2)相同的方法求得電阻變化率AR。表3表示各試料中的Ba位點和Ti位點之比x/y、各試料中10個熱敏電阻的室溫電阻值X、室溫電阻值隨時間的變化率AX以及電阻變化率AR的各平均值。表3<table>tableseeoriginaldocumentpage16</column></row><table><table>tableseeoriginaldocumentpage17</column></row><table>*為本發(fā)明的范圍外根據(jù)該表3可知，由于試料編號21的Ba位點和Ti位點之比x/y為0.996，小于0.998，因此室溫電阻值隨時間的變化率AX大到5%以上。此外，可知試料編號27的Ba位點和Ti位點之比x/y為1.008，超過1.006，因此室溫電阻值X達到7fl以上，此外，室溫電阻值隨時間的變化率AX也大到16.9%。與此相對，可知試料編號2226的Ba位點和Ti位點之比x/y處于0.9981.006的范圍中，因此室溫電阻值X為0.160.20Q，能小于1Q，此外，室溫電阻值隨時間的變化率AX也小到2.0Q/^以下，電阻變化率AR大到4位以上，能夠得到充分的電阻變化率。實施例4準備BaC03、Ti02以及作為半導體化劑的Nd203作為原始材料，按照半導體陶瓷層的組成為(Ba。.998Nd,2)Ti03的方式對上述原始材料進行稱重，采用與(實施例l)相同的方法/順序得到煅燒粉。接下來，在所得到的煅燒粉中加入丙烯酸系有機粘合劑、羧酸銨鹽(分散劑)以及純水，與PSZ球一起在球磨機內(nèi)混合15小時而得到陶瓷泥漿。另外，丙稀酸系有機粘合劑的添加量按照燒制后的實際測量燒結密度為理論燒結密度的75%進行調(diào)整。接下來，按照通過刮刀法使燒制后的半導體陶瓷層的厚度D為1140nm的方式將所得到的陶瓷印刷電路基板成形為片狀，并使其干燥而得到陶瓷印刷電路基板。接下來，使Ni粉末和有機粘合劑分散到有機溶劑中而得到內(nèi)部電極用導電性糊狀物。并且，按照燒結后的電極厚度為0.45pm的方式將所得到的內(nèi)部電極用導電性糊狀物在陶瓷印刷電路基板的主面上絲網(wǎng)印刷，形成導體圖案。之后，采用與(實施例1)相同的方法/順序，制作試料31試料51的層疊型正特性熱敏電阻。接下來，準備試料編號3151的各層疊型正特性熱敏電阻各10個，采用與(實施例l)相同的方法測定室溫電阻值隨時間的變化率AX。表4表示各試料中的內(nèi)部電極層的厚度d、半導體陶瓷層的厚度D、其比之d/D以及室溫電阻值隨時間的變化率AX的平均值。(表4)<table>tableseeoriginaldocumentpage18</column></row><table><table>tableseeoriginaldocumentpage19</column></row><table>*為本發(fā)明的范圍外根據(jù)該表4可知，試料編號37、44以及51的內(nèi)部電極層的厚度d為0.4pm，小于0.6pm，因此室溫電阻值隨時間的變化率AX變得不穩(wěn)定，其平均值大到4.5%9.2%.此外，可知試料編號3134、38以及39的d/D為0.20.45，大于0.2，因此室溫電阻值隨時間的變化率AX大到5.723.7，此外隨著d/D變大，室溫電阻值隨時間的變化率AX也變大。與此相對，可知試料編號35、36、4043以及4550的內(nèi)部電極層的厚度d為0.6pm以上，并且內(nèi)部電極層的厚度d和半導體陶瓷層的厚度D之比d/D為d/D<0.2，因此室溫電阻值隨時間的變化率AX為0.32.0%，能夠抑制到2.0%以下。實施例5準備BaC03、Ti02以及作為半導體化劑的La203以及Sm203作為原始材料，按照半導體陶瓷層的組成為(Ba卜Aa)Ti03(其中A為La或Sm，a為0.0008-0.008)方式對上述原始材料進行稱重，其它采用與(實施例1)相同的方法/順序制作試料編號6170的層疊型正特性熱敏電阻。接下來，準備試料編號6170的各層疊型正特性熱敏電阻各10個，采用與(實施例1)相同的方法測定室溫電阻值X、室溫電阻值隨時間的變化率AX，采用與(實施例2)相同的方法求得電阻變化率AR。表5表示各試料中的半導體陶瓷層的組成、各試料中的10個熱敏電阻的室溫電阻值X、室溫電阻值隨時間的變化率AX以及電阻變化率AR的各平均值。(表5)<table>tableseeoriginaldocumentpage20</column></row><table>*為本發(fā)明的范圍外**為本發(fā)明(請求項2)的范圍外根據(jù)表5可知，對于試料編號61，作為半導體化劑的La的含有量相對Ti100摩爾部為0.08摩爾部(a=0.0008),小于0.1摩爾部，因此雖然室溫電阻值隨時間的變化率AX小到1.3%，此外電阻變化率AR也大到4.7位，但室溫電阻值X為1.24Q，高于1Q以上。此外，可知試料編號66的La含有量相對Ti100摩爾部為0.8摩爾部(o;二0.008)，超過0.5摩爾部，因此室溫電阻值隨時間的變化率AX小到1.3%，但室溫電阻值為3.6112，高于1Q，電阻變化率AR低到l位以下。可知試料編號6770使用本發(fā)明范圍外的Sm作為半導體化劑，因此室溫電阻值隨時間的變化率AX高于8%以上，電阻變化率AR也小于四位。與此相對，可知對于試料編號6265，La的含有量為0.0010.005，相對TilOO摩爾部為0.10.5摩爾部，因此室溫電阻值隨時間的變化率AX小到1.21.6M，電阻變化率AR為4.04.7位，能夠得到足夠的電阻變化率AR，而且室溫電阻值X為0.060.23Q，能小到1Q以下。例如將試料編號63和試料編號68進行比較時，可知采用La作為半導體化劑時，與采用Sm的情況相比，室溫電阻值小到l/3左右。即可知在使半導體陶瓷層中含有相對Ti摩爾部為0.10.5摩爾部的本發(fā)明所特定的半導體化劑時，即使以115(TC的低溫燒制，也能得到室溫電阻值X減小，室溫電阻值隨時間的變化率AX減小，且具有充分的電阻變化率AR的層疊型正特性熱敏電阻?？芍绕鋵τ谙鄬i摩爾部在0.10.3摩爾部的范圍內(nèi)添加的試料編號6264，能得到良好的室溫電阻值X以及電阻變化率AR，并且能夠?qū)崿F(xiàn)室溫電阻值隨時間的變化率AX的進一步提高。權利要求1、一種層疊型正特性熱敏電阻，具有實際測量燒結密度為理論燒結密度的65％以上90％以下的半導體陶瓷層與內(nèi)部電極層交替地層疊并燒結而形成的陶瓷原材；和按照與上述內(nèi)部電極層電連接的方式形成在上述陶瓷原材的兩端部的外部電極，上述半導體陶瓷層，以BaTiO3系陶瓷材料為主成分，同時Ba位點與Ti位點之比為0.998≤Ba位點/Ti位點≤1.006，且包含從La、Ce、Pr、Nd以及Pm中選擇的至少一種元素作為半導體化劑，上述內(nèi)部電極層的厚度d以及上述半導體陶瓷層的厚度D滿足d≥0.6μm且d/D＜0.2。2、根據(jù)權利要求1所述的層疊型正特性熱敏電阻，其特征在于，在相對上述BaTi03系陶瓷材料的TilOO摩爾部為0.1摩爾部以上0.5摩爾部以下的范圍內(nèi)含有上述半導體化劑。全文摘要本發(fā)明的層疊型正特性熱敏電阻的半導體陶瓷層，以BaTiO₃系陶瓷材料為主成分，Ba位點和Ti位點之比為0.998～1.006且包括從La、Ce、Pr、Nd以及Pm中選擇的至少一種元素作為半導體化劑。該層疊型正特性熱敏電阻的內(nèi)部電極層的厚度d以及半導體陶瓷層的厚度D滿足d≥0.6μm且d/D＜0.2。從而，即使在實際測量燒結密度降低到理論燒結密度的65～95％這樣的半導體陶瓷層的情況下，不采用熱處理等煩雜的方法，也能實現(xiàn)室溫電阻值隨時間的變化率小的層疊型正特性熱敏電阻。在半導體體化劑的含有量相對Ti100摩爾部為0.1～0.5摩爾部時，能進行1150℃的低溫燒制，能夠得到低的室溫電阻值和足夠大的電阻變化率。文檔編號H01C7/02GK101268528SQ20068003432公開日2008年9月17日申請日期2006年9月20日優(yōu)先權日2005年9月20日發(fā)明者三原賢二良,岸本敦司,新見秀明申請人:株式會社村田制作所