專利名稱：一次性可程序化記憶胞的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種一次性可程序化記憶胞及其方法，特別涉及一種新穎的一次性可程序化 記憶胞及一次性可程序化記憶胞的制造方法。
背景技術(shù)：
為了降低集成電路(integrated circuit; IC)產(chǎn)品的成本以及縮短產(chǎn)品上市的時(shí)間，設(shè)計(jì)公司 越來越依靠現(xiàn)有快速的鑄造制程來進(jìn)行原型(prototyping)與制造，然而此種裝置的特色在于量 身訂作的封裝修整，需要額外具智能產(chǎn)權(quán)的模塊或是熔絲(Fuse)，這些模塊可能包含有一次性 可程序化(one time programmable; OTP)內(nèi)存或是可電除且可程序化只讀存儲器(Electrically Erasable Programmable Read Only Memory; EEPROM)，被鑄造廠使用而增加額外的成本。而 熔絲修整所使用的測試設(shè)備需要特殊的測試組態(tài)設(shè)定以及高電流，所有額外的制程以及測試 設(shè)備都會延緩產(chǎn)品上市的時(shí)間并且增加產(chǎn)品的成本，因此必須盡可能降低封裝修整與這些裝 置特性測試的需求。
公知技術(shù)針對集成電路裝置繁復(fù)制程所需要的一次性可程序化內(nèi)存或可電除且可程序化 只讀存儲器提出一些不同的設(shè)計(jì)，如美國專利公告第4,698,900號專利，提出一種制造具有介 電充填溝槽(Dielectric-FilledTrench)的非揮發(fā)性內(nèi)存，此篇專利提出一種交叉點(diǎn)可消除可程序 只讀存儲器數(shù)組(cross point EPROM array),其具有溝槽來增加相鄰埋入式N+位線(buried N+ bit-line)間的絕緣性，這些埋入式N+位線并未被浮閘突崩注入金屬氧化半導(dǎo)體(floating gate avalanche injection mos; FAMOS)分隔，故可增加漏電流(Leakage current)、穿透電壓(Punch through voltage )特性、胞體的可程序化能力(programmability)。另外，雷辛吉(Reisinger)等 人所提出的美國專利公告第6,215,140號專利，揭露一種電流可程序非揮發(fā)性記憶胞 (Electrically Programmable Non-volatile Memory Cell)結(jié)構(gòu)。半導(dǎo)體基板為第一導(dǎo)電型式的半導(dǎo) 體基板，并將多個(gè)相互平行的溝槽組合設(shè)置在半導(dǎo)體基板上，多條第一地址線則沿著溝槽的 側(cè)壁設(shè)置，且多條第二地址線亦設(shè)置在半導(dǎo)體基板，并橫切于上述溝槽。而二極管與介電層 被排列在多個(gè)半導(dǎo)體基板區(qū)域位于第一地址線與第二地址線之間，二極管與介電層的導(dǎo)電度 可以改變范圍，介電層上可使用適當(dāng)?shù)碾娏髅}沖來產(chǎn)生崩潰，使數(shù)據(jù)被儲存在介電層上。美 國專利第6,584,029則提出一種使用熔絲/反熔絲(anti-fUse)的一次性可程序化內(nèi)存，以及一 種垂直定位的熔絲單元記憶胞，此一次可程序(one-time programmable, OTP)內(nèi)存包含一個(gè)
或一個(gè)以上的內(nèi)存數(shù)組堆棧在彼此的頂部，此一次可程序內(nèi)存數(shù)組為一種交叉點(diǎn)數(shù)組 (cross-pointarmy)，其單元記憶胞形成在交叉點(diǎn)上，且單元記憶胞可包含以串聯(lián)互相連接的熔 絲與反熔絲，或者可包含以垂直定位的熔絲。而內(nèi)存的程序化可包含下列步驟選擇若干個(gè) 單元記憶胞，及施加一寫入電壓使所選擇的記憶胞產(chǎn)生臨界電壓降。這會導(dǎo)致記憶胞的反熔 絲產(chǎn)生崩潰而具有低電阻，反熔絲的低電阻則會引起高電流脈沖傳送到熔絲，而輪到將熔絲
轉(zhuǎn)變成開啟狀態(tài)。另外，內(nèi)存的讀取可包含下列步驟選擇若干個(gè)單元記憶胞以供讀取、施
加一讀取電壓至所選擇的記憶胞以及測量電流是否存在。
然而，前述專利的記憶胞結(jié)構(gòu)并無法提供解決辦法，去允許標(biāo)準(zhǔn)鑄造制程在應(yīng)用上對于 低成本封裝修整的需求。因此，該技術(shù)依然存在著提供改良的內(nèi)存結(jié)構(gòu)與制造方法的需要， 期望通過提供使用標(biāo)準(zhǔn)鑄造制程的一次性可程序化記憶胞，使得以上所討論的公知技術(shù)中目 前所遭遇的困難可以被解決。

發(fā)明內(nèi)容
鑒于以上的問題，本發(fā)明的一個(gè)目的在于提供一種新穎且改良的一次性可程序化(OTP) 記憶胞，通過使用一般實(shí)施于鑄造場的標(biāo)準(zhǔn)化集成電路制作流程..而可以大體上解決先前技 術(shù)存在的種種困難與限制。
更特別地，本發(fā)明的一個(gè)目的在于提供一種一次性可程序化(OTP)記憶胞，乃通過薄 膜氧化層與復(fù)晶硅區(qū)塊部分重迭，而具有側(cè)壁與隅角崩潰特征的優(yōu)點(diǎn)。優(yōu)先于閘極氧化的蝕 刻底切的現(xiàn)象會進(jìn)一步降低薄膜氧化物的崩潰特性。 一般而言，復(fù)晶硅間氧化物(inter-poly oxide)的低崩潰是在傳統(tǒng)集成電路復(fù)晶硅-復(fù)晶硅電容(poly-poly capacitors)或閃存(flash) / 可電除且可程序化只讀存儲器的復(fù)晶硅間耦合層(例如， 一般所使用的高質(zhì)量氧化物-氮化物 -氧化物的復(fù)合層)的重要議題，而要避免復(fù)晶硅間氧化物的低崩潰往往需要采取特別的檢修 作業(yè)。然而，本發(fā)明是將復(fù)晶硅間側(cè)壁氧化物崩潰的缺點(diǎn)，利用成為本發(fā)明一次性可程序化 記憶胞的可程序化機(jī)制的優(yōu)點(diǎn)。為了可以更便于產(chǎn)生兩復(fù)晶硅層之間的崩潰與導(dǎo)電性，本發(fā) 明利用不被期望產(chǎn)生的復(fù)晶硅區(qū)塊側(cè)壁結(jié)構(gòu)，使其導(dǎo)致崩潰以及改變導(dǎo)電狀態(tài)以執(zhí)行此一次 性程序化功能。
簡單地說，本發(fā)明較佳實(shí)施例乃揭露一種一次性可程序化(OTP)記憶胞。此一次性可 程序化記憶胞包含有一介電層，介電層設(shè)置于二導(dǎo)電復(fù)晶硅區(qū)塊間，且預(yù)先通過被誘發(fā)的電 壓崩潰，而從非導(dǎo)電狀態(tài)轉(zhuǎn)變?yōu)閷?dǎo)電狀態(tài)，在較佳實(shí)施例中，導(dǎo)電復(fù)晶硅區(qū)塊還包含蝕刻底 切結(jié)構(gòu)，便于誘發(fā)介電層上的電壓崩潰，另外，在較佳實(shí)施例中，介電層更形成為一個(gè)側(cè)壁， 覆蓋導(dǎo)電復(fù)晶硅區(qū)塊的邊緣或隅角，便于通過邊緣和隅角電場效應(yīng)誘發(fā)介電層上的電壓崩潰。
在另一個(gè)較佳實(shí)施例中，導(dǎo)電復(fù)晶硅區(qū)塊還包含一蝕刻底切結(jié)構(gòu)，便于通過隅角電場效應(yīng)來 誘發(fā)介電層上的電壓崩潰。在另一個(gè)較佳實(shí)施例中，介電層包含一側(cè)壁，其覆蓋于具有蝕刻 底切結(jié)構(gòu)的導(dǎo)電復(fù)晶硅區(qū)塊，以通過隅角電場效應(yīng)來誘發(fā)介電層上的電壓崩潰。在另一個(gè)較 佳實(shí)施例中，導(dǎo)電復(fù)晶硅區(qū)塊還包含一個(gè)隅角，以便于通過隅角電場效應(yīng)來誘發(fā)介電層上的 電壓崩潰。在另一個(gè)較佳實(shí)施例中， 一次性可程序化記憶胞還包含一半導(dǎo)體基板，半導(dǎo)體基 板具有一絕緣層，且絕緣層設(shè)置于半導(dǎo)體基板的頂面以支撐其上的一次性可程序化記憶胞。 在另一個(gè)較佳實(shí)施例中， 一次性可程序化記憶胞還包含一絕緣鈍化層，絕緣鈍化層覆蓋于一 次性可程序化記憶胞，且絕緣鈍化層更包含一接觸開口，用以沉積電極金屬于接觸開口中作 為電極來電性連接多個(gè)導(dǎo)電復(fù)晶硅區(qū)塊。在另一個(gè)較佳實(shí)施例中，導(dǎo)電復(fù)晶硅區(qū)塊為導(dǎo)電雜 質(zhì)摻雜的復(fù)晶硅區(qū)塊。導(dǎo)電復(fù)晶硅區(qū)塊可為P型雜質(zhì)摻雜或N型雜質(zhì)摻雜的復(fù)晶硅區(qū)塊。
本發(fā)明還公開了一種一次性可程序化(OTP)記憶胞的制作方法。此方法的步驟包含 設(shè)置一介電層于二導(dǎo)電復(fù)晶硅區(qū)塊之間，以快速誘發(fā)介電層上的電壓崩潰，而將介電層由非 導(dǎo)電狀態(tài)轉(zhuǎn)變?yōu)閷?dǎo)電狀態(tài)，以執(zhí)行一次性可程序化操作。在另一個(gè)較佳實(shí)施例中，此方法還 包含于導(dǎo)電復(fù)晶硅區(qū)塊形成一蝕刻底切結(jié)構(gòu)，便于誘發(fā)介電層上的電壓崩潰。在另一個(gè)較佳 實(shí)施例中，此方法還包含于導(dǎo)電復(fù)晶硅區(qū)塊形成一蝕刻底切結(jié)構(gòu)，該蝕刻底切結(jié)構(gòu)具有一隅 角，便于通過隅角電場效應(yīng)誘發(fā)介電層上的電壓崩潰。在另一個(gè)較佳實(shí)施例中，此方法更包 含形成一個(gè)介電層，以作為一個(gè)側(cè)壁覆蓋于導(dǎo)電復(fù)晶硅區(qū)塊之一種較佳的實(shí)施例，且此導(dǎo)電 復(fù)晶硅區(qū)塊具有蝕刻底切結(jié)構(gòu)，便于通過邊緣電場效應(yīng)誘發(fā)介電層上的電壓崩潰。在另一個(gè) 較佳實(shí)施例中，此方法還包含于導(dǎo)電復(fù)晶硅區(qū)塊形成一隅角，便于通過隅角電場效應(yīng)誘發(fā)介 電層上的電壓崩潰。


為使對本發(fā)明的這些與其它目的以及其優(yōu)點(diǎn)有進(jìn)一步的了解，茲舉出較佳實(shí)施例作詳細(xì) 描述并配合多個(gè)圖式說明如下
圖1是本發(fā)明的一次性可程序化記憶胞的側(cè)面剖面圖；以及
圖2A至圖2G說明本發(fā)明圖1的一次性可程序化記憶胞的制作方法的制作流程的步驟 的一系列側(cè)面剖面圖。 附圖標(biāo)識
100 半導(dǎo)體基板 105 厚場氧化層 110 第一摻雜復(fù)晶硅區(qū)域
120 薄膜閘極氧化層
125 第二摻雜復(fù)晶硅區(qū)域
135 電極
140 電極
200 半導(dǎo)體基板
205 場氧化層
210 復(fù)晶硅層
215 高電壓氧化層
218 底切
220 低電壓氧化層
225 第二復(fù)晶硅層
230 硼磷硅玻璃層
240 電極
具體實(shí)施例方式
如圖1所示，為本發(fā)明的一次性可程序化記憶胞。此一次性可程序化記憶胞支撐于厚場 氧化層105，厚場氧化層105形成于半導(dǎo)體基板100的頂面，利用厚場氧化層105可將一次 性可程序化記憶胞與半導(dǎo)體基板100作隔絕。第一摻雜復(fù)晶硅區(qū)域110是由低電壓的薄膜閘 極氧化層120隔絕于第二摻雜復(fù)晶硅區(qū)域125，且每個(gè)復(fù)品硅區(qū)域具有一電極，例如，電極 135與140分別連接來記錄與讀取數(shù)據(jù)。位于兩個(gè)摻雜復(fù)晶硅區(qū)域之間的薄膜閘極氧化層120 會阻擋第一慘雜復(fù)晶硅區(qū)域110與第二摻雜復(fù)晶硅區(qū)域125的導(dǎo)電，然而，第一摻雜復(fù)晶硅 區(qū)域110與第二摻雜復(fù)晶硅區(qū)域125的導(dǎo)電狀態(tài)可以被改變，而達(dá)到程序化此一次性可程序 化記憶胞的目的。在顯示于圖1的一次性可程序化記憶胞的程序化過程中，可施加高電壓于 第一摻雜復(fù)晶硅區(qū)域110與第二摻雜復(fù)晶硅區(qū)域125的多個(gè)電極。當(dāng)電壓夠高的時(shí)候，則單 晶的薄膜閘極氧化層120會被誘發(fā)出電壓崩潰并變成可導(dǎo)電。因此，此高電壓的施加可改變 第一摻雜復(fù)晶硅區(qū)域110與第二摻雜復(fù)晶硅區(qū)域125之間的導(dǎo)電性，并將二進(jìn)制位儲存于一 次性可程序化記憶胞中。而臨界電壓與薄膜閘極氧化層120的厚度以及微結(jié)構(gòu)有關(guān)。
如圖1中的一次性可程序化記憶胞的重要特征，乃為第二摻雜復(fù)晶硅區(qū)域125覆蓋于第 一摻雜復(fù)晶硅區(qū)域110的相關(guān)位置。第二摻雜復(fù)晶硅區(qū)域125部分重迭于第一摻雜復(fù)晶硅區(qū) 域110的側(cè)壁包含一隅角底切。由于薄膜閘極氧化層120作為覆蓋于第一摻雜復(fù)晶硅區(qū)域110 的側(cè)壁會產(chǎn)生底切與隅角效應(yīng)，可以通過施加高電壓于電極135與140，以便于誘發(fā)電壓崩
潰，且可以更容易改變導(dǎo)電狀態(tài)以寫入二進(jìn)制位于此一次性可程序化記憶胞。
如圖2A至圖2G所示，為說明本發(fā)明圖1的一次性可程序化記憶胞的制作方法的制作流 程的步驟的一系列側(cè)面剖面圖。在圖2A中，通過使用熱氧化制程，將3到8埃適當(dāng)厚度的 場氧化層205形成于半導(dǎo)體基板200的頂部。在圖2B中，將500到2000埃適當(dāng)厚度的復(fù)晶 硅層210沉積于場氧化層205的頂部。然后，利用N型或P型離子摻雜以及采取1*1014到 1*1015/平方公分的適當(dāng)?shù)碾x子流量密度，實(shí)施離子植入于整個(gè)復(fù)晶硅層210使得第一復(fù)晶硅 更具導(dǎo)電性。然后，施加罩幕于復(fù)晶硅層210的蝕刻及圖案化作業(yè)，以形成如圖2B所示的 第一復(fù)晶硅區(qū)塊，并成長高電壓氧化層215于整個(gè)第一復(fù)晶硅區(qū)塊。
如圖2C中，對于高電壓氧化層215蝕刻結(jié)束于此主動記憶胞區(qū)域并維持高電壓氧化層 215于周圍部位，以支撐高電壓的紀(jì)錄操作。此蝕刻制程會產(chǎn)生一底切218于第一復(fù)晶硅區(qū) 塊210邊緣的下方。在圖2D中，成長一120埃適當(dāng)厚度的低電壓氧化層220的薄層于第一 復(fù)晶硅區(qū)塊210上方。在圖2E中，沉積第二復(fù)晶硅層225，并利用與N型或P型離子相似摻 雜濃度的離子植入，實(shí)施于第二復(fù)晶硅層225。然后，施加罩幕于第二復(fù)晶硅層225的蝕刻 及圖案化的作業(yè)，如圖2E所示。在圖2F中，將一氧化物或硼磷硅玻璃(BPSG)層230沉 積于整個(gè)結(jié)構(gòu)的頂部上以覆蓋住整個(gè)頂面。然后，在圖2G中， 一接觸罩幕施加于硼磷硅玻 璃層230上的接觸開口的孔洞，再將金屬接觸沉積于接觸開口以形成電極235與240，以分 別建立此被摻雜的第一復(fù)晶硅層210與第二復(fù)晶硅層225的電性連接。
雖然本發(fā)明以上述的實(shí)施例公開如上，然其并非用以限定本發(fā)明。在不脫離本發(fā)明的精 神和范圍內(nèi)，所作的任何更動與潤飾，均屬本發(fā)明的專利保護(hù)范圍。關(guān)于本發(fā)明所界定的保 護(hù)范圍請參考所附的權(quán)利要求書。
權(quán)利要求
1.一種一次性可程序化(OTP)記憶胞，包含一介電層，設(shè)置于二導(dǎo)電復(fù)晶硅區(qū)塊間，特征在于，該介電層預(yù)先通過誘發(fā)一電壓崩潰，而從一非導(dǎo)電狀態(tài)轉(zhuǎn)變?yōu)橐粚?dǎo)電狀態(tài)。
2. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞，其特征在于，所述的導(dǎo)電復(fù)晶硅區(qū)塊 還包含一蝕刻底切結(jié)構(gòu)，便于誘發(fā)該介電層上的該電壓崩潰。
3. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞，其特征在于，所述的導(dǎo)電復(fù)晶硅區(qū)塊還包含一蝕刻底切結(jié)構(gòu)，便于通過一隅角電場效應(yīng)誘發(fā)該介電層上的該電壓崩潰。
4. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞，其特征在于，所述的介電層構(gòu)成覆蓋 導(dǎo)電復(fù)晶硅區(qū)塊的一個(gè)側(cè)壁，且該些導(dǎo)電復(fù)晶硅區(qū)塊具有一蝕刻底切結(jié)構(gòu)，便于通過一隅角 電場效應(yīng)誘發(fā)該介電層上的該電壓崩潰。
5. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞，其特征在于，所述的導(dǎo)電復(fù)晶硅區(qū)塊 還包含一隅角，便于通過一隅角電場效應(yīng)誘發(fā)該介電層上的該電壓崩潰。
6. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞，其特征在于，還包含一半導(dǎo)體基板， 該半導(dǎo)體基板具有一絕緣層，且該絕緣層設(shè)置于該半導(dǎo)體基板的一頂面，用以支撐該絕緣層 上的該一次性可程序化記憶胞。
7. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞，其特征在于，還包含一絕緣鈍化層， 該絕緣鈍化層覆蓋于一次性可程序化記憶胞，且該絕緣鈍化層還包含一接觸開口，用以沉積 電極金屬于該接觸開口作為電極，以電性連接該些導(dǎo)電復(fù)晶硅區(qū)塊。
8. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞，其特征在于，所述的導(dǎo)電復(fù)晶硅區(qū)塊 還包含有導(dǎo)電雜質(zhì)摻雜的復(fù)晶硅區(qū)塊。
9. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞，其特征在于，所述得導(dǎo)電復(fù)晶硅區(qū)塊 的至少一個(gè)包含有N型雜質(zhì)摻雜的復(fù)晶硅區(qū)塊。
10. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞，其特征在于，所述的導(dǎo)電復(fù)晶硅區(qū)塊 的至少一個(gè)還包含有P型雜質(zhì)摻雜的復(fù)晶硅區(qū)塊。
11. 一次性可程序化(OTP)記憶胞的制作方法，其步驟包含設(shè)置一介電層于二導(dǎo)電復(fù)晶硅區(qū)塊之間，以快速誘發(fā)一電壓崩潰于該介電層上，而將該 介電層由一非導(dǎo)電狀態(tài)轉(zhuǎn)變?yōu)橐粚?dǎo)電狀態(tài)，以執(zhí)行一次性可程序化操作。
12. 根據(jù)權(quán)利要求11所述的一次性可程序化記憶胞的制作方法，其特征在于，還包含于 該導(dǎo)電復(fù)晶硅區(qū)塊形成一蝕刻底切結(jié)構(gòu)，便于誘發(fā)該介電層上的該電壓崩潰。
13. 根據(jù)權(quán)利要去11所述的一次性可程序化記憶胞的制作方法，其特征在于，還包含于 該導(dǎo)電復(fù)晶硅區(qū)塊形成一蝕刻底切結(jié)構(gòu)，且該蝕刻底切結(jié)構(gòu)具有一隅角，便于透過一隅角電 場效應(yīng)誘發(fā)該介電層上的該電壓崩潰。
14. 根據(jù)權(quán)利要求1所述的一次性可程序化記憶胞的制作方法，其特征在于，還包含于該 介電層形成一個(gè)側(cè)壁，覆蓋于該些導(dǎo)電復(fù)晶硅區(qū)塊，且該些導(dǎo)電復(fù)晶硅區(qū)塊具有一蝕刻底切 結(jié)構(gòu)，便于通過一隅角電場效應(yīng)誘發(fā)該介電層上的該電壓崩潰。
15. 根據(jù)權(quán)利要求11所述的一次性可程序化記憶胞的制作方法，其特征在于，還包含于 該導(dǎo)電復(fù)晶硅區(qū)塊形成一隅角，便于通過一隅角電場效應(yīng)誘發(fā)該介電層上的該電壓崩潰。
全文摘要
本發(fā)明涉及一種一次性可程序化(OTP)記憶胞，該一次性可程序化記憶胞包含有一介電層，介電層設(shè)置于二導(dǎo)電復(fù)晶硅區(qū)塊間，且預(yù)先通過電壓崩潰的誘發(fā)，而從非導(dǎo)電狀態(tài)轉(zhuǎn)變?yōu)閷?dǎo)電狀態(tài)，在較佳實(shí)施例中，導(dǎo)電復(fù)晶硅區(qū)塊還包含蝕刻底切結(jié)構(gòu)，便于誘發(fā)介電層上的電壓崩潰，另外，在較佳實(shí)施例中，介電層還形成為一個(gè)側(cè)壁，覆蓋導(dǎo)電復(fù)晶硅區(qū)塊的邊緣或隅角，便于通過邊緣和隅角電場效應(yīng)誘發(fā)介電層上的電壓崩潰。
文檔編號H01L23/62GK101171684SQ200680015034
公開日2008年4月30日 申請日期2006年5月4日 優(yōu)先權(quán)日2005年5月5日
發(fā)明者胡永中 申請人:萬國半導(dǎo)體股份有限公司