專利名稱：包括一個(gè)或多個(gè)嵌入式通孔的互聯(lián)器件及其生產(chǎn)方法
背景技術(shù)：
互聯(lián)器件，例如半導(dǎo)體應(yīng)用互聯(lián)器件，可包括例如系統(tǒng)級封裝(SIP)器件或者系統(tǒng)級芯片(SIC)器件。該互聯(lián)器件可能包括支持一個(gè)或多個(gè)電子元件的硅襯底，例如電子機(jī)械器件，比如，微電子-機(jī)械系統(tǒng)(MEMS)器件；和/或嵌入式電子器件，例如導(dǎo)體，電阻與/或電容。
這種互聯(lián)器件也可包括在襯底內(nèi)形成的用于將電子元件與一個(gè)或多個(gè)別的，例如外部器件，電連接起來的一個(gè)或多個(gè)穿硅通孔(TSV)。
生產(chǎn)互聯(lián)器件的傳統(tǒng)工藝可包括通過一個(gè)干法或濕法的深度硅蝕刻工藝在高電阻硅襯底內(nèi)形成一個(gè)或多個(gè)溝道；在溝道表面上形成隔離層，例如通過在溝道表面上淀積或噴涂介電材料；以及在溝道內(nèi)淀積一個(gè)或者更多導(dǎo)體。
生產(chǎn)互聯(lián)器件的傳統(tǒng)工藝相對復(fù)雜，昂貴，和/或耗費(fèi)時(shí)間。此外，傳統(tǒng)過程可能需要相對高的精確度，例如要保證在TSV和硅襯底之間足夠的隔離。


在包括實(shí)施例部分中具體指出并直接要求了本發(fā)明的主題。然而，當(dāng)結(jié)合附圖閱讀時(shí)通過參考下面的詳細(xì)描述，可最佳理解本發(fā)明作為操作的組織和方法，以及其具有的特點(diǎn)和優(yōu)點(diǎn)，其中圖1是根據(jù)本發(fā)明一些說明性實(shí)施例的互聯(lián)器件的示意圖；圖2是用于生產(chǎn)根據(jù)本發(fā)明一些說明性實(shí)施例的互聯(lián)器件的工藝的示意性流程圖；以及圖3A-3I是在圖2的工藝中不同階段的互聯(lián)器件的示意圖。
可理解為簡化和清楚描述，在圖中所示的單元并不必按照比例畫出。例如，為清楚起見相對別的單元可能夸大一些單元的尺寸。進(jìn)而，如果合適，在圖中重復(fù)附圖標(biāo)記以表示對應(yīng)的或者類似的單元。
具體實(shí)施例在以下詳細(xì)描述中，為了提供本發(fā)明的透徹的理解闡述了許多具體細(xì)節(jié)。然而，本領(lǐng)域技術(shù)人員可理解，可在沒有這些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明。在別的例子中，可能沒有詳細(xì)描述公知的方法、程序、元件和電路，從而不會使本發(fā)明模糊。
雖然本發(fā)明的一些說明性實(shí)施例在這里是關(guān)于系統(tǒng)級封裝(SIP)器件描述的，但是本領(lǐng)域技術(shù)人員應(yīng)該懂得，本發(fā)明的那些方面也可以應(yīng)用于任何別的互聯(lián)器件，例如，任何別的半導(dǎo)體應(yīng)用互聯(lián)器件，如系統(tǒng)級芯片(SIC)器件。
雖然本發(fā)明并不受限于這一點(diǎn)，但是在這里使用的術(shù)語“MEMS器件”應(yīng)可理解為其中包括任何適當(dāng)?shù)奈㈦娮訖C(jī)械-系統(tǒng)器件，例如，薄膜體聲諧振器(FBAR)濾波器，F(xiàn)BAR無線頻率(RF)濾波器，RF開關(guān)，變?nèi)荻O管，可調(diào)電容，或者任何別的可能與應(yīng)用本發(fā)明的原理相關(guān)的MEMS器件。
可理解在此使用的術(shù)語“頂部的”和“底部的”僅為說明性目的，以描述特定元件的相對設(shè)置和位置，和/或表明第一個(gè)和第二個(gè)元件。在此使用的術(shù)語“頂部的”和“底部的”并不必表示“頂部的”元件是在“底部的”元件之上，因?yàn)檫@些方向和/或元件可能顛倒、旋轉(zhuǎn)、在空間移動、在對角方向或者位置放置，水平或者垂直放置，或者類似改變。
雖然本發(fā)明并不受限于這一點(diǎn)，但是在此使用的術(shù)語“層間介質(zhì)(ILD)區(qū)，，可指一層，區(qū)，部分，片段，部件，和/或包括以相對低的介電常數(shù)為特征的材料或者物質(zhì)的區(qū)，例如具有低-k介電常數(shù)的材料或者物質(zhì)。例如，ILD的介電常數(shù)小于二氧化硅的介電常數(shù)，比如小于3.9。
雖然本發(fā)明并不受限于這一點(diǎn)，但是在本發(fā)明的一些說明性實(shí)施例中ILD可包括多孔材料或者物質(zhì)，例如氧化多孔硅(OPS)，它包括，例如多個(gè)間隙，比如空氣隙；并且具有很低的介電常數(shù)，例如小于2的介電常數(shù)，比如1.3的介電常數(shù)。
參照圖1，其中示意性描述了根據(jù)本發(fā)明說明性實(shí)施例的互聯(lián)器件100。
雖然本發(fā)明并不受限于這方面，但是器件100可包括，例如，SIP。
根據(jù)本發(fā)明的一些說明性實(shí)施例，器件100可包括基襯底102?；r底102可包括至少一個(gè)ILD區(qū)104；和如下詳細(xì)描述的，嵌入在基襯底102中并且和ILD區(qū)104直接接觸的一個(gè)或多個(gè)通孔116。
根據(jù)本發(fā)明的一些說明性實(shí)施例，ILD區(qū)104可由任何合適的材料，如OPS形成。雖然本發(fā)明并不受限于這一點(diǎn)，但是在本發(fā)明說明性實(shí)施例中，ILD區(qū)104可具有小于3.9的介電常數(shù)，例如小于3的介電常數(shù)，比如在2.3和2.7之間的介電常數(shù)。在本發(fā)明的一些實(shí)施例中，ILD區(qū)104可具有任何合適的介電常數(shù)，例如在1和2.3之間的介電常數(shù)，如在1和1.5之間的介電常數(shù)。
雖然本發(fā)明并不受限于這一點(diǎn)，但是在本發(fā)明實(shí)施例中，ILD區(qū)104可具有超過5微米的厚度，例如，超過50微米的厚度。ILD區(qū)104可具有任何其它合適的厚度，例如，超過200微米的厚度。
根據(jù)本發(fā)明的一些說明性實(shí)施例，通孔116可由任何合適的導(dǎo)電材料，例如任何合適的金屬，如鋁或者銅形成。
通孔116可以任何合適的外形或形式構(gòu)成，并且可根據(jù)專門的應(yīng)用和/或設(shè)計(jì)的要求包括任何合適的元件?？纱_定通孔的縱橫比(AR)，例如，如本領(lǐng)域所熟知的，作為通孔的長度和通孔的直徑或者寬度之間的比。雖然本發(fā)明并不受限于這一點(diǎn)，但是在本發(fā)明實(shí)施例中，一個(gè)或者多個(gè)通孔116的AR可大于1，例如，大于2，比如大于10。
根據(jù)本發(fā)明的一些說明性實(shí)施例，基襯底102也可包括一個(gè)或多個(gè)低電阻區(qū)，例如，區(qū)112和/或113。例如，區(qū)112和/或113可由任何合適的具有低電阻的半導(dǎo)體材料，比如本領(lǐng)域所知的低電阻硅形成。可通過ILD區(qū)104將這一個(gè)或者多個(gè)低電阻區(qū)和通孔116隔離開。例如，可通過IDL區(qū)104的部分108和109將區(qū)112和通孔116隔離開。
根據(jù)本發(fā)明的一些說明性實(shí)施例，器件100也可包括一個(gè)或者多個(gè)由基襯底102支撐的電子元件。例如，器件100可包括至少一個(gè)MEMS器件118；至少一個(gè)嵌入式電器件，如嵌入式電器件120和122；和/或與基襯底102相連的任何別的電器件，如器件123。嵌入式器件120和/或122可包括，例如，一個(gè)或者多個(gè)電容，電阻，和/或電感，比如本領(lǐng)域所知的包括一個(gè)或者多個(gè)無線頻率(RF)電容，電阻，和/或電感。
在本發(fā)明的一些說明性實(shí)施例中，例如，通孔106可用于將MEMS器件118；嵌入式器件120和/或122；和/或器件123與別的元件和/或?qū)⒒ヂ?lián)器件100合并在內(nèi)的器件和/或系統(tǒng)的電路進(jìn)行電連接。在一些說明性實(shí)施例中，一個(gè)或者多個(gè)通孔116可包括一個(gè)在襯底102的第一側(cè)182和襯底102的第二側(cè)183之間延伸的通孔。
在本發(fā)明的一些說明性實(shí)施例中，基襯底102也可包括一個(gè)或者多個(gè)將低電阻區(qū)，比如區(qū)112和/或113，與電子元件，比如器件118，120，和/或122分開的低導(dǎo)電段139。段139可由，例如，任何合適的具有相對較低電導(dǎo)性的材料，例如本領(lǐng)域所知的二氧化硅形成。
在本發(fā)明的一些說明性實(shí)施例中，器件100也可如本領(lǐng)域所知地包括一個(gè)蓋子169，和/或絕緣層168，例如，如本領(lǐng)域所熟知地，它們可應(yīng)用于由基襯底102所支撐的一個(gè)或多個(gè)電子元件之上。
本領(lǐng)域技術(shù)人員可以理解，雖然以上參考圖1的原理性圖示的描述表示大致為平面的互聯(lián)器件和/或彼此大致平行放置的元件，但是本發(fā)明并不受限于這一點(diǎn)。本發(fā)明的實(shí)施例可包括非平面的互聯(lián)器件，和/或彼此不平行或者大體上彼此不平行的元件。
參照圖2，其中原理性圖示了生產(chǎn)互聯(lián)器件，例如根據(jù)本發(fā)明的一些說明性實(shí)施例的器件100(圖1)的工藝流程圖；和參考圖3A-3J，其中原理性圖示了在圖2的工藝中的示例性階段和在理解這一工藝中有用的示例性元件。
雖然本發(fā)明并不限制于這一點(diǎn)，但是如在此對一物品使用的術(shù)語“生產(chǎn)”可理解為包括，和其他事物，生產(chǎn)或制備該物品，提供一個(gè)預(yù)制備的物品，或者處理一個(gè)部分成型的物品。
根據(jù)本發(fā)明的一些說明性實(shí)施例，如圖2的框200所示，該工藝可包括在基襯底內(nèi)形成至少一個(gè)ILD區(qū)。
根據(jù)本發(fā)明的一些說明性實(shí)施例，如圖2的框202所示，形成ILD區(qū)可包括在低電阻襯底內(nèi)形成至少一個(gè)多孔硅(PS)區(qū)。
如圖2的框203所示，在低電阻襯底內(nèi)形成PS部分可包括，例如，如根據(jù)PS區(qū)的一個(gè)期望的外形、結(jié)構(gòu)和/或安排，在低電阻襯底的第一面上形成一個(gè)掩模圖樣。如圖3A中所示，以上操作的一個(gè)所得到的部件300可包括一個(gè)低電阻襯底302，和一個(gè)形成于襯底302的第一表面305上的掩模圖樣303。例如，襯底302可由低電阻硅形成。例如，掩模圖樣303可由任何合適的材料形成，比如硅氮化合物。例如，形成掩模圖樣303可包括使用任何合適的方法沉淀一層硅氮化合物到表面305之上，比如如本領(lǐng)域所知的低壓化學(xué)蒸汽淀積(LPCVD)。形成掩模圖樣303也可包括使用任何材料去除方法形成圖樣303，例如，如本領(lǐng)域所知的任何合適的照相平版印刷術(shù)和/或蝕刻工藝?yán)纾鐖D2框204所示，在低電阻襯底內(nèi)形成PS部分也可包括在低阻襯底的第二面上形成導(dǎo)電層。如圖3B所示，以上操作的一個(gè)所得到的部件310可包括在襯底302的第二面312—比如相反的表面305上形成的導(dǎo)電層311。例如，層311可由任何合適的金屬性材料形成，比如硼，砷，磷，硅化鈦(TitaniumSiliside)，和/或硅化鈷(Cobalt Siliside)。層311可使用任何合適的過程形成，例如如本領(lǐng)域所知的淀積、電鍍、蒸發(fā)、注入和/或硅化(silidization)。
如圖2的框205所示，在低電阻襯底內(nèi)形成PS部分也可包括，例如將部件310放置在合適的溶液中，比如如本領(lǐng)域所知的包括任何合適的氟化氫(HF)和乙醇的組合的溶液。如圖3C所示，以上操作的一個(gè)所得到的部件320可包括一個(gè)或多個(gè)在襯底302內(nèi)形成的PS區(qū)322。
如圖2的框206所示，形成ILD區(qū)也可包括氧化至少一個(gè)PS區(qū)。例如，如本領(lǐng)域所知，氧化PS區(qū)可包括對部件310應(yīng)用一個(gè)濕氧化工藝。如圖3D所示，以上操作所得到的基襯底330可包括至少一個(gè)OPS區(qū)332。雖然，本發(fā)明并不受限于這一點(diǎn)，但是在本發(fā)明的一些說明性實(shí)施例中，OPS區(qū)332可具有超過5微米的厚度，例如，超過50微米的厚度，比如超過200微米的厚度。在一些說明性實(shí)施例中，基襯底330也可包括在表面312的至少部分之上形成的二氧化硅層334(“背面層”)，和/或一個(gè)或多個(gè)比如在表面305的至少部分之上形成的二氧化硅部分336。例如，比如在濕氧化工藝期間，層334和/或部分336可通過氧化襯底302的一個(gè)或多個(gè)部分形成。
如圖2的框208所示，該工藝也可包括在OPS區(qū)之上形成一個(gè)導(dǎo)體的圖樣。如圖3E所示，以上操作的一個(gè)所得到的部件340可包括一個(gè)或多個(gè)比如由基襯底330所支撐的導(dǎo)體342。例如，導(dǎo)體342可連接到OPS區(qū)332。導(dǎo)體可由任何合適的導(dǎo)電材料構(gòu)成，比如鋁，銅，和/或銀。例如，導(dǎo)體342可使用如本領(lǐng)域所知的任何合適的沉淀和/或圖案形成工藝形成。
如圖2的框210所示，該工藝也可包括將一個(gè)或多個(gè)電子元件附著于基襯底。電子元器件可包括任何合適的電子元器件，比如一個(gè)或多個(gè)MEMS器件和/或嵌入式電器件。如圖3F所示，以上操作所得到的一個(gè)部件350可包括一個(gè)或多個(gè)嵌入式集成電路352和/或一個(gè)或多個(gè)比如電連接到導(dǎo)體342的MEMS器件354。嵌入式集成電路352和/或MEMS器件354可使用例如如本領(lǐng)域所知的任何合適的制備工藝附著于基襯底330。
如圖2的框212所示，該工藝可進(jìn)一步包括應(yīng)用一個(gè)蓋子、封裝和/或絕緣層于該一個(gè)或多個(gè)電子元件之上。應(yīng)用該蓋子、封裝和/或絕緣層可包括使用如本領(lǐng)域所知的任何合適的封裝工藝。
如圖2的框214所示，該工藝可繼續(xù)基本去除背面層334，例如使用任何如本領(lǐng)域所知的合適的研磨工藝。如圖3G所示，上述操作形成的部件360可包括覆蓋器件352和/或354的封裝362。部件360也可包括一個(gè)或者多個(gè)附加的嵌入式集成電路356，其可例如使用任何適合的制備工藝附著于部件350。
如圖2的框216所示，該工藝也可包括在基襯底中并且直接和ILD區(qū)接觸地形成一個(gè)或多個(gè)嵌入式通孔。
如框218所示，形成通孔可包括例如通過選擇性蝕刻ILD區(qū)，在ILD區(qū)中形成一個(gè)或多個(gè)通路。選擇性蝕刻ILD區(qū)可包括，例如，使用任何適合的蝕刻工藝，比如本領(lǐng)域所知的深蝕刻工藝。如圖3H所示，以上操作所得到的部件370可包括在OPS區(qū)332中形成的一個(gè)或多個(gè)通路。
如圖2的框220所示，形成嵌入式通孔也可包括在一個(gè)或多個(gè)通路中淀積一個(gè)或多個(gè)導(dǎo)體以分別形成一個(gè)或多個(gè)通孔。如圖3I所示，以上操作所得到的部件380可包括嵌入在基襯底330中并與OPS區(qū)332直接接觸的一個(gè)或多個(gè)通孔382。例如，可將通孔382電連接到電子元件352、354和/或356。例如，通孔382可用任何合適的導(dǎo)電材料形成，例如銅。例如，通孔382可使用任何例如本領(lǐng)域所知的合適的導(dǎo)體圖樣和/或電鍍工藝來形成。
盡管本發(fā)明不限于這一方面，但在本發(fā)明的一些說明性實(shí)施例中，一個(gè)或多個(gè)通孔382的AR可大于1，例如大于2，比如大于10。
注意本發(fā)明實(shí)施例包括單元和/或子單元，其可彼此分離或結(jié)合在一起，并且可通過使用具體的多用途或本領(lǐng)域公知的通用器件來實(shí)現(xiàn)。
當(dāng)在此說明并描述本發(fā)明的特定特征時(shí)，對本領(lǐng)域普通技術(shù)人員，可進(jìn)行許多修改，替換，變換，以及等同物。因此，可理解附加的權(quán)利要求用于覆蓋所有落在本發(fā)明精神中的這些修改和變換。
權(quán)利要求
1.一種裝置，包括包括至少一個(gè)層間介質(zhì)區(qū)的基襯底；以及嵌入在所述基襯底內(nèi)并與所述層間介質(zhì)區(qū)直接接觸的一個(gè)或多個(gè)通孔。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述層間介質(zhì)區(qū)包括氧化多孔硅區(qū)。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，至少一個(gè)所述通孔包括在所述基襯底的第一和第二側(cè)之間延伸的通孔。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述層間介質(zhì)區(qū)的介電常數(shù)小于3.9。
5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述基襯底包括通過所述至少一個(gè)層間介質(zhì)區(qū)與所述一個(gè)或多個(gè)通孔隔離的低電阻硅區(qū)。
6.根據(jù)權(quán)利要求1所述的裝置，其特征在于，至少一個(gè)所述通孔的縱橫比大于1。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，至少一個(gè)所述通孔的縱橫比至少是10。
8.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述層間介質(zhì)區(qū)具有大于5微米的厚度。
9.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述基襯底能支撐與至少一個(gè)所述通孔電連接的嵌入式集成電路元件。
10.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述基襯底能支撐與至少一個(gè)所述通孔電連接的微電機(jī)系統(tǒng)器件。
11.一種互聯(lián)器件，包括包括至少一個(gè)層間介質(zhì)區(qū)的基襯底；嵌入在所述基襯底內(nèi)并與所述層間介質(zhì)區(qū)直接接觸的一個(gè)或多個(gè)通孔；以及由所述基襯底支撐并與所述一個(gè)或多個(gè)通孔電連接的至少一個(gè)電子元件。
12.根據(jù)權(quán)利要求11所述的互聯(lián)器件，其特征在于，所述電子元件包括嵌入式集成電路元件。
13.根據(jù)權(quán)利要求11所述的互聯(lián)器件，其特征在于，所述電子元件包括微電機(jī)系統(tǒng)器件的元件。
14.根據(jù)權(quán)利要求11所述的互聯(lián)器件，其特征在于，所述的層間介質(zhì)區(qū)包括氧化多孔硅區(qū)。
15.一種工藝，包括在基襯底內(nèi)形成至少一個(gè)層間介質(zhì)區(qū)；在所述基襯底內(nèi)形成一個(gè)或多個(gè)與所述層間介質(zhì)區(qū)直接接觸的通孔。
16.根據(jù)權(quán)利要求15所述的工藝，其特征在于，形成所述層間介質(zhì)區(qū)包括在低電阻硅襯底內(nèi)形成多孔硅區(qū)；以及氧化所述多孔硅區(qū)。
17.根據(jù)權(quán)利要求15所述的工藝，其特征在于，形成所述通孔包括通過選擇性蝕刻所述層間介質(zhì)區(qū)在所述層間介質(zhì)區(qū)內(nèi)形成一個(gè)或多個(gè)通路；以及分別在所述一個(gè)或多個(gè)通路內(nèi)淀積一個(gè)或多個(gè)導(dǎo)體。
18.根據(jù)權(quán)利要求15所述的工藝，其特征在于，所述工藝包括附著一個(gè)或多個(gè)電子元件到所述基襯底上。
19.根據(jù)權(quán)利要求18所述的工藝，其特征在于，附著所述一個(gè)或多個(gè)電子元件包括在形成所述通孔前附著所述一個(gè)或多個(gè)電子元件。
20.根據(jù)權(quán)利要求18所述的工藝，其特征在于，附著所述一個(gè)或多個(gè)電子元件包括附著一個(gè)嵌入式集成電路的一個(gè)或多個(gè)元件。
21.根據(jù)權(quán)利要求18所述的工藝，其特征在于，附著所述一個(gè)或多個(gè)電子元件包括附著一個(gè)微電機(jī)系統(tǒng)器件的一個(gè)或多個(gè)元件。
22.根據(jù)權(quán)利要求18所述的工藝，其特征在于，所述工藝包括將一個(gè)封裝施加于所述一個(gè)或多個(gè)電子元件。
全文摘要
簡而言之，本發(fā)明的一些說明性實(shí)施例包括一個(gè)或多個(gè)通孔一個(gè)互聯(lián)器件，例如系統(tǒng)級封裝(SIP)器件或者系統(tǒng)級芯片(SIC)器件，包括一個(gè)或多個(gè)嵌入式通孔。本發(fā)明的一些說明性實(shí)施例包括制造該互聯(lián)器件的工藝。也描述并要求了其它實(shí)施例。
文檔編號H01L21/60GK1897265SQ200610121498
公開日2007年1月17日 申請日期2006年6月28日 優(yōu)先權(quán)日2005年6月28日
發(fā)明者A·塔拉爾耶夫斯基, E·巴爾-薩德, S·土布爾 申請人:英特爾公司