專利名稱：金屬氧化物半導(dǎo)體場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，更特別地，涉及具有減小的晶體管漏電流的金屬氧化物半導(dǎo)體(MOS)晶體管及其制造方法。
背景技術(shù)：
當(dāng)在半導(dǎo)體IC中制造諸如液晶顯示器(LCD)驅(qū)動IC(“稱作LDI”)的電功率器件時，一般采用雙柵極氧化物膜，因?yàn)橛傻碗妷翰僮鞯挠糜谶壿嫷牡碗妷壕w管和由高電壓操作的用于驅(qū)動LCD的晶體管都包括在相同半導(dǎo)體襯底上。此外，由于半導(dǎo)體IC的增大的封裝密度減小線寬，因此在器件隔離區(qū)應(yīng)用槽隔離技術(shù)。例如，在槽技術(shù)提供的淺槽隔離(STI)結(jié)構(gòu)中，用于間隙填充的膜材料不是熱氧化物層，而是未摻雜的硅酸鹽玻璃(USG)層或CVD氧化物層，例如高密度等離子體(HDP)CVD氧化物層。
熱氧化物層一般用作柵極氧化物層。然而，當(dāng)熱氧化應(yīng)用于STI結(jié)構(gòu)中的柵極氧化物層時，在蝕刻槽STI結(jié)構(gòu)的上邊緣上發(fā)生氧化物層的薄化，原因如下(i)由于對硅襯底的表面和STI結(jié)構(gòu)的側(cè)壁進(jìn)行的氧化，在硅襯底上引起的壓應(yīng)力；(ii)STI結(jié)構(gòu)的間隙填充層的應(yīng)力；以及(iii)形成在STI結(jié)構(gòu)內(nèi)的襯(liner)導(dǎo)致的氧化反應(yīng)氣流的中斷。
當(dāng)進(jìn)行高耐受電壓(high withstand voltage)工藝，例如當(dāng)形成厚柵極氧化物層以實(shí)現(xiàn)高電壓晶體管時，上述薄化現(xiàn)象變得更顯著。結(jié)果，上述薄化由于在被薄化的氧化物層部分電場的聚集而增大了雙峰的產(chǎn)生以及從柵極引發(fā)的柵極引發(fā)漏極漏電流(GIDL)。上述薄化過程還導(dǎo)致了限制晶體管的工作電壓不能增大到大于約20V到約30V的值。
用于制造高電壓(HV)晶體管且尋求補(bǔ)救上述工作電壓難題的常規(guī)技術(shù)包括利用硅的局部氧化(LOCOS)工藝在柵極電極的下部分上形成厚的場氧化物層以減輕從柵極電極的下部分產(chǎn)生的電場的聚集，由此實(shí)現(xiàn)具有約45V的耐受電壓的晶體管。然而，如果在柵極電極的下部分上形成STI結(jié)構(gòu)，上面的常規(guī)技術(shù)仍然有一定的困難。
例如，如圖1和2所示，當(dāng)使用STI結(jié)構(gòu)的器件隔離制造高電壓晶體管時，器件隔離區(qū)采用STI結(jié)構(gòu)且經(jīng)由LOCOS在柵極電極的下部分上施加場氧化物。圖1是常規(guī)高電壓晶體管的布局圖，圖2是沿圖1的A-A′線截取的剖視圖。
參考圖1和2，由器件隔離區(qū)107定義的有源區(qū)108形成在半導(dǎo)體襯底100的特定區(qū)域內(nèi)。器件隔離區(qū)107具有利用一般槽技術(shù)形成的STI結(jié)構(gòu)。彼此間隔開的源極/漏極區(qū)104形成在有源區(qū)108內(nèi)。溝道區(qū)形成在源極/漏極區(qū)104之間。柵極電極101形成在溝道區(qū)上。另外，柵極絕緣層置于柵極電極101和半導(dǎo)體襯底100的溝道區(qū)之間。柵極絕緣層由薄柵極絕緣層105和厚柵極絕緣層構(gòu)成，薄柵極絕緣層105形成在柵極電極101的中心部分之下，厚柵極絕緣層是形成在柵極電極101的邊緣部分之下的場氧化物層103。此外，厚柵極絕緣層由利用LOCOS形成的場氧化物層103構(gòu)成。摻雜以密度比源極/漏極區(qū)104高的雜質(zhì)的高密度區(qū)102形成在源極/漏極104的將在后續(xù)工藝中形成源極/漏極接觸109的部分中。
上述所得結(jié)構(gòu)是一般用于高電壓晶體管的場輕摻雜漏極(FLDD)結(jié)構(gòu)。此外，采用上述結(jié)構(gòu)，在離子以低密度注入到將形成場氧化物層103的部分之后，然后在形成場氧化物層之前執(zhí)行退火工藝以形成漸變結(jié)(grade junction)。然后，形成厚場氧化物層。因此，強(qiáng)加于柵極電極101上的強(qiáng)電場通過場氧化物層103被減輕，使得FLDD可應(yīng)用于需要約20到50V的高電壓的產(chǎn)品。
然而，上述常規(guī)技術(shù)包括在形成場氧化物層103之前以低密度注入雜質(zhì)離子從而加強(qiáng)場氧化物層103的下部分上的結(jié)擊穿電壓的繁雜工藝。此外，還難以利用上述傳統(tǒng)技術(shù)控制充當(dāng)柵極絕緣層的場氧化物層103的厚度和長度。
因此，需要一種MOSFET及其制造方法，其中與常規(guī)MOSFET器件相比該晶體管的漏電流減小。

發(fā)明內(nèi)容
根據(jù)本發(fā)明一示例性實(shí)施例，提供一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。該MOSFET包括半導(dǎo)體襯底、設(shè)置在該半導(dǎo)體襯底的預(yù)定部分上從而定義有源區(qū)的器件隔離區(qū)、在該有源區(qū)內(nèi)關(guān)于溝道區(qū)彼此間隔開的源極區(qū)和漏極區(qū)、以及形成在所述源極區(qū)和漏極區(qū)之間在所述有源區(qū)上的柵極電極。此外，該MOSFET還包括形成在所述有源區(qū)和所述柵極電極之間的柵極絕緣層。該柵極絕緣層包括設(shè)置在所述柵極電極的中心部分之下的中心柵極絕緣層和設(shè)置在所述柵極電極的邊緣部分之下從而具有與所述中心柵極絕緣層的底部齊平的底表面以及突出從而比所述中心柵極絕緣層的上表面高的上表面的邊緣柵極絕緣層。
這里，所述邊緣柵極絕緣層可包括多層，該邊緣柵極絕緣層的最上層和所述中心柵極絕緣層由相同材料構(gòu)成。此外，所述邊緣柵極絕緣層延伸到所述源極區(qū)和漏極區(qū)的整個表面，所述器件隔離區(qū)具有淺槽隔離(STI)結(jié)構(gòu)。
根據(jù)本發(fā)明另一示例性實(shí)施例，提供一種制造金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法。該方法包括在半導(dǎo)體襯底的預(yù)定部分形成器件隔離區(qū)以定義有源區(qū)；在該有源區(qū)內(nèi)形成彼此間隔開的源極區(qū)和漏極區(qū)；形成第一絕緣層圖案以暴露設(shè)置在該源極區(qū)和漏極區(qū)之間的溝道區(qū)；以及在其上具有第一絕緣層圖案的所述半導(dǎo)體襯底的至少基本整個表面上形成第二絕緣層。該方法還包括形成柵極電極，該柵極電極與所述源極區(qū)和所述漏極區(qū)的堆疊有所述第一絕緣層圖案和所述第二絕緣層的至少一部分交迭。所形成的該柵極電極還與所述溝道區(qū)的其上形成有所述第二絕緣層的至少一部分交迭。
另外，在形成所述柵極電極之前，該第一絕緣層圖案和第二絕緣層可被部分地去除以暴露所述半導(dǎo)體襯底的將在所述源極區(qū)和漏極區(qū)內(nèi)形成源極接觸和漏極接觸的表面。然后，在所述半導(dǎo)體襯底的暴露表面上形成第三絕緣層。另外，在形成所述柵極電極之后，在所述半導(dǎo)體襯底內(nèi)將形成源極接觸和漏極接觸處形成具有比所述源極區(qū)和漏極區(qū)高的離子密度的高密度區(qū)。
根據(jù)本發(fā)明另一示例性實(shí)施例，提供一種制造金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法。該方法包括在半導(dǎo)體襯底的預(yù)定部分形成器件隔離區(qū)以定義形成有高電壓晶體管的第一有源區(qū)和形成有低電壓晶體管的第二有源區(qū)；在該第一有源區(qū)內(nèi)形成彼此間隔開的第一源極區(qū)和第一漏極區(qū)；在該半導(dǎo)體襯底的至少基本整個表面上形成第一絕緣層；以及然后蝕刻該第一絕緣層以形成暴露設(shè)置在該第一源極區(qū)和第一漏極區(qū)之間的溝道區(qū)的第一絕緣層圖案。隨后，在其上形成有所述第一絕緣層圖案的該半導(dǎo)體襯底的至少基本整個表面上形成第二絕緣層。之后，去除形成在該第二有源區(qū)上的該第一絕緣層圖案和該第二絕緣層。該方法還包括在該半導(dǎo)體襯底的至少基本整個表面上形成柵極電極材料且然后蝕刻該柵極電極材料以形成第一柵極電極，該第一柵極電極與該第一源極區(qū)和該第一漏極區(qū)的堆疊有該第一絕緣層圖案和該第二絕緣層的至少一部分交迭。所形成的該柵極電極還與所述溝道區(qū)的其上形成有該第二絕緣層的至少一部分交迭。
另外，當(dāng)去除形成在該第二有源區(qū)上的該第一絕緣層圖案和該第二絕緣層時，該第一有源區(qū)內(nèi)的該第一絕緣層圖案和該第二絕緣層可被部分地去除以暴露所述半導(dǎo)體襯底的將在所述第一源極區(qū)和第一漏極區(qū)內(nèi)形成所述源極接觸和漏極接觸的表面。然后，在形成所述第一柵極電極之前，第三絕緣層形成在所述暴露的半導(dǎo)體襯底的所述表面上。
當(dāng)形成第一柵極電極時，第二柵極電極可同時形成在設(shè)置于所述第二有源區(qū)上的所述第三絕緣層上。另外，在形成所述第二柵極電極之后，第二源極區(qū)和第二漏極區(qū)可形成在所述半導(dǎo)體襯底內(nèi)所述第二柵極電極的兩側(cè)壁的下部分上。
根據(jù)本發(fā)明的示例性實(shí)施例，在應(yīng)用STI工藝的同時，設(shè)置在所述柵極電極的邊緣部分之下的邊緣柵極絕緣層圖案厚于設(shè)置在所述柵極電極的所述下中心部分上的中心柵極絕緣層圖案，由此減輕所述柵極電極的下邊緣部分上的電場集中以抑制漏電流。另外，本發(fā)明的示例性實(shí)施例的所述邊緣柵極絕緣層圖案和所述中心柵極絕緣層可以利用在半導(dǎo)體器件的制造期間所使用的沉積和蝕刻技術(shù)容易地制造。


圖1是常規(guī)MOS晶體管的布局圖；圖2是沿圖1的線A-A′截取的常規(guī)MOS晶體管的剖視圖；圖3是根據(jù)本發(fā)明一示例性實(shí)施例的MOSFET的布局圖；以及圖4到10是剖視圖，示出根據(jù)本發(fā)明一示例性實(shí)施例制造MOSFET的工藝。
具體實(shí)施例方式
現(xiàn)在將參照附圖更全面地描述本發(fā)明，附圖中示出了本發(fā)明的示例性實(shí)施例。
圖10示出根據(jù)本發(fā)明一示例性實(shí)施例的MOSFET的結(jié)構(gòu)，其中左部分是形成有高電壓晶體管的高電壓(HV)區(qū)，右部分是形成有低電壓晶體管的低電壓(LV)區(qū)。例如，在LDI相關(guān)產(chǎn)品中，用于驅(qū)動LCD器件的高電壓晶體管形成在HV區(qū)中，用于邏輯的低電壓晶體管形成在LV區(qū)上。本發(fā)明的示例性實(shí)施例不限于LDI結(jié)構(gòu)，而是可應(yīng)用于各種類型的半導(dǎo)體器件，只要至少在HV區(qū)形成高電壓晶體管。
參考圖10，在HV區(qū)中，在由例如單晶硅構(gòu)成的半導(dǎo)體襯底301的預(yù)定部分中設(shè)置槽形器件隔離區(qū)303。槽形器件隔離區(qū)303定義晶體管工作的有源區(qū)302。柵極電極317設(shè)置在有源區(qū)302的上部分上。第一源極/漏極區(qū)305形成在有源區(qū)302內(nèi)且在柵極電極317的兩側(cè)之下。
通過堆疊第一柵極絕緣層307、第二柵極絕緣層309、第三柵極絕緣層311獲得的各個邊緣柵極絕緣層圖案323分別置于各第一源極/漏極區(qū)305和柵極電極317之間。邊緣柵極絕緣層圖案323可橫跨第一源極/漏極區(qū)305從而在柵極電極317的邊緣部分之下延伸到器件隔離區(qū)303以定義有源區(qū)302。溝道區(qū)308形成在有源區(qū)302的上表面在柵極電極317下面。
單層形式的中心柵極絕緣層置于溝道區(qū)308和柵極電極317之間且從第三柵極絕緣層311延伸。形成在柵極電極317的下邊緣部分上的邊緣柵極絕緣層圖案323厚于第三柵極絕緣層311，第三柵極絕緣層311是形成在柵極電極317的中心部分之下的中心柵極絕緣層。另外，邊緣柵極絕緣層圖案323和第三柵極絕緣層311的底部與半導(dǎo)體襯底301的表面齊平。此處，邊緣柵極絕緣層圖案323較厚從而具有比第三柵極絕緣層311的上表面更高的上表面。
第一源極/漏極區(qū)305構(gòu)成較低密度區(qū)，部分地形成以比第一源極/漏極區(qū)305的密度更高的密度注入以雜質(zhì)離子的高密度區(qū)319，從而定義雙擴(kuò)散漏極(DDD)結(jié)構(gòu)。此時，高密度區(qū)319形成在隨后的工藝期間在形成層間絕緣層320之后通過開接觸孔形成源極/漏極接觸321的位置處，由此確保歐姆接觸。
此外，在LV區(qū)中，定義預(yù)定有源區(qū)的器件隔離區(qū)303類似于HV區(qū)形成在半導(dǎo)體襯底301上。接著，彼此間隔開的第二源極/漏極區(qū)318形成在有源區(qū)302內(nèi)，第四柵極絕緣層312形成在置于第二源極/漏極區(qū)318之間的溝道區(qū)上，使得柵極電極317形成在溝道區(qū)上。與HV區(qū)相反，在LV區(qū)上形成低電壓晶體管。因此，盡管作為柵極絕緣層的第四柵極絕緣層312的厚度在柵極電極317的邊緣部分或中心部分之下相同或基本相同，但是在柵極電極317的邊緣部分之下的電場集中沒有導(dǎo)致顯著的困難。
之后，參照圖3到10，描述根據(jù)本發(fā)明一示例性實(shí)施例制造MOSFET的方法。圖3是MOSFET的布局圖，圖4至10中左部分所示的HV區(qū)通過沿圖3的線B-B′截取獲得。在圖4至10中，為了方便地比較處理步驟，HV區(qū)相鄰地對應(yīng)于LV區(qū)。HV區(qū)表示將形成HV晶體管的第一有源區(qū)。LV區(qū)表示將形成LV晶體管的第二有源區(qū)。
參照圖3和4，例如，在由例如單晶硅構(gòu)成的半導(dǎo)體襯底301的預(yù)定區(qū)域上形成帶STI結(jié)構(gòu)的器件隔離區(qū)303。槽型器件隔離區(qū)303定義有源區(qū)302。利用STI形成器件隔離區(qū)303，其中首先在半導(dǎo)體襯底301的整個表面或基本整個表面上形成緩沖氧化物層和氧化阻止層。此時，緩沖氧化物層可由熱氧化物層構(gòu)成，氧化阻止層可由氮化硅層構(gòu)成。隨后，在氧化阻止層上形成光致抗蝕劑圖案。光致抗蝕劑圖案覆蓋有源區(qū)302的上部分并暴露將成為器件隔離區(qū)303的區(qū)域。
之后，使用光致抗蝕劑圖案或氧化阻止層作為蝕刻掩模，至少蝕刻氧化阻止層和緩沖氧化物層從而形成順序堆疊的緩沖氧化物層圖案和氧化阻止層圖案。堆疊的緩沖氧化物層圖案和氧化阻止層圖案覆蓋有源區(qū)302且暴露將形成器件隔離區(qū)的部分。然后，蝕刻帶有將形成器件隔離區(qū)的暴露部分的半導(dǎo)體襯底301以形成槽。然后槽的內(nèi)部被填充以絕緣層，由此形成槽型器件隔離區(qū)303。這里，可在HV和LV區(qū)上形成器件隔離區(qū)303以定義HV區(qū)的有源區(qū)即形成有HV晶體管的第一有源區(qū)和LV區(qū)即形成有LV晶體管的第二有源區(qū)。
參考圖5，進(jìn)行光刻以在半導(dǎo)體襯底301的整個表面上或基本整個表面上形成離子注入掩模304，例如光致抗蝕劑掩模、硅氧化物層掩模或硅氧化物層掩模。隨后，以低密度進(jìn)行離子注入以在HV區(qū)的有源區(qū)302內(nèi)形成源極/漏極區(qū)305。源極/漏極區(qū)305是低密度的擴(kuò)散層，其通過在約150KeV到300KeV的能量以約2.0E12到約5.0E13的密度通常利用磷雜質(zhì)注入離子來形成。此時，LV區(qū)被覆蓋以離子注入掩模304從而不受離子注入影響。
參考圖6，在去除離子注入掩模304之后，在半導(dǎo)體襯底301的整個表面上或基本整個表面上順序堆疊第一絕緣層307和第二絕緣層309。第一絕緣層307由例如氧化物層構(gòu)成。當(dāng)堆疊氧化物層時，使用CVD以形成具有約50到約500埃()厚度的氧化物層，可以是約100到約200。之后，使用CVD以形成具有約50到約500厚度的第二絕緣層309，可以是約100到約200。第二絕緣層309可由不同材料構(gòu)成，例如，諸如氮化硅層的氮化物層類和諸如氧化鋁或鉭(tantalum)的金屬氧化物層類。然后，使用光刻去除第一絕緣層307和第二絕緣層309以暴露半導(dǎo)體襯底301的在源極/漏極區(qū)305之間設(shè)置溝道區(qū)308的部分。
參考圖7，在所得結(jié)構(gòu)的整個表面上堆疊第三絕緣層311。第三絕緣層311由例如氧化物層構(gòu)成。使用CVD堆疊氧化物層至具有約200到約2000的厚度，可以是約500到約700。在將成為溝道區(qū)308的部分上的第三絕緣層311充當(dāng)在隨后的工藝中形成的柵極電極(圖9中的317)的中心部分之下的中心柵極絕緣層。然后，包括堆疊在溝道區(qū)308兩側(cè)從而交迭源極/漏極區(qū)305的第一絕緣層307、第二絕緣層309和第三絕緣層311的三重絕緣層充當(dāng)用于防止GIDL的絕緣層，由此作為柵極電極317的邊緣部分之下的場晶體管。
包括氧化物層/氮化物層/氧化物層的三重結(jié)構(gòu)與用作在形成半導(dǎo)體器件的電容器時形成的上和下導(dǎo)電層之間形成的電介質(zhì)膜的層具有相同的結(jié)構(gòu)。因此，三重層可被有效地使用，即使在制造需要電容器的半導(dǎo)體晶體管期間不額外地進(jìn)行場晶體管的制造工藝。通常，高電壓晶體管和電容器一起使用在LCD面板驅(qū)動芯片中。如果進(jìn)行前述工藝時應(yīng)用帶氧化物層/氮化物層/氧化物層三重結(jié)構(gòu)的電介質(zhì)膜，則簡化了制造工藝。這樣的電容器可形成在HV區(qū)和LV區(qū)上。
在此示例性實(shí)施例中，設(shè)置在柵極電極317的下邊緣部分上的邊緣柵極絕緣層具有包括第一絕緣層307、第二絕緣層309和第三絕緣層311的三重層結(jié)構(gòu)。然而，考慮到絕緣層之間的蝕刻選擇性，邊緣柵極絕緣層可替換地具有雙層結(jié)構(gòu)。例如，可使用氧化物層/氧化物層結(jié)構(gòu)。
參考圖8，蝕刻包括第一絕緣層307、第二絕緣層309和第三絕緣層311的三重層結(jié)構(gòu)從而在設(shè)置在半導(dǎo)體襯底301的外圍部分上的LV區(qū)內(nèi)形成較薄柵極絕緣層。此時，HV區(qū)內(nèi)源極/漏極區(qū)305上的三重層一起被部分蝕刻。三重層被去除的部分在隨后的工藝中將被填充以源極/漏極接觸。因此，該部分變成與較低密度的源極/漏極區(qū)305相比以較高密度注入雜質(zhì)離子的高密度區(qū)。另外，該部分可以與用于形成LV區(qū)內(nèi)低電壓晶體管的柵極絕緣層的三重層蝕刻同時地被蝕刻，不需要通過單獨(dú)形成用于注入雜質(zhì)離子的圖案的額外蝕刻。
隨后，在通過蝕刻三重層暴露的半導(dǎo)體襯底301的表面上形成第四絕緣層312。第四絕緣層312利用例如熱氧化或CVD形成至足夠的厚度以用作LV區(qū)中低電壓晶體管的柵極絕緣層。同時，第四絕緣層312形成在半導(dǎo)體襯底301的其上將在HV區(qū)內(nèi)形成高密度區(qū)的表面上。因此，當(dāng)隨后蝕刻用于形成柵極電極317的導(dǎo)電層時，第四絕緣層312可充分地用作緩沖層來防止對半導(dǎo)體襯底301的損壞。
參考圖9，導(dǎo)電層堆疊在所得結(jié)構(gòu)上，并被構(gòu)圖從而形成柵極電極317。用于柵極電極317的導(dǎo)電層是例如多晶硅層。與在HV區(qū)中形成柵極電極317同時地，用于低電壓晶體管的柵極電極317形成在LV區(qū)中。如上所述，當(dāng)進(jìn)行蝕刻以形成柵極電極317時，形成在HV區(qū)內(nèi)將成為高密度區(qū)的部分上的第四絕緣層312遮蔽半導(dǎo)體襯底301的表面。
在形成柵極電極317之后，在LV區(qū)中進(jìn)行離子注入以在半導(dǎo)體襯底301內(nèi)在柵極電極317的兩側(cè)壁之下形成第二源極/漏極區(qū)318。
再次參考圖10，高密度的雜質(zhì)離子注入到HV區(qū)內(nèi)的第一源極/漏極區(qū)305中，從而形成高密度區(qū)319。高密度區(qū)319可與在LV區(qū)內(nèi)形成第二源極/漏極區(qū)318一起地形成。高密度區(qū)319可通過在約40KeV到約60KeV的能量使用例如砷以約5.0E14到約5.0E16的密度注入離子來形成。
然后，去除在高密度區(qū)319上殘存的第四絕緣層312，在半導(dǎo)體襯底301的整個表面或基本整個表面上形成由例如氧化物層構(gòu)成的厚層間絕緣層320。之后，形成用于源極/漏極接觸的接觸孔，并填充以導(dǎo)電材料，從而形成源極/漏極接觸321。另外，可同時在LV區(qū)中形成源極/漏極接觸。
根據(jù)本發(fā)明的示例性實(shí)施例，在柵極電極的邊緣部分之下形成厚柵極絕緣層，從而阻止由該部分上的電場集中引起的GIDL。此外，通過允許甚至在STI結(jié)構(gòu)中構(gòu)圖多層絕緣層來容易地形成不同厚度的柵極絕緣層，本發(fā)明的示例性實(shí)施例提供了適于不同電壓條件的半導(dǎo)體器件。這些不同厚度的柵極絕緣層可使用各種材料、厚度和長度來形成。此外，采用本發(fā)明的示例性實(shí)施例，在柵極電極的邊緣部分之下柵極絕緣層較厚從而加強(qiáng)耐受電壓特性，而在形成溝道區(qū)的柵極電極的中心部分之下中心柵極絕緣層比常規(guī)層更薄。因此，作為上述情況的結(jié)果，減小了導(dǎo)通電阻且改善了器件性能，這又減小了閾值電壓的差量(dispersion)和芯片尺寸以實(shí)現(xiàn)有競爭力的半導(dǎo)體器件。此外，控制邊緣柵極絕緣層的厚度以容易地形成約20到約50V的高電壓晶體管。同時，能容易地在外圍部分上形成用于邏輯的低電壓晶體管。
盡管參照其示例性實(shí)施例特別顯示和描述了本發(fā)明，但是本領(lǐng)域普通技術(shù)人員將理解，在不偏離所附權(quán)利要求定義的本發(fā)明的思想和范圍的情況下，可進(jìn)行形式和細(xì)節(jié)上的各種改變。
本申請要求2005年6月8日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2005-0048820的優(yōu)先權(quán)，在此引用其全部內(nèi)容作為參考。
權(quán)利要求
1.一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，包括半導(dǎo)體襯底；設(shè)置在該半導(dǎo)體襯底的預(yù)定部分從而定義有源區(qū)的器件隔離區(qū)；源極區(qū)和漏極區(qū)，在該有源區(qū)內(nèi)關(guān)于溝道區(qū)彼此間隔開；形成在該源極區(qū)和漏極區(qū)之間在該有源區(qū)上的柵極電極；以及形成在該有源區(qū)和該柵極電極之間的柵極絕緣層，所述柵極絕緣層包括設(shè)置在該柵極電極的中心部分下的中心柵極絕緣層和設(shè)置在該柵極電極的邊緣部分下從而具有與所述中心柵極絕緣層的底表面齊平的底部以及突起從而比所述中心柵極絕緣層的上表面高的上表面的邊緣柵極絕緣層。
2.如權(quán)利要求1所述的MOSFET，其中所述邊緣柵極絕緣層包括多個層。
3.如權(quán)利要求2所述的MOSFET，其中所述邊緣柵極絕緣層的最上層和所述中心柵極絕緣層由相同材料構(gòu)成。
4.如權(quán)利要求2所述的MOSFET，其中所述邊緣柵極絕緣層由下氧化物層、中間絕緣層和上氧化物層構(gòu)成。
5.如權(quán)利要求4所述的MOSFET，其中所述中間絕緣層由選自包括氮化物層、氧化鋁層和氧化鉭層的組的至少一層構(gòu)成。
6.如權(quán)利要求1所述的MOSFET，其中所述邊緣柵極絕緣層延伸到所述源極區(qū)和所述漏極區(qū)的整個表面。
7.如權(quán)利要求1所述的MOSFET，其中所述器件隔離區(qū)具有淺槽隔離(STI)結(jié)構(gòu)。
8.如權(quán)利要求1所述的MOSFET，還包括以比所述源極區(qū)和漏極區(qū)高的密度注入有雜質(zhì)的高密度區(qū)，所述高密度區(qū)設(shè)置在所述源極區(qū)和所述漏極區(qū)內(nèi)形成有源極接觸和漏極接觸的部分上。
9.一種制造金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法，包括在半導(dǎo)體襯底的預(yù)定部分中形成器件隔離區(qū)以定義有源區(qū)；在該有源區(qū)內(nèi)形成彼此間隔開的源極區(qū)和漏極區(qū)；形成第一絕緣層圖案以暴露設(shè)置在該源極區(qū)和該漏極區(qū)之間的溝道區(qū)；在其上具有該第一絕緣層圖案的所述半導(dǎo)體襯底的至少基本整個表面上形成第二絕緣層；以及形成柵極電極，該柵極電極與該源極區(qū)和該漏極區(qū)的堆疊有該第一絕緣層圖案和該第二絕緣層的至少一部分交迭，其中所述柵極電極還與所述溝道區(qū)的其上形成有所述第二絕緣層的至少一部分交迭。
10.如權(quán)利要求9所述的方法，其中所述器件隔離區(qū)具有槽結(jié)構(gòu)。
11.如權(quán)利要求9所述的方法，其中所述第一絕緣層圖案包括多個層。
12.如權(quán)利要求11所述的方法，其中所述第一絕緣層圖案的最上層和所述第二絕緣層由相同材料構(gòu)成。
13.如權(quán)利要求11所述的方法，其中所述第一絕緣層圖案由下氧化物層和中間絕緣層構(gòu)成。
14.如權(quán)利要求13所述的方法，其中所述中間絕緣層由選自包括氮化物層、氧化鋁層和氧化鉭層的組的至少一層構(gòu)成。
15.如權(quán)利要求9所述的方法，還包括在形成所述柵極電極之前，部分地去除所述第一絕緣層圖案和所述第二絕緣層從而暴露所述半導(dǎo)體襯底的表面；以及在所述半導(dǎo)體襯底的所述暴露表面上形成第三絕緣層。
16.如權(quán)利要求15所述的方法，還包括在形成所述柵極電極之后，在所述半導(dǎo)體襯底的一部分內(nèi)形成具有比所述源極區(qū)和所述漏極區(qū)高的離子密度的高密度區(qū)。
17.一種制造金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法，包括在半導(dǎo)體襯底的預(yù)定部分形成器件隔離區(qū)以定義形成有高電壓晶體管的第一有源區(qū)和形成有低電壓晶體管的第二有源區(qū)；在該第一有源區(qū)內(nèi)形成彼此間隔開的第一源極區(qū)和第一漏極區(qū)；在所述半導(dǎo)體襯底的至少基本整個表面上形成第一絕緣層，且蝕刻該第一絕緣層從而形成暴露設(shè)置在該第一源極區(qū)和該第一漏極區(qū)之間的溝道區(qū)的第一絕緣層圖案；在其上形成有該第一絕緣層圖案的所述半導(dǎo)體襯底的至少基本整個表面上形成第二絕緣層；去除形成在該第二有源區(qū)上的所述第一絕緣層圖案和該第二絕緣層；以及在所述半導(dǎo)體襯底的所述整個表面上形成柵極電極材料，且蝕刻該柵極電極材料以形成第一柵極電極，該第一柵極電極與該第一源極區(qū)和該第一漏極區(qū)的堆疊有該第一絕緣層圖案和該第二絕緣層的至少一部分交迭，其中所述柵極電極還與所述溝道區(qū)的其上形成有第二絕緣層的至少一部分交迭。
18.如權(quán)利要求17所述的方法，其中所述第一絕緣層包括多個層。
19.如權(quán)利要求18所述的方法，其中所述第一絕緣層圖案的最上層和所述第二絕緣層由相同材料構(gòu)成。
20.如權(quán)利要求17所述的方法，還包括當(dāng)去除形成在所述第二有源區(qū)上的所述第一絕緣層圖案和所述第二絕緣層時，部分地去除所述第一有源區(qū)內(nèi)的所述第一絕緣層圖案和所述第二絕緣層以暴露所述半導(dǎo)體襯底的表面；以及在形成所述第一柵極電極之前，在暴露的半導(dǎo)體襯底的所述表面上形成第三絕緣層。
21.如權(quán)利要求20所述的方法，包括當(dāng)形成所述第一柵極電極時，在形成于所述第二有源區(qū)上的所述第三絕緣層上形成第二柵極電極。
22.如權(quán)利要求21所述的方法，還包括在形成所述第二柵極電極后，在所述半導(dǎo)體襯底內(nèi)在所述第二柵極電極的兩側(cè)之下形成第二源極區(qū)和第二漏極區(qū)。
全文摘要
本發(fā)明提供一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。該MOSFET包括半導(dǎo)體襯底；設(shè)置在該半導(dǎo)體襯底的預(yù)定部分從而定義有源區(qū)的器件隔離區(qū)；源極區(qū)和漏極區(qū)，在該有源區(qū)內(nèi)關(guān)于溝道區(qū)彼此間隔開；以及形成在該源極區(qū)和漏極區(qū)之間在該有源區(qū)上的柵極電極。此外，該MOSFET還包括形成在該有源區(qū)和該柵極電極之間的柵極絕緣層，所述柵極絕緣層包括設(shè)置在該柵極電極的中心部分下的中心柵極絕緣層和設(shè)置在該柵極電極的邊緣部分下從而具有與所述中心柵極絕緣層的底部齊平的底表面以及突起從而比所述中心柵極絕緣層的上表面高的上表面的邊緣柵極絕緣層。
文檔編號H01L27/04GK1897306SQ200610110800
公開日2007年1月17日 申請日期2006年6月8日 優(yōu)先權(quán)日2005年6月8日
發(fā)明者金明壽 申請人:三星電子株式會社