專利名稱：組裝方法和由該方法制成的組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將第一芯片組裝到第二芯片的方法，包括以下步驟為在第一芯片的表面上的多個焊接墊(bond pads)提供焊料混合物，所述焊接墊被提供有凸起下金屬化層。
提供一個第二芯片，其一個表面上具有多個焊接墊，在該焊接墊上被提供有凸起下金屬化層。
組裝第一和第二芯片，使第一芯片的焊接墊的至少一部分和第二芯片上相應(yīng)的焊接墊相互面對，以及通過加熱在第一和第二芯片的焊接墊之間形成電連接。
該發(fā)明還涉及第一和第二芯片的組件，該第一和第二芯片都包括一個表面，該表面上具有暴露在鈍化層的孔內(nèi)的焊接墊，所述表面相互面對，并且第一芯片上的多個焊接墊通過焊料互連件與第二芯片上的相應(yīng)焊接墊電連接。
這種方法和這種組件例如可從1990年1月10日公開的JP-A 02-005455得知，該組件包括Cr和Cu的凸起下金屬化層，以及一個Au凸起(bump)。然后將該凸起連接到第二芯片的焊接墊的凸起上，并加熱形成互連件。
已經(jīng)完成了使用熱壓技術(shù)制造Au凸起的實驗工作。第二芯片的焊接墊由Al制造，且在一些實驗中被提供有金凸起。對這樣制造的凸起進行了可靠性測試，得出了負(fù)面的結(jié)果。
因此，本發(fā)明的一個目的是對芯片上芯片(chip-on-chip)應(yīng)用提供一種改進的形成凸起的方法。
該目的通過在凸起下金屬化層上以流體層的形式提供焊料混合物來獲得，其中流體層與凸起下金屬化層的接觸角小于90°，并且基于第二芯片處的金屬化層和焊料混合物的至少一種成分形成金屬間化合物。
該發(fā)明的方法使用一個非常薄的焊料層，其夾在凸起下金屬化層和第二芯片金屬化層之間。為了提供穩(wěn)定的互連，選擇焊料混合物和第二芯片的金屬化層以使金屬間化合物形成在兩者的界面。這使得無論在制造過程或者在成品中都表現(xiàn)出良好的可靠性。在金凸起較大的情況下會出現(xiàn)兩個相鄰的凸起展開并從而熔化在一起的問題。而由于本發(fā)明的方法使用小劑量的焊料，這種風(fēng)險被充分降低了。
本方法的另外的優(yōu)點在于它允許一個很小的節(jié)距。在本領(lǐng)域中節(jié)距被定義為兩個相鄰的焊接墊的中心之間的距離?，F(xiàn)有技術(shù)的方法由于加工需要不能夠提供一個小的節(jié)距。本方法以一個TiAu或TiW粘附層開始，然后一個光刻膠層被施加和圖案化。然后，使用金屬作為凸起下金屬化層和/或凸起?？紤]到所需凸起的高度，該層的厚度是相當(dāng)大的。如果光刻膠層上的孔很小，該孔可能不會被充分填滿，也就不能生產(chǎn)出可靠的產(chǎn)品。在本發(fā)明的方法中，如果從根本上需要，也僅僅是在凸起下金屬化層的準(zhǔn)備中需要光刻膠。該金屬化層的厚度明顯小于凸起的厚度，因此，光刻膠中孔的直徑可以被相應(yīng)地縮小。
本發(fā)明的另外一個優(yōu)點在于，可以使用不同尺寸的焊接墊，這些焊接墊都可以具有一個相同厚度和仍然充分的功能的凸起下金屬化層。
該焊料混合物可以以不同的方式施加，然而，與此無關(guān)地，它們都具有5-20μm的比較小的高度。作為結(jié)果，第一和第二芯片之間的空隙非常小。但由于兩芯片都具有一個具有至少接近相同的熱膨脹系數(shù)的半導(dǎo)體基片，這不會造成問題。考慮到這種情況，優(yōu)選接觸角充分小于90°，優(yōu)選小于60°，更加優(yōu)選45°或更小。
本發(fā)明的進一步的優(yōu)點是對非平面性留有足夠的容差。該容差是所需的，以避免在焊接過程中被迫施加較大的力。該非平面性容差是通過在加熱步驟中熔化凸起來獲得。
在一個優(yōu)選實施例中，第二芯片焊接墊上的金屬化層具有一個被整平的表面。該特征對避免平面性問題具有有益的效果。需要一些非平面性容差以避免在將芯片焊接在一起的過程中被迫施加力。該金屬化層的整平有效導(dǎo)致了在提供凸起下金屬化層和特別是在提供焊料混合物時的容差值的上升。整平的表面可以通過在第二芯片處電鍍金屬化層來完成。另外或可替代的，可以在第二芯片處提供金屬化層以后進行一個額外的整平處理，特別是在該金屬化層是“柱形凸起(stud bump)”類型的時候。該第二芯片上的金屬化層通常具有10-50微米數(shù)量級的厚度，優(yōu)選在20-40微米的范圍內(nèi)，依凸起表面而定。該被整平的表面在這里被理解為在單一表面內(nèi)具有小于2.5微米的厚度變化，優(yōu)選小于1.0微米，更加優(yōu)選小于0.5微米。在所有情況下，各凸起表面的共面性小于10微米，高度優(yōu)選最多5.0微米，更加優(yōu)選最多2.0微米。
該實施例的一個重要的特點是該整平的金屬化層和焊接過程中施加的壓力一起導(dǎo)致了金屬化層具有比焊料混合物更大的直徑。這具有有利影響，即焊接層和金屬化層之間的整個界面都落在了金屬化層的直徑范圍內(nèi)，并且該整個界面是基本平的。作為結(jié)果，界面處的虛焊、壞焊即便沒有完全避免也充分減少。
一般的，具有金屬化層的焊接墊被作為島狀物(islands)橫向放置在鈍化層內(nèi)。該實施例被發(fā)現(xiàn)進一步提供防止焊料擴散的圍欄，因此焊料混合物不能夠打濕鈍化層的表面。此外，相比焊料抗蝕劑層或者結(jié)構(gòu)的重布線層，鈍化層趨向于具有非常平的表面。結(jié)果是，非平面性問題被最大程度地避免了。此外，鈍化層表現(xiàn)出具有對任何底層填料的良好的附著力。然而也可能在兩芯片組裝之前提供具有一個底層填料的第一基片。具體包括聚酰亞胺或聚丙烯酸脂的該底層填料可以以箔片的形式被提供在第一芯片上。該箔片在慢慢加熱到大約100℃時融化。由于第二芯片的重量以及可能施加在第二芯片上的力，第二芯片將沉入該融化的層，且同該焊料混合物接觸。
在另一實施例中，第一芯片在焊料混合物的頂部提供有另外的具有更大高度的凸起，所述第一芯片橫向延伸超出第二芯片。為了提供第一和第二芯片構(gòu)成的系統(tǒng)與印刷電路板之間的接觸，可以使用不同的組裝技術(shù)。這些技術(shù)包括引線結(jié)合法，在側(cè)面的端觸點，或者穿過第一芯片朝向遠(yuǎn)離第二芯片的方向垂直互連件，提供一個柔性箔(flexfoil)及使用另一個倒裝芯片層(flip chip level)。已經(jīng)發(fā)現(xiàn)可以用倒裝芯片技術(shù)制造到載體(引線框或者是一個外部的板)的互連件，其中凸起置于焊接連接的頂部。對于這些凸起，合適的材料是錫-銀-銅焊料，但鉛-錫是許多可選的替代之一。對這種組合，焊料混合物優(yōu)選包括錫。這些另外的凸起可以在第二芯片組裝在第一芯片之前設(shè)置在第一芯片上。
本發(fā)明的焊料混合物優(yōu)選使用本身已公知的浸入焊接技術(shù)。這種技術(shù)例如在WO-A 96/08337中公開。已知浸入焊接技術(shù)可用于連接柔性載體上的多個芯片。柔性載體上的導(dǎo)體在鄰近焊接墊的位置延伸，例如不被任何鈍化層覆蓋。作為結(jié)果，該凸起展開，并且將很難克服當(dāng)組裝兩個剛性芯片時出現(xiàn)的非平面性問題。然而，對于柔性載體來說，不存在這些非平面性問題。
使用熱電極結(jié)合技術(shù)可方便地實現(xiàn)加熱步驟。在該步驟中，第一芯片例如在60-125℃的范圍內(nèi)被慢慢加熱，而第二芯片被加熱到一個金屬間化合物在該期望的階段將形成的溫度。對于ξ-階段AuSn金屬間化合物的制造來說，其中AuxSn1-x，且0.1≤x≤0.3，該溫度約為300℃。這個熱電極結(jié)合優(yōu)選與浸入焊接技術(shù)一起使用。
焊料混合物有多種選擇。首先，合金元素有多種選擇，該元素可以是錫、銦以及鉈和鎵。然后，焊料混合物中其它成分也有多種選擇。它們基本上是鋅、鉍、銅、銦、金、銀和鉛。然而，考慮到無鉛需求，鉛不是優(yōu)選。優(yōu)選焊料混合物具有相對低的熔點；這減小了凸起下金屬化層形成針形結(jié)晶的風(fēng)險，特別是在其包含鎳的情況下。這種合金的優(yōu)選示例包括SnCu和SnBixInyZnz，其中x、y和z中至少有一個大于零，像BiIn，BiInZn，BiCu。
這里給出了第一芯片上的凸起下金屬化層和凸起的兩個主要實施例，特別是結(jié)合包括Sn的焊料混合物。在第一實施例中，凸起下金屬化層包括鎳，并且通過將第一芯片浸入到低熔點的Sn合金浴中來提供凸起。在該實施例中，鎳可以通過使用無電鍍處理被施加。該處理的優(yōu)點是在制造凸起下金屬化層時不需要額外的掩模；這又使得節(jié)距進一步降低到，例如10微米。然而，如果該凸起下金屬化層在約250℃的溫度下浸在純錫浴中，將會形成NiSn金屬間化合物。并且它們以針狀的形式被形成，其從凸起表面凸出。這不能給出有用的結(jié)果?？梢酝ㄟ^使用低熔點Sn合金來避免這種金屬間化合物的形成。這些合金的例子包括SnPb、SnCu和SnBixInyZnz，其中x、y和z中至少一個大于零。優(yōu)選使用無鉛焊料。有利的是，該合金元素不參與到Sn與金屬化層金屬-特別是Au的反應(yīng)中。
在一個有利的改動中，在浸入到浴中前，鎳凸起下金屬化層附有金粘附層。該金粘附層需要可焊接性的維護。然而，已經(jīng)發(fā)現(xiàn)，在提供鎳凸起下金屬化層以后如果直接執(zhí)行浸入步驟，該金層不是必要的。
在第二實施例中，該凸起下金屬化層包括銅。該銅的典型厚度在10-15μm的數(shù)量級。如果焊接墊已經(jīng)包括銅，該銅可以被用做焊接墊的一部分。然而，一般該凸起下金屬化層將通過電鍍形成。該銅被附有一個金粘附層，和一個Sn或任何Sn合金的凸起。優(yōu)選該凸起被電鍍地(galvanically)施加。該第二實施例表現(xiàn)出具有很好的可靠性。
在一個進一步的改動中，Au金屬化層被涂在第二芯片的焊接墊上。也可以用Ni和Cu替換。另外的關(guān)于第二芯片金屬化層和凸起的選擇是使用與第一芯片一樣或者相似的堆疊，例如Cu或Ni(Au)以及一個焊料的流體層。
該發(fā)明的第二個目的是提供具有很好可靠性和優(yōu)選小節(jié)距的第一和第二芯片的組件。兩個芯片都包括一個表面，該表面上具有焊接墊，這些焊接墊暴露在鈍化層的孔內(nèi)，所述的表面相互面對，并且第一芯片上的多個焊接墊通過一個焊接互連件電連接到第二芯片上的相應(yīng)焊接墊。該焊接互連件是夾在第一凸起下金屬化層和第二金屬化層之間的一個層，該層具有小于金屬化層的厚度，在所述層和所述第二金屬化層之間的界面上形成金屬間化合物。
實驗顯示該組件具有很好的可靠性。該組件另外具有互連件可以以低成本制造的優(yōu)點。由于減小的互連件厚度，貴金屬的用量被極大地降低。而且不需要在第一或第二芯片上設(shè)置單獨的凸起。替代的，該功能通過使用電鍍、非電鍍和/或浸入處理的晶片級加工以沉積多個層。優(yōu)選的，焊接互連件的長度小于50μm，更加優(yōu)選小于40微米。
在一個有利的實施例中，該金屬間化合物從AuSn和CuSn的組中挑選?；赟n和一種貴金屬的合金的互連件允許使用小的節(jié)距加工。在提供Sn時通過使用鍍覆加工允許50-60μm的最小節(jié)距。使用Sn合金以及浸入焊料允許約30μm的最小節(jié)距。這允許在第一和第二芯片之間具有非常多的互連件。該非常多的互連件和小高度，以及低電阻允許第一芯片的功能可以遷移到第二芯片，或者相反。例如，一些特定的互連件可以從第二芯片遷移到第一芯片，允許第一芯片上的芯片上互連層的數(shù)目減小。此外，第二芯片可以包括電感和接地平面以有效地使用第二芯片。
該芯片上芯片(chip-on-chip)可以被用于不同的應(yīng)用。它可以較好地是一個內(nèi)存芯片和一個邏輯芯片的組合。它可以是一個識別芯片和一個微處理器的組合。它還可以是一個集成電路和一個包括退耦電容器和電感器的無源芯片的組合。該后面的組合是優(yōu)選。此外，這樣做的優(yōu)點在于，集成電路可以具有一個例如銅或者金的標(biāo)準(zhǔn)的金屬化層，而該無源芯片可以使用浸入焊接技術(shù)提供。換句話說，任何標(biāo)準(zhǔn)的集成電路可以同該無源芯片組裝。在使用多于一個集成電路或使用其它電子元件例如BAW、MEMS或者天線時，這是特別有利的。此外，浸入焊接技術(shù)成本相對較低，其適用于無源芯片也不太貴的應(yīng)用。
特別是對高頻應(yīng)用有利，且在小的節(jié)距基礎(chǔ)上是允許的是，多個焊接墊形成棋盤圖案或交錯陣列。這樣的棋盤圖案允許地線和信號凸起具有理想的分布，這些同軸結(jié)構(gòu)被構(gòu)成為具有非常低的寄生電感。更大的焊接墊結(jié)構(gòu)，例如環(huán)形焊接墊結(jié)構(gòu)，可能被包括進來，以提高集成電路的電磁屏蔽。
此外，也可能把一個具有不同結(jié)構(gòu)和功能的第二芯片組裝到第一芯片上，以形成本發(fā)明的組件。此時適合在用作載體的第一芯片表面設(shè)置凸起下金屬化層；設(shè)置具有貴金屬或者其相似物的金屬化層是非常簡單的。
從下面描述的實施例，本發(fā)明的這些和其它的方面是很明顯的，并且將參考下面描述的實施例來說明。
附圖中

圖1A-1D是該方法中的不同階段的剖視圖；圖2是得到的裝置的剖視圖；圖3是該裝置第二實施例的剖視圖。
附圖不是按照比例繪制，為了清晰起見，對一些部分進行了放大。在不同的圖中，相似的附圖標(biāo)記代表相似或者對等的部分。該實施例僅作為示例，不能被理解為對保護范圍的限制。
圖1A表示該方法的第一步，其中提供了載體10和第一芯片20和第二芯片30的組件50。第一芯片20和第二芯片30每個都具有一個工作側(cè)21、31和一個后側(cè)22、32。在工作側(cè)上限定了多個元件，即，第一芯片20上的無源元件集成電路和第二芯片30上的有源元件集成電路。在本例中第二芯片30包括一個硅基片，然而也可能包括一個例如III-V材料的基片。第一芯片20和第二芯片30各自在它們的工作側(cè)21、31上具有一個金屬化層，該金屬化層包括-第一-焊接墊，為清晰起見其未示出。在第一和第二芯片20、30上對應(yīng)的焊接墊被相互連接到第一互連件24。第一金屬互連件24可以被埋入底層填料層中，該底層填料層本身是已知的。第一芯片20進一步包括具有焊球23的第二焊接墊(也未示出)。應(yīng)該發(fā)現(xiàn)第一和第二焊接墊都形成了球柵陣列(Ball Grid Array)，其中第一焊接墊的節(jié)距和第一金屬互連件24的高度小于第二焊盤接墊的節(jié)距和焊球23的高度。這些焊接墊被成形到Cu或Al層中。第一芯片20上的第一和第二導(dǎo)電焊接墊例如通過第一芯片上的互連件相互電連接；然而不需要一個直接的互連件。
本例中載體10是引線框，其包括第一側(cè)11和相對側(cè)12。載體10包括第一和第二Cu導(dǎo)電層。引線框10通過采用半蝕刻(semi-etching)技術(shù)，首先形成第一側(cè)11然后形成第二側(cè)12，或者相反的步驟精巧地蝕刻而成。由此形成了散熱器13，導(dǎo)電互連件14、15和接觸表面16、17，其中散熱器也是接觸表面。散熱器13通常通過4條導(dǎo)線連接到引線框10的其余部分。在導(dǎo)電互連件13、14下具有一個開放空間18。本實施例中，一種導(dǎo)電粘合劑，例如包括玻璃環(huán)氧樹脂粘合劑或者焊料25的銀，被粘附在引線框10的第一側(cè)1，即在散熱器13上，該粘合劑是非必要的。在第一側(cè)1上，進一步沉積焊點26，例如通過模版印刷。
根據(jù)本發(fā)明，第二芯片30具有厚度約30μm的Au、Cu或Ni金屬化層；在本例中使用Au金屬化層。根據(jù)焊接墊的金屬-通常是Al或者Cu-焊接墊可以設(shè)置一個粘附層，例如NiV，TiW或其相似物。
第一芯片20具有凸起下金屬化層，在本例中第一和第二焊接墊上都是Cu凸起下金屬化層。第一焊接墊的節(jié)距為40μm，第二焊接墊的節(jié)距是120μm。在電鍍處理中，通過使用光刻膠掩模和以焊接墊作為電鍍基板，應(yīng)用凸起下金屬化層?？商娲?，該凸起下金屬化層可以通過非電鍍和無掩模的處理形成，此時凸起下金屬化層的厚度是例如10μm。
在此頂端，錫-鉍SnBi42層或鉛-錫層通過浸入焊接應(yīng)用。該層在200-220℃的條件下被應(yīng)用，因此避免了NiSn金屬間化合物形成為穿過焊料層的針形突起。然后，SAC焊料的焊料凸起被提供在第一芯片20的第二焊接墊上，SAC焊料包括超過96％的Sn，3％的Ag和約0.5％的Cu。因此第二焊接墊具有一堆Ni凸起下金屬化層、一個SnBi42焊料層和一個焊球。
然后，第一芯片20和第二芯片30被組裝，使得對應(yīng)的焊接墊相互面對。這是在慢慢加熱第一芯片20到約100℃的溫度下達到的。第二芯片30通過熱電極結(jié)合被組裝，也就是意味著在焊接過程中，第二芯片30的背側(cè)被加熱至300-350℃的溫度。通過這種方式，包括近似Au80Sn20組成的金屬間化合物AuSn被形成。雖然這里示出第一芯片20是單獨的芯片，但是特別優(yōu)選在第二芯片的組裝過程中，第一芯片20仍然是晶片的一部分。在那種情況下，以已知的方式在其后進行一個分離步驟。
圖1B示出第一芯片20和第二芯片30的組件50被附著到基片的第一側(cè)11上后的情形。然后把第二芯片30的背部32壓入粘附層25，此時焊點和焊球相互連接形成一個金屬互連件27。如該領(lǐng)域技術(shù)人員將能理解的，該金屬互連件27不是固態(tài)的，直到熱處理以后。此處使用的焊料是低熔點SAC焊料，其包括超過96％的Sn，3％的Ag和約0.5％的Cu。導(dǎo)電互連件14、15在附著到組件50的過程中被輕微地向后彎曲，這一事實未示出。這是可能的，因為在導(dǎo)電互連件14、15下面存在一個彈性層，這里是一個空氣層。這種彎曲導(dǎo)致了在導(dǎo)電互連件14、15上具有一個向上的壓力。
圖1C示出了導(dǎo)電粘結(jié)劑固化以后的情況。這種情況由100-150℃的熱處理造成。當(dāng)粘附層25收縮時，接線框上的散熱器13被拔起。結(jié)果造成一個向下的壓力?？梢允褂煤噶蟻泶鎸?dǎo)電粘接劑。這不會改變其中的原理，但是導(dǎo)致需要在更高的溫度下進行熱處理。
圖1D示出了金屬互連件27被加熱到超過它們的回流溫度且已能變形的情況。在保持與基片10或第一芯片20的連接沒有斷開的情況下，金屬互連件27被壓平。結(jié)果是在導(dǎo)電互連件14、15和散熱器13中的應(yīng)力被釋放。
已經(jīng)進行了試驗來測定這樣制造的具有銅隆起焊料下金屬化層的組件的焊接連接的強度和穩(wěn)定性。高溫容量測試，也被稱為HTSL測試，在200℃條件下完成。經(jīng)過96個小時，18個樣本中的17個第一和第二芯片之間的第一互連件仍然完好。溫度周期壽命測試，也被稱為TMCL，在-55到+125℃條件下完成。經(jīng)過1000個周期，18個樣本中的17個依然完好。對于第二互連件，HTSL給出了96個小時以后18個樣本中的16個依然完好的結(jié)果，TMCL給出了1000個周期后18個樣本中的18依然完好的結(jié)果。結(jié)論是該系統(tǒng)工作正常。
圖2給出了在封裝80施加以后的最終的裝置100。該封裝包括一個本身已知的鈍化材料，例如填充玻璃的環(huán)氧樹脂、聚酰亞胺或者另一種被專家選用的具有期望膨脹系數(shù)的樹脂。在這種情況下，基片10被埋入封裝80中，此時開口18被填充以及第二側(cè)12上的接觸表面可以被外部接觸到。在裝置整體準(zhǔn)備好被放置到例如印刷電路板的載體上后，也是無鉛類型的焊球可以被應(yīng)用于此。裝置100此時從外部觀察與任何其它半導(dǎo)體裝置無異。
圖3顯示裝置100的第二實施例的剖視圖。在這個實施例中，除了第二芯片30，還設(shè)置了第三芯片40。芯片30、40的工作側(cè)31、41都面向第一芯片20的工作側(cè)21。然后，第一和第三金屬互連件24、28提供了電觸點。通過粘附層25、29，芯片30、40以它們的背側(cè)32、42分別連接到第一散熱器13和第二散熱器19。散熱器13、19沒有被導(dǎo)電互連，并且可能以不同的電壓驅(qū)動，例如+5伏和-5伏，如期望的。在這種情況下，第二和第三芯片30、40是不同頻帶的放大器。這里使用的第一芯片20是所謂的無源芯片，并包括其中限定了垂直電容器的高歐姆硅基片。此外在第一側(cè)21上還限定了電阻器、比垂直電容器容量小的平面電容器和導(dǎo)電互連件。
權(quán)利要求
1.一種將第一芯片組裝到第二芯片的方法，包括以下步驟為在第一芯片的表面上的多個焊接墊提供焊料混合物，所述焊接墊具有凸起下金屬化層；提供第二芯片，其表面上具有多個焊接墊，焊接墊上具有凸起下金屬化層；組裝第一和第二芯片，使第一芯片的焊接墊的至少一部分和第二芯片上相應(yīng)的焊接墊相互面對，以及通過加熱在第一和第二芯片的焊接墊之間形成電連接，其中焊料混合物以流體層的形式設(shè)置在凸起下金屬化層上，該流體層與凸起下金屬化層的接觸角小于90°，且以第二芯片處的金屬化層以及焊料混合物的至少一種成分為基礎(chǔ)形成金屬間化合物。
2.如權(quán)利要求1或2所述的方法，其中第二芯片上的金屬化層具有被整平的表面。
3.如權(quán)利要求1所述的方法，其中第一芯片在焊料混合物的頂部配有另外的具有更大高度的凸起，所述第一芯片橫向延伸超出第二芯片。
4.如權(quán)利要求1所述的方法，其中焊料混合物的合金成分從Sn、In和Ge的組中挑選，并且其中第二芯片金屬化層包括的成分從Au、Cu、Ni、Pd、Pt和Co的組中挑選。
5.如權(quán)利要求4所述的方法，其中焊料混合物的合金成分是Sn，并且其中第二芯片處的金屬化層包括的成分從Au、Cu和Ni的組中挑選。
6.如權(quán)利要求5所述的方法，其中在第一芯片的焊接墊上的凸起下金屬化層包括鎳，并且通過將第一芯片浸入到低熔點的Sn合金浴中來提供凸起。
7.如權(quán)利要求3或5所述的方法，其中在第一芯片的焊接墊上的凸起下金屬化層包括銅。
8.如權(quán)利要求1所述的方法，其中加熱步驟是一個熱電極結(jié)合步驟，其中第一芯片被加熱到50和200℃之間的一個溫度，并且第二芯片被加熱到適合形成金屬間化合物的溫度。
9.一種第一芯片和第二芯片的組件，第一芯片和第二芯片都包括一個半導(dǎo)體基片和表面，該表面上具有焊接墊，這些焊接墊暴露在鈍化層的孔內(nèi)，所述的表面相互面對，并且第一芯片上的多個焊接墊通過焊接互連件電連接到第二芯片的相應(yīng)焊接墊，其中焊接互連件是夾在第一凸起下金屬化層和第二金屬化層之間的層，該層具有小于金屬化層的厚度，在所述層和所述第二金屬化層之間的界面上形成金屬間化合物。
10.如權(quán)利要求9所述的組件，其中焊接互連件的長度小于50μm。
11.如權(quán)利要求9所述的組件，其中該金屬間化合物從AuSn和CuSn組中挑選。
12.如權(quán)利要求9所述的組件，其中第一芯片橫向延伸超出第二芯片，且提供有位于焊接互連層頂部的凸起。
全文摘要
提供一種組件(100)，其包括通過焊接連接件互相連接的第一芯片(20)和第二芯片(30)。該組件在第一芯片處包括凸起下金屬化層和焊料凸起，且在第二芯片處包括金屬化層。在這種情況下，焊料凸起被提供以具有小于90℃的接觸角的流體層，并且在第二芯片處，在金屬化層基礎(chǔ)上形成金屬間化合物，并且混合物的至少一種成分被用作焊料凸起。
文檔編號H01L25/065GK1957470SQ200580014194
公開日2007年5月2日 申請日期2005年4月28日 優(yōu)先權(quán)日2004年5月6日
發(fā)明者N·J·A·范韋恩, H·P·霍赫斯滕巴赫 申請人:皇家飛利浦電子股份有限公司