專利名稱：Cmos圖像傳感器及其制造方法
技術領域：
本發(fā)明涉及一種互補金屬氧化物半導體(CMOS)圖像傳感器及其制造方法。更具體地，本發(fā)明涉及一種CMOS圖像傳感器，其具有高介電常數的絕緣層、在像素區(qū)中具有非硅化的源/漏區(qū)以及在外圍電路區(qū)中具有硅化的源/漏區(qū)，并涉及該CMOS圖像傳感器的制造方法。
背景技術：
在具有像素區(qū)和外圍電路區(qū)的CMOS圖像傳感器中，硅化物層一般只在外圍電路區(qū)中的MOS晶體管的源/漏區(qū)上形成，而不在像素區(qū)中形成。這是因為，通過在像素區(qū)中形成非硅化的源/漏區(qū)，能夠減少CMOS圖像傳感器中不希望有的暗電流，而通過在外圍電路區(qū)中形成硅化的源/漏區(qū)能夠使CMOS圖像傳感器輸入/輸出邏輯電路實現高性能。
圖1是示出了一種常規(guī)的CMOS圖像傳感器的制造方法的剖視圖。
參照圖1，限定有源區(qū)的溝道隔離層102形成于具有像素區(qū)和外圍電路區(qū)的半導體襯底100上。當在像素區(qū)和外圍電路區(qū)中形成阱區(qū)(未示出)之后，在半導體襯底100上形成柵絕緣層104和柵電極層106。隨后，通過離子注入處理形成寬(extended)源/漏區(qū)108。然后，在柵絕緣層104和柵電極層106的側壁上形成柵隔離物層110。通過另一離子注入處理形成深源/漏區(qū)112。
在半導體襯底100的全部表面上涂上有機材料層(未示出)之后，通過深蝕刻(etch-back)處理暴露柵電極層106的上表面。掩模層圖樣(未示出)形成為覆蓋像素區(qū)，并形成為通過去除外圍電路區(qū)的有機材料層來暴露外圍電路區(qū)。隨后，去除掩模層圖樣。利用常用的典型的硅化處理，在像素區(qū)中的柵電極層106上以及外圍電路區(qū)中的柵電極層106和源/漏區(qū)112上形成硅化物層114。這樣，在像素區(qū)和外圍電路區(qū)中都形成了柵電極層106上的硅化物層114，而只在外圍電路區(qū)中形成了源/漏區(qū)112上的硅化物層114。
但是，在常規(guī)的CMOS圖像傳感器制造方法中，難以將具有高介電常數的絕緣層作為柵絕緣層。而且，具有高介電常數的絕緣層對熱不穩(wěn)定。因此，即使用具有高介電常數的絕緣層形成柵絕緣層，該具有高介電常數的絕緣層也會在隨后用于形成源/漏區(qū)的高溫處理中被破壞。
本背景技術部分所披露的信息僅用于增進對本發(fā)明背景的理解，因此，它可能包含不構成對于該國的本領域技術人員而言是已知的現有技術的信息。

發(fā)明內容
因此，本發(fā)明旨在提供一種CMOS圖像傳感器及其制造方法，它能基本上解決由于相關技術的局限性和缺陷導致的一個或多個問題。本發(fā)明的一個優(yōu)點在于其形成了高介電常數的絕緣層，不會由于高溫處理中而導致該絕緣層的破壞。
根據本發(fā)明一個實施例的CMOS圖像傳感器的典型制造方法包括以下步驟在半導體襯底上利用柵絕緣層和假柵電極層形成假柵極堆(dummy gate stack)；在所述假柵極堆的至少一個側壁上形成柵隔離物層；通過利用所述假柵極堆和所述柵隔離物層作為注入掩模的離子注入處理，在所述半導體襯底上形成源/漏區(qū)；去除所述假柵極堆，以暴露所述半導體襯底的一部分表面；在所述半導體襯底的暴露表面上形成具有高介電常數的絕緣層；在所述具有高介電常數的絕緣層上形成柵電極層；在所述半導體襯底的其上具有所述柵電極層的整個表面上順序地形成襯里層(liner layer)和假金屬前介電層(dummy pre-metal dielectric layer)；通過平坦化處理部分地去除所述假金屬前介電層和所述襯里層，以暴露所述柵電極層的表面；通過使用掩模層圖樣覆蓋像素區(qū)，順序地去除外圍電路區(qū)中的所述假金屬前介電層和所述襯里層；通過硅化處理，在所述像素區(qū)中的所述柵電極層上以及在所述外圍電路區(qū)中的所述柵電極層和所述源/漏區(qū)上形成硅化物層；以及去除殘留在所述像素區(qū)中的所述假金屬前介電層和所述襯里層。
在形成所述假柵極堆之后，所述典型方法還可包括以下步驟通過利用所述假柵極堆作為注入掩模來注入用于形成輕摻漏極(LDD)結構的寬源/漏區(qū)的雜質離子。
在通過利用所述假柵極堆和所述柵隔離物層作為注入掩模的離子注入處理形成所述源/漏區(qū)之后，所述典型方法還可包括以下步驟通過利用快速熱處理來擴散所注入的雜質離子。
所述具有高介電常數的絕緣層的形成可在低于600℃的溫度下進行。
所述襯里層可形成氮化物層。
根據本發(fā)明的一個實施例的CMOS圖像傳感器，包括柵隔離物，形成于所述半導體襯底上；絕緣層，其具有高介電常數，在去除形成于所述柵隔離物之間的假柵極堆之后，形成于所述柵隔離物之間和所述半導體襯底之上；柵電極，形成于所述柵隔離物之間和所述具有高介電常數的柵絕緣層之上；硅化物層，形成于所述柵電極之上；以及源/漏區(qū)，形成于所述半導體襯底中的所述柵電極以外的位置。
所述柵絕緣層可在所述源/漏區(qū)形成之后，形成于所述柵隔離物之間。
所述假柵極堆的去除可在所述源/漏區(qū)形成之后進行。
所述的典型CMOS圖像傳感器還可包括硅化物層，所述硅化物層形成于所述外圍電路區(qū)(而不是像素區(qū))中的所述源/漏區(qū)之上。
所述具有高介電常數的絕緣層可在低于600℃的溫度下形成。
本發(fā)明的其它優(yōu)點和特征將在隨后的說明中地闡述，并且部分地從說明書中或者通過實施本發(fā)明而變得顯而易見。應該理解，以上對本發(fā)明的一般性描述和以下的詳細描述都是示例性的和說明性質的，目的在于對要求保護的本發(fā)明提供進一步的說明。


附圖構成本說明書的一部分，有助于進一步理解本發(fā)明，這些附圖示出了本發(fā)明的一些實施例，并可與說明書一起用來說明本發(fā)明的原理。
圖1是示出了一種常規(guī)的CMOS圖像傳感器的制造方法的剖視圖；圖2到圖8是示出了根據本發(fā)明的一個典型實施例的CMOS圖像傳感器的制造方法的工序的剖視圖。
具體實施例方式
以下將參照附圖對本發(fā)明的一個典型實施例進行詳細描述。
圖2到圖8是示出了根據本發(fā)明的一個典型實施例的CMOS圖像傳感器的制造方法的工序的剖視圖。
首先，參照圖2，通過形成隔離層210，在半導體襯底(例如硅襯底)200上限定有源區(qū)域。隔離層210形成為如圖2所示的溝道型，然而其也可以形成其它各種類型，例如LOCOS(硅的局部氧化)型。隔離層210不僅如圖示那樣將像素區(qū)與外圍電路區(qū)分開，還可在像素區(qū)中或外圍電路區(qū)中限定有源區(qū)。在形成隔離層210之后，形成典型的阱區(qū)(未示出)。阱區(qū)可通過使用注入掩模的離子注入處理來形成。隨后，在半導體襯底200、隔離層210、和阱區(qū)上形成柵氧化物層220。柵氧化物層220可通過典型的氧化處理形成。然后，在柵氧化物層220上形成假柵電極層230，例如多晶硅層。
參照圖3，在多晶硅層上形成具有開口的掩模層圖樣，例如光刻膠圖樣(未示出)，該開口用于部分地暴露圖2的多晶硅層230。通過用光刻膠圖樣作為蝕刻掩模，去除暴露的多晶硅層230及暴露的多晶硅層下面的柵氧化物層220。這樣，如圖3所示，在像素區(qū)和外圍電路區(qū)中形成了具有柵氧化物層302和多晶硅層304的柵極堆。然后，通過用柵極堆作為注入掩模的離子注入處理來注入用于形成輕摻漏極(LDD)結構的雜質離子。接著，在柵極堆的側壁上形成柵隔離物層308。在用柵極堆和柵隔離物層308作為注入掩模的離子注入處理之后，通過在大約800℃的溫度下的擴散處理，例如快速熱處理(RTP)，形成寬源/漏區(qū)306和深源/漏區(qū)310。
參照圖4，去除多晶硅層圖樣304以暴露柵氧化物層圖樣302的表面。然后，去除柵氧化物層圖樣302以暴露半導體襯底200的表面。在清潔半導體襯底200的暴露表面之后，在像素區(qū)和外圍電路區(qū)中的半導體襯底200的暴露表面上形成具有高介電常數的絕緣層312。具有高介電常數的絕緣層312可在相對較低的溫度(例如，低于600℃)下形成。接著，在具有高介電常數的絕緣層312上形成柵電極層314，例如多晶硅層。在整個表面上順序地形成襯里層240(例如氮化物層)和假金屬前介電層250。
參照圖5，通過平坦化處理，將假金屬前電介質層250和襯里層240部分地去除至預定程度?？赏ㄟ^化學機械拋光(CMP)法進行該平坦化處理。柵隔離物層308可用作用于平坦化的阻止層，這樣，當柵隔離物層308的上表面暴露時，就可阻止平坦化處理。圖5中箭頭標號表示平坦化處理中的平坦化方向。
參照圖6，當在半導體襯底的整個表面上形成掩模層(未示出)，例如光刻膠層(未示出)之后，通過典型的光刻法處理形成光刻膠圖樣260。該光刻膠圖樣260形成為覆蓋像素區(qū)，但留下外圍電路區(qū)被暴露。
接著，參照圖7，通過用圖6中的光刻膠圖樣260作為蝕刻掩模的蝕刻處理，順序地去除外圍電路區(qū)中的假金屬前介電層250和襯里層240。然后去除光刻膠圖樣260。蝕刻處理之后，在像素區(qū)中，襯里層240和假金屬前介電層250使得只有柵電極層314的上表面是暴露的。在外圍電路區(qū)中，去除襯里層240和假金屬前介電層250，以暴露源/漏區(qū)310和柵電極層314的上表面。然后進行硅化處理。通過硅化處理，在像素區(qū)中和外圍電路區(qū)中的柵電極層314上都形成硅化物層316，只在外圍電路區(qū)中的源/漏區(qū)310上形成硅化物層318。
參照圖8，去除殘留在像素區(qū)中的假金屬前介電層250和襯里層240，以暴露在該區(qū)中的源/漏區(qū)310的表面。由此制造出了CMOS圖像傳感器，該CMOS圖像傳感器包括具有高介電常數的柵絕緣層和外圍電路區(qū)中的源/漏區(qū)310上的硅化物層318，而無需像素區(qū)中的源/漏區(qū)310的硅化。
如上所述，在根據本發(fā)明的一個典型實施例的制造CMOS圖像傳感器的方法中，柵絕緣層可通過大馬士革工藝(damasceneprocess，鑲嵌工藝)形成，而不會由于采用用于摻雜劑活化的高溫退火而導致破壞。另外，在像素區(qū)和外圍電路區(qū)中的柵電極層上都形成了硅化物層，而只在外圍電路區(qū)的源/漏區(qū)形成硅化層，以改進CMOS圖像傳感器的操作速度和暗電流特征。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種用于制造CMOS圖像傳感器的方法，包括以下步驟在半導體襯底上利用柵絕緣層和假柵電極層形成假柵極堆；在所述假柵極堆的至少一個側壁上形成柵隔離物層；通過利用所述假柵極堆和所述柵隔離物層作為注入掩模的離子注入處理，在所述半導體襯底上形成源/漏區(qū)；去除所述假柵極堆，以暴露所述半導體襯底的一部分表面；在所述半導體襯底的暴露表面上形成具有高介電常數的絕緣層；在所述具有高介電常數的絕緣層上形成柵電極層；在所述半導體襯底的其上具有所述柵電極層的整個表面上順序地形成襯里層和假金屬前介電層；通過平坦化處理部分地去除所述假金屬前介電層和所述襯里層，以暴露所述柵電極層的表面；通過使用掩模層圖樣覆蓋像素區(qū)，順序地去除外圍電路區(qū)中的所述假金屬前介電層和所述襯里層；通過硅化處理，在所述像素區(qū)中的所述柵電極層上以及在所述外圍電路區(qū)中的所述柵電極層和所述源/漏區(qū)上形成硅化物層；以及去除殘留在所述像素區(qū)中的所述假金屬前介電層和所述襯里層。
2.根據權利要求1所述的方法，還包括以下步驟在形成所述假柵極堆之后，通過利用所述假柵極堆作為注入掩模來注入用于形成輕摻漏極結構的寬源/漏區(qū)的雜質離子。
3.根據權利要求2所述的方法，還包括以下步驟在通過利用所述假柵極堆和所述柵隔離物層作為注入掩模的離子注入處理形成所述源/漏區(qū)之后，通過利用快速熱處理來擴散所注入的雜質離子。
4.根據權利要求1所述的方法，其中，所述具有高介電常數的絕緣層的形成在低于600℃的溫度下進行。
5.根據權利要求1所述的方法，其中，所述襯里層形成氮化物層。
6.一種CMOS圖像傳感器，包括半導體襯底；柵隔離物，形成于所述半導體襯底上；絕緣層，其具有高介電常數，在去除形成于所述柵隔離物之間的假柵極堆之后，形成于所述柵隔離物之間和所述半導體襯底之上；柵電極，形成于所述柵隔離物之間和所述具有高介電常數的柵絕緣層之上；硅化物層，形成于所述柵電極之上；以及源/漏區(qū)，形成于所述半導體襯底中的所述柵電極以外的位置。
7.根據權利要求6所述的CMOS圖像傳感器，其中，所述柵絕緣層在所述源/漏區(qū)形成之后，形成于所述柵隔離物之間。
8.根據權利要求6所述的CMOS圖像傳感器，其中，所述假柵極堆的去除在所述源/漏區(qū)形成之后進行。
9.根據權利要求7所述的CMOS圖像傳感器，其中，所述假柵極堆的去除在所述源/漏區(qū)形成之后進行。
10.根據權利要求6所述的CMOS圖像傳感器，其中，所述CMOS圖像傳感器包括外圍電路區(qū)和像素區(qū)，其中，所述CMOS圖像傳感器還包括硅化物層，所述硅化物層形成于所述外圍電路區(qū)中的所述源/漏區(qū)之上，而不是形成于所述像素區(qū)中的所述源/漏區(qū)之上。
11.根據權利要求6所述的CMOS圖像傳感器，其中，所述具有高介電常數的絕緣層在低于600℃的溫度下形成。
全文摘要
通過大馬士革工藝形成用于CMOS圖像傳感器的具有高介電常數的柵絕緣層。柵電極層上的硅化物層既在像素區(qū)中又在外圍電路區(qū)中形成，而源/漏區(qū)上的硅化物層只在外圍電路區(qū)中形成。
文檔編號H01L27/146GK1790672SQ20051013191
公開日2006年6月21日 申請日期2005年12月15日 優(yōu)先權日2004年12月15日
發(fā)明者李相基 申請人:東部亞南半導體株式會社