專利名稱：多層構(gòu)成半導(dǎo)體微型組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明，涉及一種搭載了半導(dǎo)體芯片的樹脂襯底和薄膜部件相互交替疊層所構(gòu)成的多層構(gòu)成半導(dǎo)體微型組件。
背景技術(shù)：
伴隨著手機(jī)或數(shù)碼相機(jī)等各種電子裝置的小型化及高性能化的要求，提出了電子部件，特別是將復(fù)數(shù)個半導(dǎo)體芯片疊層后，再將它們整體化的多層構(gòu)造的半導(dǎo)體微型組件的方案。
為將這樣的疊層型半導(dǎo)體微型組件簡便而低成本地制造的方法以前就被提出了。
以前的半導(dǎo)體微型組件，是匯集了形成了所規(guī)定的布線電路的印刷基板、搭載在印刷基板上的半導(dǎo)體芯片、具有形成了可收容半導(dǎo)體芯片的開口和能與印刷基板的布線電路的導(dǎo)電性塊的層間部件的疊層物。并且，以前的半導(dǎo)體微型組件，是由包含在成為層間部件的絕緣性基材兩面粘貼保護(hù)薄膜的工序、在絕緣性基材的所規(guī)定位置形成貫通孔的工序、在貫通孔中充填導(dǎo)電性軟膏形成導(dǎo)電塊的工序、剝離保護(hù)薄膜的工序、在絕緣性基材上形成可收容半導(dǎo)體芯片的開口部的工序、將絕緣性基材和印刷基板交替疊層粘結(jié)的工序的方法制造的(如專利文件1)。
根據(jù)這個方法，在兩面粘貼了保護(hù)薄膜的絕緣性基材的所規(guī)定位置上形成貫通孔，在該貫通孔中充填導(dǎo)電性軟膏以后，剝離保護(hù)薄膜，由此可以在絕緣性基材的兩面上形成突出的導(dǎo)電性塊。該方法中，因為是在貫通絕緣性基材的貫通孔中充填導(dǎo)電性軟膏，所以與一側(cè)封閉的通道(via)孔的情況相比，避免了在充填時孔內(nèi)生成間隙，能夠提高連接的信賴性。
再有，伴隨著IC卡及手機(jī)等的電子器械的小型化，為實現(xiàn)半導(dǎo)體微型組件的進(jìn)一步高密度化和薄型化，提出了交替疊層組裝了半導(dǎo)體芯片的電路襯底和層間部件，通過瞬間加熱制作的疊層型半導(dǎo)體微型組件(如專利文件2)。具體地講，預(yù)先組裝了半導(dǎo)體芯片的電路襯底，和具有可收容半導(dǎo)體芯片的開口部的層間部件通過粘結(jié)劑層交替疊層，瞬間加熱該疊層體。由此，將半導(dǎo)體芯片埋入層間部件的開口部內(nèi)，通過層間部件上形成的導(dǎo)體凸起可使半導(dǎo)體芯片間電連接。只要根據(jù)這個方法，可得到半導(dǎo)體芯片之間距離的縮短，降低因布線電阻或電感引起的不合適。其結(jié)果，可以不遲延電信號的傳遞，還能得到布線襯底的高密度、高機(jī)能及薄型化。
(專利文獻(xiàn)1)日本特開2002-64179號公報(專利文獻(xiàn)2)日本特開2003-218273號公報(發(fā)明所要解決的課題)近年，開發(fā)了研磨半導(dǎo)體芯片使其變薄的技術(shù)，和將薄半導(dǎo)體芯片以好的成品率組裝在襯底上的技術(shù)，多層疊層情況的疊層數(shù)具有進(jìn)一步增加的傾向。還有，例如，半導(dǎo)體儲存器中，伴隨著儲存容量的增大芯片面積也在增大。將面積大的半導(dǎo)體芯片多層疊層形成微型組件的情況下，微型組件的彎曲成為問題。因此，為了組裝了半導(dǎo)體芯片的印刷基板與層間部件多層疊層，控制彎曲就變得非常重要。
另一方面，近年，為實現(xiàn)電子裝置的小型、薄型化的半導(dǎo)體芯片或半導(dǎo)體微型組件的組裝，以BGA(Ball·Grid·Array＝球·格·柵)方式等進(jìn)行的在增加。這樣的組裝方法中，為和母板連接而形成的焊錫球或墊電極的高度不能做得很高。因此，常溫下有彎曲的情況或粘結(jié)時由加熱產(chǎn)生彎曲的情況下，就無法將半導(dǎo)體微型組件組裝到母板上。或者是，由于彎曲的產(chǎn)生而使部分組裝效果不良。也就是，半導(dǎo)體微型組件，即便在電特性方面為優(yōu)制品，但是在組裝方面卻為不良品，這成為課題。且，以存儲器為主體的微型組件中，例如DRAM和SARM的混合安裝或DRAM和閃光儲存器的混合安裝，再有，控制它們的半導(dǎo)體元件也被要求安裝。因此，最好的是抑制將厚度或特性不同的半導(dǎo)體微型組件疊層的情況下的彎曲。
對此，如上所述的以前的方法中，只表示了疊層組裝了同樣形狀的半導(dǎo)體芯片的襯底的構(gòu)成及為了這個構(gòu)成的方法。還有，即便是在附圖中，也沒有表示搭載混合安裝構(gòu)成或控制用半導(dǎo)體元件的構(gòu)成。也就是，在這些示例中，關(guān)于疊層構(gòu)成進(jìn)行了展示，但是關(guān)于抑制疊層后的半導(dǎo)體微型組件的彎曲卻未做任何表示。

發(fā)明內(nèi)容
本發(fā)明，是以提供抑制了彎曲的發(fā)生的多層構(gòu)成式半導(dǎo)體微型組件為目的。
(解決課題的方法)為解決上述課題，本發(fā)明的第1多層構(gòu)成半導(dǎo)體微型組件，是將具有復(fù)數(shù)個第1埋入導(dǎo)體及上表面上組裝了半導(dǎo)體芯片的樹脂襯底，和具有形成了為收納上述半導(dǎo)體芯片的開口部及與上述復(fù)數(shù)個第1埋入導(dǎo)體電連接的復(fù)數(shù)個第2埋入導(dǎo)體的薄膜部件交替疊層而形成的多層構(gòu)成半導(dǎo)體微型組件，上述復(fù)數(shù)個第1埋入導(dǎo)體，在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域上，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，由上述復(fù)數(shù)個第1埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列當(dāng)中構(gòu)成外側(cè)的列的第1埋入導(dǎo)體的排列間隔，比構(gòu)成內(nèi)側(cè)的列的第1埋入導(dǎo)體的排列間隔大。
根據(jù)這個構(gòu)成，因為可以使半導(dǎo)體微型組件制造時加在樹脂襯底上的加壓反力在面內(nèi)均勻分布，所以能夠抑制彎曲的發(fā)生。為此，本發(fā)明的半導(dǎo)體微型組件在與母板等連接時不易發(fā)生連接不良。
特別是，上述復(fù)數(shù)個第2埋入導(dǎo)體，在圍繞上述開口部的區(qū)域，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，由于上述復(fù)數(shù)個第2埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列中構(gòu)成外側(cè)的第2埋入導(dǎo)體的排列間隔，比構(gòu)成內(nèi)側(cè)的列的第2埋入導(dǎo)體的排列間隔大，可以使每一列的第1埋入導(dǎo)體和第2埋入導(dǎo)體的接觸面積基本相等。為此，均等樹脂襯底和薄膜部件面內(nèi)生成的加壓反力能夠抑制彎曲的產(chǎn)生。還因，能夠抑制在組裝到母板上時的連接不良的發(fā)生，本發(fā)明的半導(dǎo)體微型組件，比以前的要提高了信賴性。還可以減小在樹脂襯底上組裝了半導(dǎo)體芯片上形成的半導(dǎo)體裝置的電氣特性的偏差或第1埋入導(dǎo)體和第2埋入導(dǎo)體之間的連接阻抗的偏差。
上述薄膜部件的樹脂芯厚度，至少比上述半導(dǎo)體芯片厚，最好的是上述復(fù)數(shù)個第1埋入導(dǎo)體及上述復(fù)數(shù)個第2埋入導(dǎo)體是由通過加壓可以壓縮變形的導(dǎo)電性樹脂材料形成。
本發(fā)明的第2多層構(gòu)成半導(dǎo)體微型組件，是將具有復(fù)數(shù)個第1埋入導(dǎo)體及上表面上組裝了半導(dǎo)體芯片的樹脂襯底，和具有形成了為收納上述半導(dǎo)體芯片的開口部及與上述復(fù)數(shù)個第1埋入導(dǎo)體電連接的復(fù)數(shù)個第2埋入導(dǎo)體的薄膜部件交替疊層而形成的多層構(gòu)成半導(dǎo)體微型組件，上述復(fù)數(shù)個第1埋入導(dǎo)體，在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域上，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，由上述復(fù)數(shù)個第1埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列當(dāng)中構(gòu)成相互相鄰列的第1埋入導(dǎo)體的之間的最短距離，隨著從內(nèi)側(cè)向外側(cè)的距離變化而變大。
根據(jù)這個構(gòu)成，因為可以在制造時使加在樹脂襯底上的加壓反力在樹脂襯底面內(nèi)均勻分布，所以能夠減小彎曲量。還可以減小在樹脂襯底上組裝了半導(dǎo)體芯片上形成的半導(dǎo)體裝置的電氣特性的偏差或第1埋入導(dǎo)體和第2埋入導(dǎo)體之間的連接阻抗的偏差。
上述復(fù)數(shù)個第2埋入導(dǎo)體，在圍繞上述開口部的區(qū)域，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，由于上述復(fù)數(shù)個第2埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列中構(gòu)成相互相鄰的列的第2埋入導(dǎo)體之間的最短距離，只要是隨著從內(nèi)側(cè)向外側(cè)的距離變化而變大，就可以使制造時使加在樹脂襯底上的加壓反力在樹脂襯底面內(nèi)均勻分布，減小彎曲量。
本發(fā)明的第3多層構(gòu)成半導(dǎo)體微型組件，是將具有復(fù)數(shù)個第1埋入導(dǎo)體及上表面上組裝了半導(dǎo)體芯片的樹脂襯底，和具有形成了為收納上述半導(dǎo)體芯片的開口部及與上述復(fù)數(shù)個第1埋入導(dǎo)體電連接的復(fù)數(shù)個第2埋入導(dǎo)體的薄膜部件交替疊層而形成的多層構(gòu)成半導(dǎo)體微型組件，上述復(fù)數(shù)個第1埋入導(dǎo)體，排列在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域，上述復(fù)數(shù)個第1埋入導(dǎo)體各自的直徑，越離上述組裝區(qū)域近越大，由此可以使半導(dǎo)體微型組件制造時加在樹脂襯底上的加壓反力在面內(nèi)均勻分布，抑制彎曲量。
上述復(fù)數(shù)個第2埋入導(dǎo)體，排列在圍繞上述開口部的區(qū)域，上述復(fù)數(shù)個第2埋入導(dǎo)體各自的直徑，由于越離上述開口部區(qū)域近越大，可以使第1埋入導(dǎo)體和第2埋入導(dǎo)體的接觸面積在樹脂襯底及薄膜部件的面內(nèi)基本相等，所以，更能夠抑制彎曲產(chǎn)生的效果。
特別是，上述復(fù)數(shù)個第1埋入導(dǎo)體，在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域上，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，上述復(fù)數(shù)個第2埋入導(dǎo)體，在圍繞上述開口部的區(qū)域，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，最好的是由上述復(fù)數(shù)個第1埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列中構(gòu)成內(nèi)側(cè)列的第1埋入導(dǎo)體的直徑，比構(gòu)成外側(cè)的列的第1埋入導(dǎo)體的直徑大，由上述復(fù)數(shù)個第2埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列中構(gòu)成內(nèi)側(cè)列的第2埋入導(dǎo)體的直徑，比構(gòu)成外側(cè)的列的第2埋入導(dǎo)體的直徑大。
本發(fā)明的第4多層構(gòu)成半導(dǎo)體微型組件，是將具有復(fù)數(shù)個第1埋入導(dǎo)體及上表面上組裝了半導(dǎo)體芯片的樹脂襯底，和具有形成了為收納上述半導(dǎo)體芯片的開口部及與上述復(fù)數(shù)個第1埋入導(dǎo)體電連接的復(fù)數(shù)個第2埋入導(dǎo)體的薄膜部件交替疊層而形成的多層構(gòu)成半導(dǎo)體微型組件，上述復(fù)數(shù)個第1埋入導(dǎo)體，在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域上，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，上述復(fù)數(shù)個第1埋入導(dǎo)體中，排列在上述樹脂襯底對角線上的第1埋入導(dǎo)體的直徑在其他第1埋入導(dǎo)體的直徑以上，且越接近上述組裝區(qū)域越大。
這樣，只要改變排列在上述樹脂襯底對角線上的第1埋入導(dǎo)體的直徑，就能夠抑制彎曲的發(fā)生。
這種情況下，上述復(fù)數(shù)個第2埋入導(dǎo)體，在圍繞上述開口部的區(qū)域，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，上述復(fù)數(shù)個第2埋入導(dǎo)體構(gòu)成中，最好的是排列在上述薄膜部件對角線上的第2埋入導(dǎo)體的直徑在其他第2埋入導(dǎo)體的直徑以上，且越接近上述開口部越大。
還有，本發(fā)明的各多層構(gòu)成半導(dǎo)體微型組件中，上述半導(dǎo)體芯片具有供給電源用接線柱和接地用接線柱，上述樹脂襯底對角線上排列的第1埋入導(dǎo)體及上述薄膜部件對角線上排列的第2埋入導(dǎo)體中，可以是排列在內(nèi)圈列上的第1埋入導(dǎo)體及第2埋入導(dǎo)體連接于上述接地用接線柱，排列在外圈列上的第1埋入導(dǎo)體及第2埋入導(dǎo)體連接于上述供給電源用接線柱。根據(jù)這種構(gòu)成，即便是在制造時被加熱及加壓后，能夠安定地進(jìn)行向形成在半導(dǎo)體芯片上的半導(dǎo)體裝置的電源供給及接地電位的供給。
本發(fā)明的各多層構(gòu)成半導(dǎo)體微型組件中，上述樹脂襯底，由于還具有形成在上述組裝區(qū)域上的連接上述半導(dǎo)體芯片的連接接線柱、和連接上述復(fù)數(shù)個第1埋入導(dǎo)體的任何一個與上述連接接線柱的布線，所以在樹脂襯底上組裝了半導(dǎo)體芯片后，進(jìn)行必要的電檢查或預(yù)燒試驗，可以在確認(rèn)了是正品之后微型組合。
本發(fā)明的各多層構(gòu)成半導(dǎo)體微型組件中，由于上述樹脂襯底中排列在最下層樹脂襯底的背面上形成了外部連接接線柱，所以，能夠?qū)⒈景l(fā)明的各多層構(gòu)成半導(dǎo)體微型組件組裝到母板上。且，外部連接接線柱既可以集中形成在排列在最下層樹脂襯底背面的一定區(qū)域，也可以形成在背面的整面上。
本發(fā)明的各多層構(gòu)成半導(dǎo)體微型組件中，上述樹脂襯底中排列在最下層樹脂襯底以外的樹脂襯底上組裝了的半導(dǎo)體芯片上形成了半導(dǎo)體存儲元件，排列在最下層樹脂襯底上組裝了的半導(dǎo)體芯片上，還可以形成為控制上述半導(dǎo)體存儲元件的控制用半導(dǎo)體元件。由于這種構(gòu)成，可以實現(xiàn)包含對半導(dǎo)體存儲元件控制的微型組件，且還可以大幅度降低組裝到母板上時的連接不良的發(fā)生。
—發(fā)明的效果—本發(fā)明的各多層構(gòu)成半導(dǎo)體微型組件，設(shè)置在樹脂襯底及薄膜部件內(nèi)的埋入導(dǎo)體，通過進(jìn)行排列間隔的變更或尺寸的變更等，可使面內(nèi)產(chǎn)生的加壓反力均一，能夠降低微型組件整體及各樹脂襯底還有各薄膜部件上產(chǎn)生的彎曲。其結(jié)果，即便是母板上連接的接線柱數(shù)目增加也能夠好信賴性地組裝。


圖1，是表示本發(fā)明各實施方式的半導(dǎo)體微型組件整體構(gòu)成的概略立體圖。
圖2，是表示本發(fā)明各實施方式的半導(dǎo)體微型組件圖1所示II-II線的剖面圖。
圖3(a)、圖3(c)，是表示用于各個本實施方式半導(dǎo)體微型組件的第1樹脂襯底及薄膜部件的平面圖。圖3(b)，是沿第1樹脂襯底IIIb-IIIb線的剖面圖。圖3(d)，是沿薄膜部件IIId-IIId線的剖面圖。
圖4(a)、圖4(c)，是表示用于各個第2實施方式半導(dǎo)體微型組件的第1樹脂襯底及薄膜部件的平面圖。圖4(b)，是沿第1樹脂襯底IVb-IVb線的剖面圖。圖4(d)，是沿薄膜部件IVd-IVd線的剖面圖。
圖5(a)、圖5(c)，是表示用于各個第3實施方式半導(dǎo)體微型組件的第1樹脂襯底及薄膜部件的平面圖。圖5(b)，是沿第1樹脂襯底Vb-Vb線的剖面圖。圖5(d)，是沿薄膜部件Vd-Vd線的剖面圖。
圖6(a)、圖6(c)，是表示用于各個第4、第5實施方式半導(dǎo)體微型組件的第1樹脂襯底及薄膜部件的平面圖。圖6(b)，是沿第1樹脂襯底VIb-VIb線的剖面圖。圖6(d)，是沿薄膜部件VId-VId線的剖面圖。圖6(e)，是表示第1樹脂襯底變形例的平面圖。
圖7(a)、圖7(b)，是表示第6實施方式所涉及的半導(dǎo)體微型組件中搭載了半導(dǎo)體芯片的第1樹脂襯底的平面圖及剖面圖。
圖8，是表示分解第7、第8實施方式所涉及的半導(dǎo)體微型組件的剖面圖。
(符號說明)1 半導(dǎo)體微型組件2、2a、2b、2c、2d 半導(dǎo)體芯片3 第1樹脂襯底4 第2樹脂襯底5 薄膜部件6 第2樹脂基材7 第1埋入導(dǎo)體8 第1樹脂基材9 第2埋入導(dǎo)體10 開口部11 半導(dǎo)體元件連接接線柱12 布線13 連接用區(qū)域15 粘結(jié)層16 焊錫球17 墊電極18 密封樹脂19 最下層襯底通道(via)
具體實施例方式
(第1實施方式)參照圖1至圖3說明本發(fā)明的第1實施方式所涉及的多層構(gòu)成半導(dǎo)體微型組件。
圖1，是表示本發(fā)明各實施方式的半導(dǎo)體微型組件整體構(gòu)成的概略立體圖。圖2，是表示本發(fā)明各實施方式的半導(dǎo)體微型組件圖1所示II-II線的剖面圖。還有圖3(a)、圖3(c)，是表示用于各個本實施方式半導(dǎo)體微型組件的第1樹脂襯底及薄膜部件的平面圖。再有圖3(b)，是沿第1樹脂襯底IIIb-IIIb線的剖面圖。圖3(d)，是沿薄膜部件IIId-IIId線的剖面圖。且在這些附圖中，半導(dǎo)體微型組件各部分的厚度或長度以及形狀等為了方面圖形表示，與實際形狀不同。還有，埋入導(dǎo)體或外部連接用外部連接接線柱的個數(shù)或形狀也與實物不同，以容易圖形表示的形式繪制。這些方面，以下的實施方式也同樣。
如圖1、圖2所示那樣，本實施方式的半導(dǎo)體微型組件1，是由上表面組裝了半導(dǎo)體芯片2的第1樹脂襯底3和薄膜部件5交替疊層而形成。再有，在半導(dǎo)體微型組件1中，將用于最下層的樹脂襯底做得比其他樹脂襯底厚，同時在背面設(shè)置了外部連接接線柱。半導(dǎo)體微型組件1，具有將這些第1樹脂襯底3、第2樹脂襯底4及薄膜部件5疊層，通過加熱和加壓整體化的構(gòu)造。且，為區(qū)別最下層樹脂襯底和其他樹脂襯底，附圖中其他的樹脂襯底表示為第1樹脂襯底3，最下層樹脂襯底表示為樹脂襯底4。
還有，如圖3(a)、圖3(b)所示那樣，用于本實施方式的半導(dǎo)體微型組件1第1樹脂襯底3，具有第1樹脂基材(第1樹脂芯)8、形成在第1樹脂基材8的中央?yún)^(qū)域為連接半導(dǎo)體芯片2的復(fù)數(shù)個半導(dǎo)體元件連接接線柱11、設(shè)置在第1樹脂基材8的周邊部貫通第1樹脂基材8的復(fù)數(shù)個第1埋入導(dǎo)體7、設(shè)置在第1埋入導(dǎo)體7兩端的連接用區(qū)域13、連接所規(guī)定半導(dǎo)體元件連接接線柱11及連接用區(qū)域13和第1埋入導(dǎo)體7的復(fù)數(shù)個布線12。
在此，作為第1埋入導(dǎo)體7的材料，使用導(dǎo)電性樹脂材料或電鍍導(dǎo)體。
還有，排列在最下層的第2樹脂襯底4，整體上與第1樹脂襯底3同樣的構(gòu)造，具有第1樹脂基材8、半導(dǎo)體連接接線柱11、第1埋入導(dǎo)體7，但是，最好的是比第1樹脂襯底3厚，且，為與母板連接的外部連接接線柱的區(qū)域形成了焊錫球16。焊錫球16，在襯底的背面按所規(guī)定間隔形成。半導(dǎo)體微型組件1，用該焊錫球16與母板連接。本實施方式的半導(dǎo)體微型組件的特征，是在第1樹脂襯底3及第2樹脂襯底4中第1埋入導(dǎo)體7的排列以及直徑的大小上下功夫，但是這在后面敘述。
半導(dǎo)體芯片2，由墊電極17連接于第1樹脂襯底3及排列在最下層的第2樹脂襯底4半導(dǎo)體元件連接接線柱11，其周圍由密封樹脂18保護(hù)。該密封樹脂18在從外部環(huán)境保護(hù)半導(dǎo)體芯片2的電路形成面的同時具有吸收熱變形的作用。
再有，如圖3(c)、圖3(d)所示那樣，薄膜部件5，設(shè)置在與第2樹脂基材(第2樹脂芯)6、形成在第2樹脂基材6兩面的粘結(jié)層15、第1樹脂襯底3的第1埋入導(dǎo)體7一致的位置，具有由導(dǎo)電性樹脂材料形成的第2埋入導(dǎo)體9，在第2樹脂基材6的中央?yún)^(qū)域形成了收容半導(dǎo)體芯片2的開口部10。但是，開口部10也可以從薄膜部件5的上表面貫通到背面。還有，薄膜部件5的厚度比半導(dǎo)體芯片2厚，且開口部10只在背面一側(cè)開口具有半導(dǎo)體芯片2的高度部分的凹陷亦可。還有，還有不設(shè)置開口部10，在柔軟的薄膜部件5下表面嵌入半導(dǎo)體芯片2的疊層情況。
第2埋入導(dǎo)體9，在貫通第2樹脂基材6的同時，形成為其兩端突出第2樹脂基材6表面所規(guī)定高度的形狀。還有，該第2埋入導(dǎo)體9在疊層前為半硬化狀態(tài)，由疊層后的加壓和加熱被壓縮硬化的同時，與第1樹脂襯底3及第2樹脂襯底4的第1埋入導(dǎo)體7為主機(jī)械接觸而發(fā)生電連接。
如上所述，本實施方式的半導(dǎo)體微型組件1的特征，從平面看，復(fù)數(shù)個第1埋入導(dǎo)體7在圍繞為組裝半導(dǎo)體芯片2的區(qū)域(以下稱“組裝區(qū)域”)的區(qū)域，由內(nèi)向外形成復(fù)數(shù)列，與內(nèi)周列的第1埋入導(dǎo)體7之間的排列間隔相比，外周列的第1埋入導(dǎo)體7之間的排列間隔大。再有，第2埋入導(dǎo)體9為了與第1埋入導(dǎo)體7連接也圍繞著開口部10排列成復(fù)數(shù)列狀，第2埋入導(dǎo)體9的排列間隔也是與內(nèi)周列的排列間隔相比，外周列的排列間隔大。還有，第1埋入導(dǎo)體7及第2埋入導(dǎo)體9從平面看均為左右上下對稱。
在圖3所示的例中，從內(nèi)周面看第一列的第1埋入導(dǎo)體7或第2埋入導(dǎo)體9的排列間隔為D，第二列的第1埋入導(dǎo)體7或第2埋入導(dǎo)體9的排列間隔為C，第三列的第1埋入導(dǎo)體7或第2埋入導(dǎo)體9的排列間隔為B的話，成為B＞C＞D。由此，可以使內(nèi)周列和外周列的埋入導(dǎo)體數(shù)目相等。
本實施方式這樣的多層構(gòu)成半導(dǎo)體微型組件1，將組裝了半導(dǎo)體芯片的樹脂襯底和兩面具有粘結(jié)層的薄膜部件交替疊層后從最上層及最下層加熱及加壓粘結(jié)樹脂襯底和薄膜部件。由于該加熱及加壓處理使第1埋入導(dǎo)體和第2埋入導(dǎo)體物理性接觸。在以前的半導(dǎo)體微型組件中，因為第1埋入導(dǎo)體7及第2埋入導(dǎo)體9的排列未做特別考慮，加壓時樹脂襯底或薄膜部件的面內(nèi)產(chǎn)生不均勻的加壓反力，半導(dǎo)體微型組件內(nèi)產(chǎn)生彎曲或彎扭。對此，本實施方式的半導(dǎo)體微型組件中，因為樹脂襯底或薄膜部件的面內(nèi)均勻施加了加壓反力，能夠抑制彎曲或彎扭的發(fā)生。
還有，本實施方式的半導(dǎo)體微型組件1中除第2樹脂襯底4以外的第1樹脂襯底3和薄膜部件5復(fù)數(shù)次交替疊層的情況下，使除排列在最下層的第2樹脂襯底4以外的第1樹脂襯底3的厚度，及薄膜部件5的厚度各自均勻，由此能夠進(jìn)一步減小各樹脂襯底及各薄膜部件的彎曲。
且，構(gòu)成第1樹脂襯底3及第2樹脂襯底4的第1樹脂基材8，構(gòu)成薄膜部件5的第2樹脂基材6，既可以使用玻璃環(huán)氧樹脂或芳族聚酰胺樹脂的同一種材料，也可以第1樹脂基材8使用玻璃環(huán)氧樹脂，第2樹脂基材6使用芳族聚酰胺樹脂的不同材料。且，第1樹脂襯底3及第2樹脂襯底4和薄膜部件5的平面外形尺寸相互一致。
還有，以下表示本實施方式的半導(dǎo)體微型組件1的各構(gòu)成部件的主要部位形狀的一例。
半導(dǎo)體微型組件整體形狀為長方體，半導(dǎo)體芯片2的厚度最好的是30μm以上150μm以下。第1樹脂襯底3的厚度為60μm以上200μm以下，第1埋入導(dǎo)體7的厚度為150μm以上500μm以下，而它們的間隔設(shè)計在300μm以上750μm以下的范圍的適宜尺寸。
還有，第2樹脂襯底4的厚度在100μm以上300μm以下的范圍，至少比第1樹脂襯底3厚。且，第1埋入導(dǎo)體7的直徑和間距與第1樹脂襯底3相同。
薄膜部件5的構(gòu)成部件第2樹脂基材6的厚度為45μm以上200μm以下，在其兩面設(shè)置具有10μm以上100μm以下厚度的粘結(jié)層。且，第2埋入導(dǎo)體9的直徑和間距與第1樹脂襯底3相同。只要以這些范圍為基本進(jìn)行設(shè)計，就能實現(xiàn)本實施方式的半導(dǎo)體微型組件1。
只要根據(jù)以上所述的本實施方式的多層構(gòu)成半導(dǎo)體微型組件1的構(gòu)造，第1樹脂襯底3及第2樹脂襯底4中，能夠使用進(jìn)行了組裝半導(dǎo)體芯片2后的必要的電檢查和預(yù)燒試驗的正品。第1樹脂襯底3、第2樹脂襯底4及薄膜部件5疊層后，薄膜部件5的第2埋入導(dǎo)體9由加壓·加熱被壓縮硬化，所以，可以同時實現(xiàn)與第1埋入導(dǎo)體7的電連接和降低第2埋入導(dǎo)體9的阻抗。再有，即便是加壓也不會對半導(dǎo)體芯片2施加不均勻荷載，在半導(dǎo)體芯片2及半導(dǎo)體芯片2與樹脂襯底的連接部不產(chǎn)生不良。還有，與半導(dǎo)體芯片2的厚度相比薄膜部件5的厚度厚，所以對半導(dǎo)體芯片2不施加荷載。并且，只要使排列在最下層的第2樹脂襯底4比其他的第1樹脂襯底3厚，可以減小半導(dǎo)體微型組件的彎曲量。
其結(jié)果，使用焊錫球16安裝到母板不易產(chǎn)生不良，就能夠由低成本實現(xiàn)高信賴性。
(第2實施方式)參照圖1、圖2、圖4說明本發(fā)明的第2實施方式所涉及的多層構(gòu)成半導(dǎo)體微型組件。圖4(a)、圖4(c)，是表示用于各個第2實施方式半導(dǎo)體微型組件的第1樹脂襯底及薄膜部件的平面圖。圖4(b)，是沿第1樹脂襯底IVb-IVb線的剖面圖。圖4(d)，是沿薄膜部件IVd-IVd線的剖面圖。
本實施方式的半導(dǎo)體微型組件，如圖1、圖2所示那樣，除第1埋入導(dǎo)體7及第2埋入導(dǎo)體9的排列以外與第1實施方式的半導(dǎo)體微型組件相同，省略同一部分的說明。
如圖4(a)所示那樣，在本實施方式的第1樹脂襯底3及第2樹脂襯底4中，第1埋入導(dǎo)體7排列為基本是左右對稱及上下對稱。還有，第1埋入導(dǎo)體7圍繞半導(dǎo)體芯片2的組裝區(qū)域形成復(fù)數(shù)列。并且，各列的第1埋入導(dǎo)體7的排列間隔F相互一致的同時，其中一列的第1埋入導(dǎo)體7與其外側(cè)一列的第1埋入導(dǎo)體7的間隔，從內(nèi)圈向外圈逐漸增大。在此，其中一列的第1埋入導(dǎo)體7與其外側(cè)一列的第1埋入導(dǎo)體7的間隔(最短間隔)以后稱為“分支(offset)尺寸”。圖4(a)所示的例中，“內(nèi)圈一側(cè)的分支尺寸H”＜“外圈一側(cè)分支尺寸”。且，各第1埋入導(dǎo)體7的直徑相等。
與此相同，第2埋入導(dǎo)體9也是，在薄膜部件5中圍繞開口部10的區(qū)域形成為由內(nèi)向外排列的復(fù)數(shù)列。并且，各列第2埋入導(dǎo)體9的排列間隔F相互一致的同時，與內(nèi)圈一側(cè)的分支尺寸相比外圈一側(cè)的分支尺寸大。
根據(jù)以上排列，能夠使外圈列的埋入導(dǎo)體數(shù)量和比其內(nèi)側(cè)的內(nèi)圈列的埋入導(dǎo)體數(shù)量相等。還有，將埋入導(dǎo)體排列在薄膜部件5及樹脂襯底3的中心部附近和遠(yuǎn)離外圈部，能夠使排列在中心近旁的埋入導(dǎo)體面積和排列在外圈部的埋入導(dǎo)體的面積相等。為此，在本實施方式的半導(dǎo)體微型組件中，可使施加在樹脂襯底或薄膜部件上的壓力反力均等化，所以，制造工序中被加熱及加壓的情況下也不易產(chǎn)生彎曲及彎扭。為此，本實施方式的半導(dǎo)體微型組件與母板取得良好的連接就成為可能。特別是，只要根據(jù)本實施方式的排列，與第1實施方式的排列相比可以增加構(gòu)成復(fù)數(shù)圈的內(nèi)圈列的埋入導(dǎo)體數(shù)量，所以，加壓粘結(jié)半導(dǎo)體微型組件時可以使施加在微型組件內(nèi)部的壓力十分強(qiáng)。
且，本實施方式的半導(dǎo)體微型組件中，表示了第1埋入導(dǎo)體7及第2埋入導(dǎo)體9分別排列三列(三圈)的例，但是，第1埋入導(dǎo)體7及第2埋入導(dǎo)體9，分別排列四列以上亦可。這種情況下，比最外圈的列和最內(nèi)圈的列的中間位置靠內(nèi)側(cè)的列為內(nèi)圈列，靠外側(cè)的列為外圈列，只要使構(gòu)成外側(cè)列的埋入導(dǎo)體數(shù)量和構(gòu)成內(nèi)圈列的埋入導(dǎo)體數(shù)量基本一致即可。
(第3實施方式)參照圖1、圖2、圖5說明本發(fā)明的第3實施方式所涉及的多層構(gòu)成半導(dǎo)體微型組件。圖5(a)、圖5(c)，是表示用于各個第3實施方式半導(dǎo)體微型組件的第1樹脂襯底及薄膜部件的平面圖。圖5(b)，是沿第1樹脂襯底Vb-Vb線的剖面圖。圖5(d)，是沿薄膜部件Vd-Vd線的剖面圖。
本實施方式的半導(dǎo)體微型組件，如圖1、圖2所示那樣，除第1埋入導(dǎo)體7及第2埋入導(dǎo)體9的排列及直徑以外與第1實施方式的半導(dǎo)體微型組件相同，省略同一部分的說明。
如圖5(a)所示那樣，在本實施方式的第1樹脂襯底3及第2樹脂襯底4中，第1埋入導(dǎo)體7排列為基本是左右對稱及上下對稱。還有，第1埋入導(dǎo)體7圍繞半導(dǎo)體芯片2的組裝區(qū)域形成復(fù)數(shù)列。還有，第1埋入導(dǎo)體7在圍繞半導(dǎo)體芯片2的組裝區(qū)域的區(qū)域，形成為由內(nèi)向外排列復(fù)數(shù)列。并且，各列的第1埋入導(dǎo)體7的排列間隔L相互一致的同時，第1埋入導(dǎo)體7的直徑尺寸，從外圈列向內(nèi)圈列逐漸增大。圖5(a)、圖5(b)所示的例中，直徑尺寸成為O＞N＞M的排列。
還有，如圖5(c)所示那樣，第2埋入導(dǎo)體9也是，在圍繞開口部10的區(qū)域形成為由內(nèi)向外排列的復(fù)數(shù)列。并且，各列第2埋入導(dǎo)體9的排列間隔L相互一致的同時，第2埋入導(dǎo)體9的直徑尺寸，從外圈列向內(nèi)圈列逐漸增大。
根據(jù)這樣的構(gòu)成，本實施方式的半導(dǎo)體微型組件中，能夠使內(nèi)圈列的埋入導(dǎo)體的面積合計和比其外側(cè)的外圈列的埋入導(dǎo)體面積基本相等。為此，在本實施方式的半導(dǎo)體微型組件中，可使施加在樹脂襯底或薄膜部件上的壓力反力均等化，制造工序中被加熱及加壓的情況下也不易產(chǎn)生彎曲及彎扭。為此，本實施方式的半導(dǎo)體微型組件通過焊錫球16等與母板連接時不易引起連接不良，大幅度提高了信賴性。
且，用于本實施方式的半導(dǎo)體微型組件的第1樹脂襯底3及第2樹脂襯底4中，第1埋入導(dǎo)體7并非一定要排列為列狀，只要圍繞組裝區(qū)域第1埋入導(dǎo)體7的直徑越靠近樹脂襯底的中央部越大即可。但是，排列成列狀使構(gòu)成外圈列的埋入導(dǎo)體的合計面積與構(gòu)成內(nèi)圈列的埋入導(dǎo)體合計面積基本相等，抑制彎曲的效果大，這時最好的。這一點，第2埋入導(dǎo)體9也是一樣的。
(第4實施方式)參照圖1、圖2、圖6說明本發(fā)明的第4實施方式所涉及的多層構(gòu)成半導(dǎo)體微型組件。圖6(a)、圖6(c)，是表示用于各個第4、第5實施方式半導(dǎo)體微型組件的第1樹脂襯底及薄膜部件的平面圖。圖6(b)，是沿第1樹脂襯底VIb-VIb線的剖面圖。圖6(d)，是沿薄膜部件VId-VId線的剖面圖。圖6(e)，是表示第1樹脂襯底變形例的平面圖。
本實施方式的半導(dǎo)體微型組件，如圖1、圖2所示那樣，除第1埋入導(dǎo)體7及第2埋入導(dǎo)體9的排列及直徑以外與第1實施方式的半導(dǎo)體微型組件相同，省略同一部分的說明。
如圖6(a)所示那樣，在本實施方式的第1樹脂襯底3及第2樹脂襯底4中，第1埋入導(dǎo)體7排列為基本是左右對稱及上下對稱。還有，第1埋入導(dǎo)體7圍繞半導(dǎo)體芯片2的組裝區(qū)域的區(qū)域中，形成由內(nèi)向外排列的復(fù)數(shù)列。并且，各列的第1埋入導(dǎo)體7的排列間隔Q相互一致的同時，位于樹脂襯底對角線上的第1埋入導(dǎo)體7的直徑尺寸從外圈列向內(nèi)圈列逐漸增大。且，如圖6(e)所示那樣，其他第1埋入導(dǎo)體7的直徑尺寸與位于最外圈的角部的第1埋入導(dǎo)體7的直徑尺寸相同也可以。圖6(a)、圖6(b)所示的例中，直徑尺寸成為T＞S＞R的排列。
還有，如圖6(c)所示那樣，第2埋入導(dǎo)體9也是，在圍繞開口部10的區(qū)域形成為由內(nèi)向外排列的復(fù)數(shù)列。并且，各列第2埋入導(dǎo)體9的排列間隔Q相互一致的同時，位于薄膜部件5對角線上的第2埋入導(dǎo)體9的直徑尺寸，從外圈列向內(nèi)圈列逐漸增大。且，其他第2埋入導(dǎo)體9的直徑尺寸與位于最外圈的角部的第2埋入導(dǎo)體9的直徑尺寸相同也可以。
且，第1樹脂襯底3、第2樹脂襯底4及薄膜部件5為四邊形以外的情況時，使列的一部分埋入導(dǎo)體的直徑左右對稱及上下對稱增大。
根據(jù)這樣的構(gòu)成，能夠使內(nèi)圈列的埋入導(dǎo)體的面積合計和構(gòu)成外圈列的埋入導(dǎo)體面積基本相等。為此，在本實施方式的半導(dǎo)體微型組件中，可使被加熱及加壓的情況下施加在樹脂襯底或薄膜部件上的加壓反力均等。為此，本實施方式的半導(dǎo)體微型組件通過焊錫球16等與母板連接時不易引起連接不良，大幅度提高了信賴性。
(第5實施方式)參照圖1、圖2、圖6說明本發(fā)明的第5實施方式所涉及的多層構(gòu)成半導(dǎo)體微型組件。本實施方式的半導(dǎo)體微型組件1的構(gòu)成，與第4實施方式的半導(dǎo)體微型組件相同，但是，只是排列在樹脂襯底及薄膜部件的對角線線上的埋入導(dǎo)體的連接對象不同。
具體地講，如圖6(a)、圖6(b)所示那樣屬于3列的第1埋入導(dǎo)體7的直徑尺寸成為T＞S＞R的排列的情況下，具有R直徑的外圈列內(nèi)第1埋入導(dǎo)體7連接于半導(dǎo)體芯片2的電源連接接線柱，具有T及S直徑的內(nèi)圈列內(nèi)的第1埋入導(dǎo)體7連接于半導(dǎo)體芯片2的接地接線柱(GND接線柱)。
根據(jù)該構(gòu)成，因為加壓反力時施加在樹脂襯底或薄膜部件上的加壓反力均等，所以即便是受到加壓反力也能夠安定地進(jìn)行電源供給和接地電位供給。為此，半導(dǎo)體微型組件的信賴性比以前提高了。
(第6實施方式)參照圖7說明本發(fā)明的第6實施方式所涉及的多層構(gòu)成半導(dǎo)體微型組件。圖7(a)、圖7(b)，是表示第6實施方式所涉及的半導(dǎo)體微型組件中搭載了半導(dǎo)體芯片的第1樹脂襯底的平面圖及剖面圖。
如圖7(a)、圖7(b)所示那樣，在本實施方式的第1樹脂襯底3及第2樹脂襯底4，形成了為組裝半導(dǎo)體芯片2的組裝區(qū)域，具有設(shè)置在組裝區(qū)域以外區(qū)域的第1埋入導(dǎo)體7、設(shè)置在組裝區(qū)域的半導(dǎo)體元件連接接線柱11、連接第1埋入導(dǎo)體7和半導(dǎo)體元件連接接線柱11的布線12。這樣，通過分割形成第1埋入導(dǎo)體7的區(qū)域和為組裝半導(dǎo)體芯片2的區(qū)域，可以分散微型組件多層構(gòu)成化必要的半導(dǎo)體元件連接接線柱11到襯底的外圈列、內(nèi)圈列。由該構(gòu)成，在被加熱及加壓的情況下設(shè)計抑制加壓反力偏差的襯底成為可能。
(第7實施方式)圖8，是分解表示本發(fā)明各實施方式所涉及的半導(dǎo)體微型組件的剖面圖。在此，容易理解地表示了第1至第6各實施方式的半導(dǎo)體微型組件構(gòu)成。但是，在第1至第6實施方式的半導(dǎo)體微型組件中，半導(dǎo)體芯片2a、2b、2c、2d均為同一半導(dǎo)體芯片。
在此表示的半導(dǎo)體微型組件，排列在最下層的第2樹脂襯底4中，與組裝控制用半導(dǎo)體芯片2d的一面相反一側(cè)的面上形成了為與外部器件連接的復(fù)數(shù)個連接用區(qū)域13和焊錫球16，具備多層構(gòu)成化和向外部器件組裝雙方的機(jī)能。
根據(jù)該構(gòu)成，本發(fā)明的各實施方式所涉及的半導(dǎo)體微型組件，由焊錫球16等的外部連接接線柱組裝到母板上成為可能。
(第8實施方式)參照圖8說明本發(fā)明的第8實施方式所涉及的多層構(gòu)成半導(dǎo)體微型組件。
本實施方式的半導(dǎo)體微型組件中，在第1樹脂襯底3a、3b、3c上組裝了形成了半導(dǎo)體存儲元件的半導(dǎo)體芯片2a、2b、2c。還有，第2樹脂襯底4上組裝了形成了為控制半導(dǎo)體存儲元件的控制用半導(dǎo)體元件的半導(dǎo)體芯片2d。
根據(jù)該構(gòu)成，在可以最大限度地取出制品等向外部襯底導(dǎo)通的信號接線柱的同時，將檢查時不需要的存儲元件的信號系可以簡單地封閉到微型組件內(nèi)高密度組裝成為可能。
—產(chǎn)業(yè)上利用的可能性—本發(fā)明的多層構(gòu)成半導(dǎo)體微型組件，抑制了制造工序中的彎曲的發(fā)生，成品率好地連接到母板上，對于手機(jī)或數(shù)碼相機(jī)等的各種電子裝置的小型化、高機(jī)能化是有用的。
權(quán)利要求
1.一種多層構(gòu)成半導(dǎo)體微型組件，其特征為由具有復(fù)數(shù)個第1埋入導(dǎo)體及上表面上組裝了半導(dǎo)體芯片的樹脂襯底，和具有形成了為收納上述半導(dǎo)體芯片的開口部及與上述復(fù)數(shù)個第1埋入導(dǎo)體電連接的復(fù)數(shù)個第2埋入導(dǎo)體的薄膜部件交替疊層而形成，上述復(fù)數(shù)個第1埋入導(dǎo)體，在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域上，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，由上述復(fù)數(shù)個第1埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列當(dāng)中構(gòu)成外側(cè)的列的第1埋入導(dǎo)體的排列間隔，比構(gòu)成內(nèi)側(cè)的列的第1埋入導(dǎo)體的排列間隔大。
2.根據(jù)權(quán)利要求1所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述復(fù)數(shù)個第2埋入導(dǎo)體，在圍繞上述開口部的區(qū)域，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，上述復(fù)數(shù)個第2埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列中構(gòu)成外側(cè)的第2埋入導(dǎo)體的排列間隔，比構(gòu)成內(nèi)側(cè)的列的第2埋入導(dǎo)體的排列間隔大。
3.根據(jù)權(quán)利要求1所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述薄膜部件的樹脂芯厚度，至少比上述半導(dǎo)體芯片厚，上述復(fù)數(shù)個第1埋入導(dǎo)體及上述復(fù)數(shù)個第2埋入導(dǎo)體是由通過加壓可以壓縮變形的導(dǎo)電性樹脂材料形成。
4.一種多層構(gòu)成半導(dǎo)體微型組件，其特征為由具有復(fù)數(shù)個第1埋入導(dǎo)體及上表面上組裝了半導(dǎo)體芯片的樹脂襯底，和具有形成了為收納上述半導(dǎo)體芯片的開口部及與上述復(fù)數(shù)個第1埋入導(dǎo)體電連接的復(fù)數(shù)個第2埋入導(dǎo)體的薄膜部件交替疊層而形成，上述復(fù)數(shù)個第1埋入導(dǎo)體，在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域上，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，由上述復(fù)數(shù)個第1埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列當(dāng)中構(gòu)成相互相鄰列的第1埋入導(dǎo)體之間的最短距離，隨著從內(nèi)側(cè)向外側(cè)的距離變化而變大。
5.根據(jù)權(quán)利要求4所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述復(fù)數(shù)個第2埋入導(dǎo)體，在圍繞上述開口部的區(qū)域，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，上述復(fù)數(shù)個第2埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列中構(gòu)成相互相鄰的列的第2埋入導(dǎo)體之間的最短距離，隨著從內(nèi)側(cè)向外側(cè)而變大。
6.一種多層構(gòu)成半導(dǎo)體微型組件，其特征為由具有復(fù)數(shù)個第1埋入導(dǎo)體及上表面上組裝了半導(dǎo)體芯片的樹脂襯底，和具有形成了為收納上述半導(dǎo)體芯片的開口部及與上述復(fù)數(shù)個第1埋入導(dǎo)體電連接的復(fù)數(shù)個第2埋入導(dǎo)體的薄膜部件交替疊層而形成，上述復(fù)數(shù)個第1埋入導(dǎo)體，排列在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域，上述復(fù)數(shù)個第1埋入導(dǎo)體各自的直徑，離上述組裝區(qū)域越近越大。
7.根據(jù)權(quán)利要求6所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述復(fù)數(shù)個第2埋入導(dǎo)體，排列在圍繞上述開口部的區(qū)域，上述復(fù)數(shù)個第2埋入導(dǎo)體各自的直徑，離上述開口部區(qū)域越近越大。
8.根據(jù)權(quán)利要求7所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述復(fù)數(shù)個第1埋入導(dǎo)體，在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域上，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，上述復(fù)數(shù)個第2埋入導(dǎo)體，在圍繞上述開口部的區(qū)域，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，上述復(fù)數(shù)個第1埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列中構(gòu)成內(nèi)側(cè)列的第1埋入導(dǎo)體的直徑，比構(gòu)成外側(cè)的列的第1埋入導(dǎo)體的直徑大，上述復(fù)數(shù)個第2埋入導(dǎo)體構(gòu)成的復(fù)數(shù)個列中構(gòu)成內(nèi)側(cè)列的第2埋入導(dǎo)體的直徑，比構(gòu)成外側(cè)的列的第2埋入導(dǎo)體的直徑大。
9.一種多層構(gòu)成半導(dǎo)體微型組件，其特征為由具有復(fù)數(shù)個第1埋入導(dǎo)體及上表面上組裝了半導(dǎo)體芯片的樹脂襯底，和具有形成了為收納上述半導(dǎo)體芯片的開口部及與上述復(fù)數(shù)個第1埋入導(dǎo)體電連接的復(fù)數(shù)個第2埋入導(dǎo)體的薄膜部件交替疊層而形成，上述復(fù)數(shù)個第1埋入導(dǎo)體，在圍繞為組裝上述半導(dǎo)體芯片的組裝區(qū)域的區(qū)域上，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，上述復(fù)數(shù)個第1埋入導(dǎo)體中，排列在上述樹脂襯底對角線上的第1埋入導(dǎo)體的直徑大于其他第1埋入導(dǎo)體的直徑，且越接近上述組裝區(qū)域直徑越大。
10.根據(jù)權(quán)利要求9所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述復(fù)數(shù)個第2埋入導(dǎo)體，在圍繞上述開口部的區(qū)域，分別排列在由內(nèi)向外的復(fù)數(shù)個列上，上述復(fù)數(shù)個第2埋入導(dǎo)體構(gòu)成中，排列在上述薄膜部件對角線上的第2埋入導(dǎo)體的直徑大于其他第2埋入導(dǎo)體的直徑，且越接近上述開口部直徑越大。
11.根據(jù)權(quán)利要求10所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述半導(dǎo)體芯片具有供給電源用接線柱和接地用接線柱，上述樹脂襯底對角線上排列的第1埋入導(dǎo)體及上述薄膜部件對角線上排列的第2埋入導(dǎo)體中，排列在內(nèi)圈列上的第1埋入導(dǎo)體及第2埋入導(dǎo)體連接于上述接地用接線柱，排列在外圈列上的第1埋入導(dǎo)體及第2埋入導(dǎo)體連接于上述供給電源用接線柱。
12.根據(jù)權(quán)利要求1、4、6、9中任何一項所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述樹脂襯底，形成在上述組裝區(qū)域上，還具有連接上述半導(dǎo)體芯片的連接接線柱，和連接上述復(fù)數(shù)個第1埋入導(dǎo)體的任何一個與上述連接接線柱的布線。
13.根據(jù)權(quán)利要求1、4、6、9中任何一項所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述樹脂襯底中排列在最下層樹脂襯底的背面上形成了外部連接接線柱。
14.根據(jù)權(quán)利要求1、4、6、9中任何一項所述的多層構(gòu)成半導(dǎo)體微型組件，其特征為上述樹脂襯底中排列在最下層樹脂襯底以外的樹脂襯底上組裝的半導(dǎo)體芯片上，形成有半導(dǎo)體存儲元件，排列在最下層樹脂襯底上組裝的半導(dǎo)體芯片上，形成有控制上述半導(dǎo)體存儲元件的控制用半導(dǎo)體元件。
全文摘要
交替疊層組裝了半導(dǎo)體芯片(2)的樹脂襯底(3)和形成了比半導(dǎo)體芯片(2)大的開口部的，粘結(jié)在樹脂襯底(3)上的薄膜部件，形成的多層構(gòu)成半導(dǎo)體微型組件。樹脂襯底(3)中位于最下層的樹脂襯底(4)的厚度比其他的樹脂襯底(3)厚。還有，形成在第1樹脂襯底(3)中的第1埋入導(dǎo)體(7)，在為組裝半導(dǎo)體芯片(2)的區(qū)域周圍，分別排列了由內(nèi)向外的復(fù)數(shù)列，第1埋入導(dǎo)體(7)的排列間隔越向外側(cè)越大。形成在薄膜部件(5)中的第2埋入導(dǎo)體(9)，在開口部(10)的周圍，分別排列為由內(nèi)向外的復(fù)數(shù)列，第2埋入導(dǎo)體(9)的排列間隔越向外側(cè)越大。
文檔編號H01L23/498GK1790706SQ200510127180
公開日2006年6月21日 申請日期2005年11月30日 優(yōu)先權(quán)日2004年12月16日
發(fā)明者佐藤元昭, 川端毅, 福田敏行 申請人:松下電器產(chǎn)業(yè)株式會社