專利名稱：絕緣柵半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電功率轉(zhuǎn)換器及這種半導(dǎo)體器件的絕緣柵半導(dǎo)體器件。本發(fā)明涉及該絕緣柵半導(dǎo)體器件的制造方法。
背景技術(shù)：
在開發(fā)顯示低耗電量的電功率轉(zhuǎn)換器期間，要求在電功率轉(zhuǎn)換器中起重要作用的功率器件顯示出低耗電量。在這些功率器件中，使用了絕緣柵雙極晶體管(下文稱為“IGBT”)，因?yàn)镮GBT由于其電導(dǎo)調(diào)制效應(yīng)而便于實(shí)現(xiàn)低導(dǎo)通狀態(tài)壓降并因?yàn)镮GBT是通過控制施加于其柵極上的電壓容易地驅(qū)動(dòng)的。近來，槽IGBT的應(yīng)用領(lǐng)域越來越多。槽IGBT具有槽結(jié)構(gòu)，包括從晶片表面形成的槽和嵌入各自的槽中的柵電極，在該柵電極和槽壁之間插入了一層氧化薄膜。因?yàn)樵诓鄣膬蓚?cè)形成溝道，與在晶片表面上具有柵電極的所謂的平面型IGBT相比，槽IGBT便于增加其溝道密度并降低其導(dǎo)通狀態(tài)壓降。
下面將參照?qǐng)D14說明該槽IGBT結(jié)構(gòu)。圖14示出垂直于其條形槽切出的傳統(tǒng)的n溝道IGBT的橫截面。
現(xiàn)參見圖14，在由重?fù)诫s的p型硅基片1和輕摻雜質(zhì)的n型漂移層2所形成的硅晶片的表面部分中形成p型基極區(qū)3。在該p型基極區(qū)3的表面部分中，選擇性地形成n+型發(fā)射極區(qū)4。從n+型發(fā)射極區(qū)4向下通過p型基極區(qū)3直到n型漂移層2形成槽。在槽中形成多晶硅柵電極6，在該柵電極6和槽壁之間插入了柵氧化薄膜5。形成中間層絕緣薄膜7使中間層絕緣薄膜7覆蓋柵電極6的上部分。在中間層絕緣薄膜7上形成片狀發(fā)射電極8使發(fā)射電極8同時(shí)和n+型發(fā)射極區(qū)4和p型基極區(qū)3接觸。雖然有時(shí)在發(fā)射電極8上形成諸如氮化物薄膜之類的鈍化薄膜和非晶硅薄膜，在圖14中未示出鈍化薄膜。在p型硅基片1的背面形成集電極9。
因?yàn)橄旅鎸⒄f明IGBT操作，稍后再說明由標(biāo)號(hào)11指定的區(qū)域。
首先，將對(duì)使槽IGBT進(jìn)入其導(dǎo)通狀態(tài)的操作進(jìn)行說明。
當(dāng)柵電極6的電壓低于在發(fā)射電極8通常是接地的且將比發(fā)射電極8的電壓高的電壓施加至集電極9的狀態(tài)中的閾值時(shí)IGBT處于截止?fàn)顟B(tài)。在通過柵電阻將高于閾值的電壓從柵極驅(qū)動(dòng)器電路施加至柵電極6時(shí)，電荷開始在柵電極6上積累。在電荷在柵電極6上積累的同時(shí)，通過柵氧化薄膜5面向柵電極6的那部分p型基極區(qū)3被轉(zhuǎn)換成n型，從而形成溝道區(qū)。當(dāng)形成溝道區(qū)時(shí)，電子通過n+型發(fā)射極區(qū)4和p型基極區(qū)3從發(fā)射電極8注入n型漂移層2。注入的電子使p型硅基片1和n型漂移層2正向偏壓且空穴從集電極9注入，導(dǎo)致IGBT的導(dǎo)通狀態(tài)。在發(fā)射電極8和集電極9之間引起的壓降為導(dǎo)通狀態(tài)壓降。
為了使IGBT從導(dǎo)通狀態(tài)到截止?fàn)顟B(tài)，通過將發(fā)射電極8和柵電極6之間的電壓設(shè)定成低于閾值，將柵電極6上積累的電荷通過柵電阻放電至柵極驅(qū)動(dòng)器電路。當(dāng)柵電極6上積累的電荷放電時(shí)，轉(zhuǎn)化成n型的溝道區(qū)重新變成p型。因?yàn)闇系绤^(qū)消失，電子供給停止。因?yàn)榭昭ü┙o也停止了，累積在n型漂移層2中的電子和空穴分別射入集電極9和發(fā)射電極8，或由于電子和空穴的復(fù)合電流消失，使IGBT進(jìn)入其截止?fàn)顟B(tài)。
提出了各種改進(jìn)措施來進(jìn)一步減少槽IGBT的導(dǎo)通狀態(tài)壓降。下列專利文件1中所公開的注入增強(qiáng)的柵雙極晶體管(下文稱為“IEGT”)促使顯示出與二極管的導(dǎo)通狀態(tài)壓降接近的主要屬性。IEGT用絕緣薄膜覆蓋n+型發(fā)射極區(qū)和p型基極區(qū)的部分表面使被覆蓋的區(qū)域和發(fā)射電極相互不接觸。雖然IEGT的操作基本上與槽IGBT的相同，在其中的n+型發(fā)射極區(qū)和p型基極區(qū)不接觸發(fā)射電極的那部分中，在p型基極區(qū)下方的空穴很難射入發(fā)射電極。那些很難射入發(fā)射電極的空穴累積起來，且n型漂移層中的載流子濃度分布變得接近二極管中的載流子濃度分布。因此，IEGT幫助使其導(dǎo)通狀態(tài)壓降低于通常的槽IGBT的導(dǎo)通狀態(tài)壓降。然而，除了低導(dǎo)通狀態(tài)壓降之外，還需要功率器件顯示出高速開關(guān)性能。因此，提高功率器件的高速開關(guān)性能也很重要。在槽IGBT和IEGT中，柵電極和發(fā)射電極之間引起大電容，因?yàn)樵诓跧GBT和IEGT中形成很高密度的槽結(jié)構(gòu)。
如以上結(jié)合圖14所示的IGBT的操作所述，在從導(dǎo)通操作轉(zhuǎn)換到截止操作時(shí)，或從截止操作轉(zhuǎn)換到導(dǎo)通操作時(shí)，需要對(duì)柵電極和發(fā)射電極之間的電容充電和放電。當(dāng)柵電極和發(fā)射電極之間的電容大時(shí)，用于充電和放電的周期加長了，使得損耗增加。功率器件中所引起的損耗包括由導(dǎo)通狀態(tài)壓降所確定的穩(wěn)態(tài)損耗和由導(dǎo)通截止操作引起的開關(guān)損耗。因此，減少引起開關(guān)損耗的柵電極和發(fā)射電極之間的電容很重要。下列專利文件2中公開了一個(gè)與圖14所示的結(jié)構(gòu)相似的結(jié)構(gòu)?，F(xiàn)在參照?qǐng)D14來說明在專利文件2中所公開的結(jié)構(gòu)。通過設(shè)置一個(gè)用絕緣薄膜7覆蓋的且不接觸發(fā)射電極8的區(qū)域11，很難射入發(fā)射電極8的空穴積累在區(qū)域11中使得n型漂移層中的載流子濃度分布可以接近二極管中的載流子濃度分布。另外，因?yàn)樵趨^(qū)域11中不形成任何用絕緣薄膜7覆蓋的且不為控制電極工作的槽柵極結(jié)構(gòu)，柵電極和發(fā)射電極之間的電容減小，充電周期和放電周期縮短，且開關(guān)損耗減少(比較專利文件2)。
JP P Hei.5(1993)-243561 A(圖101)[專利文件2]JP P 2001-308327 A(圖1)然而，專利文件2中所公開的結(jié)構(gòu)包括浮動(dòng)臺(tái)面區(qū)11。如非專利文件1中所述(M.Yamaguchi等人，“IEGT Design Criterion for Reducing EMI Noise”，在Proc.ISPSD’2004，pp.115-119，(2004)中)通常在專利文件1和2所公開的結(jié)構(gòu)上，還有存在著改善專利文件1和2中所公開的結(jié)構(gòu)的導(dǎo)通屬性的空間。因此，有必要改進(jìn)IGBT的導(dǎo)通屬性。
圖14中所示的結(jié)構(gòu)基本上很難獲得高的擊穿電壓。因?yàn)椴垡圆坏鹊拈g隔設(shè)置，電場分布不均勻且易于局部化于槽柵極的底部。
因此，希望提供一種便于將槽IGBT的導(dǎo)通狀態(tài)壓降抑制在和IEGT的導(dǎo)通狀態(tài)壓降一樣低，減少開關(guān)損耗、減少總損耗、改善導(dǎo)通屬性并獲得高擊穿電壓的絕緣柵半導(dǎo)體器件。

發(fā)明內(nèi)容
根據(jù)所附權(quán)利要求1的主題，提供了一種絕緣柵半導(dǎo)體器件，包括第一導(dǎo)電類型的第一半導(dǎo)體層；在所述第一半導(dǎo)體層上的第二導(dǎo)電類型的第二半導(dǎo)體層；在所述第二半導(dǎo)體層上的表面部分中形成的條形槽；在槽之間的第一導(dǎo)電類型的第三半導(dǎo)體區(qū)，在槽的縱向上選擇性地形成所述第三半導(dǎo)體區(qū)；選擇性地在所述第三半導(dǎo)體區(qū)的一個(gè)或多個(gè)表面部分中形成的第二導(dǎo)電類型的一個(gè)或多個(gè)第四半導(dǎo)體區(qū)；在所述槽中柵電極，具有在所述柵電極和所述槽之間之間插入的一層絕緣薄膜；與所述第三半導(dǎo)體區(qū)和所述第四半導(dǎo)體區(qū)接觸的發(fā)射電極；和與所述第一半導(dǎo)體層接觸的集電極。
根據(jù)所附權(quán)利要求2的主題，在相鄰的第三半導(dǎo)體區(qū)之間用絕緣層覆蓋在相鄰槽之間延伸的所述第二半導(dǎo)體層的延伸部分。
根據(jù)所附權(quán)利要求3的主題，所述第三半導(dǎo)體區(qū)和所述第四半導(dǎo)體區(qū)的表面面積之和與所述第一半導(dǎo)體層的表面面積的比小于等于80％并且大于等于10％。
根據(jù)所附權(quán)利要求4的主題，所述第三半導(dǎo)體區(qū)和所述第四半導(dǎo)體區(qū)通過所述發(fā)射電極的公共部分相互電連接。
根據(jù)所附權(quán)利要求5的主題，槽以相同間隔設(shè)置且夾在槽之間的區(qū)域的寬度滿足下列條件W＜0.186V1/2，其中，V表示絕緣柵半導(dǎo)體器件的額定電壓。
根據(jù)所附權(quán)利要求6的主題，所述第三半導(dǎo)體區(qū)與所述槽對(duì)角地排列以形成棋盤形圖案。
根據(jù)所附權(quán)利要求7的主題，提供了一種制造絕緣柵半導(dǎo)體器件的方法，所述方法包括以下步驟從第一導(dǎo)電類型的第一半導(dǎo)體層上所形成的第二導(dǎo)電類型的第二半導(dǎo)體層的表面形成槽；在所述槽中形成絕緣層并在所述槽中形成柵電極，絕緣層插在它們之間；并用雜質(zhì)擴(kuò)散選擇性地形成第三半導(dǎo)體區(qū)和第四半導(dǎo)體區(qū)使所述第三半導(dǎo)體區(qū)和所述第四半導(dǎo)體區(qū)的擴(kuò)散層不越過所述槽。
根據(jù)本發(fā)明，獲得一種幫助將槽IGBT的導(dǎo)通狀態(tài)壓降抑制得和IEGT的導(dǎo)通狀態(tài)壓降一樣低，減少開關(guān)損耗，減少總損耗并獲得高擊穿電壓的絕緣柵半導(dǎo)體器件。


圖1為根據(jù)本發(fā)明的第一實(shí)施例的n溝道IGBT的透視圖。
圖2為沿圖1的線段A-A的橫截面視圖。
圖3為沿圖1的線段B-B的橫截面視圖。
圖4為沿圖1的線段C-C的橫截面視圖。
圖5(a)為示出形成槽的步驟的橫截面視圖。
圖5(b)為示出在槽壁上形成柵氧化薄膜的步驟的橫截面視圖。
圖5(c)為示出在各自的槽中形成柵電極的步驟的橫截面視圖。
圖6(a)為示出注入硼離子的步驟的橫截面視圖。
圖6(b)為示出形成p型基極區(qū)的步驟的橫截面視圖。
圖6(c)為示出形成n+型發(fā)射極區(qū)的步驟的橫截面視圖。
圖7(a)為示出形成中間層絕緣薄膜的步驟的橫截面視圖。
圖7(b)為示出形成發(fā)射電極的步驟的橫截面視圖。
圖8為根據(jù)本發(fā)明的第二實(shí)施例的n溝道IGBT的透視圖。
圖9為沿圖8的線段D-D的橫截面視圖。
圖10為沿圖8的線段E-E的橫截面視圖。
圖11為示出由圖1中所示的結(jié)構(gòu)中臺(tái)面的寬度變化引起的并由器件模擬技術(shù)估計(jì)的屬性變化的曲線。
圖12為將施加的0.6V電壓下的臺(tái)面區(qū)電阻率與耗盡層寬度相關(guān)聯(lián)的計(jì)算曲線。
圖13為將最大臺(tái)面寬度與擊穿電壓等級(jí)的平方根相關(guān)聯(lián)的線。
圖14為傳統(tǒng)的n溝道槽IGBT的橫截面視圖。
具體實(shí)施例方式
為了解決上述問題，提供的垂直IGBT的表面結(jié)構(gòu)具有下列三個(gè)具體特征。
根據(jù)用于改善導(dǎo)通屬性的本發(fā)明的第一個(gè)具體特征，通過將夾在槽之間的臺(tái)面區(qū)連接至發(fā)射電極來固定臺(tái)面區(qū)電位使該臺(tái)面區(qū)不浮動(dòng)(在本發(fā)明的下列實(shí)施例中，臺(tái)面區(qū)與槽之間的p型基極區(qū)或與槽之間延伸的n型漂移層的延伸部分相對(duì)應(yīng))。如非專利文件1所述，在導(dǎo)通過程中浮動(dòng)臺(tái)面區(qū)電位改變柵極電位，使IGBT的導(dǎo)通操作不穩(wěn)定并損害IGBT的可控制性。因此，通過去除浮動(dòng)區(qū)基本上改善了導(dǎo)通屬性。如果簡單地去除浮動(dòng)區(qū)，該結(jié)構(gòu)會(huì)變回通常的槽IGBT，失去了IE效果且提高了導(dǎo)通狀態(tài)壓降。因此，浮動(dòng)區(qū)去除技術(shù)不能單獨(dú)使用。必需將浮動(dòng)區(qū)去除與附加的方法一起使用，以不失去IE效果。
根據(jù)本發(fā)明的第二個(gè)具體特征，減少開關(guān)損耗，同時(shí)將槽IGBT的導(dǎo)通狀態(tài)壓降保持得與IEGT的導(dǎo)通狀態(tài)壓降一樣低且通過將p型基極區(qū)分布在槽之間的臺(tái)面區(qū)中并通過為臺(tái)面區(qū)中分布的p型基極區(qū)提供發(fā)射極結(jié)構(gòu)以不失去IE效果。因?yàn)闁烹姌O面向發(fā)射極結(jié)構(gòu)的區(qū)域減少了，柵電極和發(fā)射電極之間的電容就減少了。
如果p型基極區(qū)分布在臺(tái)面區(qū)中并將為分布的p型基極區(qū)提供發(fā)射極結(jié)構(gòu)與去除浮動(dòng)區(qū)簡單地結(jié)合，電場分布在p型基極區(qū)之間和槽柵極底部變得不均勻，損害了器件的擊穿電壓和槽柵極的穩(wěn)定性。因此，最好也使電場分布均勻。
根據(jù)本發(fā)明的第三個(gè)具體特征，通過合適地以有點(diǎn)窄的間隔設(shè)置槽柵極結(jié)構(gòu)來緩解在槽柵極的底部的電場局部化。即，使槽之間的臺(tái)面區(qū)域?qū)挾茸冋沟每梢酝ㄟ^施加幾伏的電壓容易地耗盡延伸到槽之間的臺(tái)面區(qū)中的n型漂移層的延伸部分。通過以有點(diǎn)窄的間隔合適地設(shè)置槽柵極結(jié)構(gòu)，使得在器件的截止?fàn)顟B(tài)中器件表面附近的電場分布均勻，特別是減少了柵電極和集電極之間的電容。
第一實(shí)施例圖1為根據(jù)本發(fā)明的第一實(shí)施例的n溝道IGBT的剖視圖。圖1中示出與根據(jù)第一實(shí)施例的n溝道IGBT的條形槽柵極垂直的橫截面。圖2為沿圖1的線段A-A的橫截面視圖。圖3為沿圖1的線段B-B的橫截面視圖。圖4為沿圖1的線段C-C的橫截面視圖。圖1-圖4示出根據(jù)第一實(shí)施例的n溝道IGBT的有源區(qū)。雖然邊緣終端包括保護(hù)環(huán)、場電極、RESURF結(jié)構(gòu)且該裝置設(shè)置在半導(dǎo)體芯片的周圍區(qū)域，該邊緣終端未在示出本發(fā)明的實(shí)施例的附圖中示出。
現(xiàn)參見這些附圖，選擇性地在由重?fù)诫s的p型硅基片1和輕摻雜的n型漂移層2形成的硅晶片的表面部分中形成p型基極區(qū)3。在p型基極區(qū)3的表面部分中，選擇性地形成n+型發(fā)射極區(qū)4。在根據(jù)第一實(shí)施例的IGBT中，分布p型基極區(qū)3，使得p型基極區(qū)3和輕摻雜的n型漂移層2的延伸部分在槽的縱向方向上交替地曝露于臺(tái)面表面。在與槽垂直的方向上，也交替地設(shè)置p型基極區(qū)3和n型漂移層2的延伸部分，在p型基極區(qū)3和n型漂移層2的延伸部分之間插有槽。在整個(gè)有源區(qū)上，p型基極區(qū)3成棋盤形圖案。通過以成棋盤形圖案設(shè)置p型基極區(qū)3，均勻地設(shè)置了p型基極區(qū)3。通過均勻地設(shè)置p型基極區(qū)3，電場均勻地分布并最好地防止器件的擊穿電壓降低。為控制電極工作的多晶硅電極6在槽中，柵氧化薄膜5插在柵電極6和槽壁之間。在柵電極6上和延伸至p型基極區(qū)3之間的臺(tái)面表面的n型漂移層2的延伸部分上形成中間層絕緣薄膜7。在中間層絕緣薄膜7上形成發(fā)射電極8使發(fā)射電極8同時(shí)和n+型發(fā)射極區(qū)4和p型基極區(qū)3接觸。有時(shí)，在發(fā)射電極8上形成諸如氮化物薄膜和聚酰亞胺薄膜之類的未示出的鈍化薄膜。在p型硅基片的背面形成集電極9。
因?yàn)閜型基極區(qū)3分布在槽之間，p型基極區(qū)3在圖3中所示的槽的縱向方向上橫向擴(kuò)散。因?yàn)橹辉诓鄣膫?cè)壁上形成n+型發(fā)射極區(qū)4，n+型發(fā)射極區(qū)4不出現(xiàn)在圖3所示的B-B橫截面中而出現(xiàn)在圖4所示的C-C橫截面中。發(fā)射電極8在發(fā)射極接觸件10中同時(shí)與n+型發(fā)射極區(qū)4和p型基極區(qū)3接觸。
下面將參照?qǐng)D5(a)至7(b)說明用于制造顯示1200V等級(jí)的擊穿電壓并具有上述結(jié)構(gòu)的IGBT的步驟。圖5(a)至7(b)為沿圖1的線段A-A的橫截面視圖。
首先，準(zhǔn)備電阻率為60-80Ωcm的硅晶片。通過用各向異性的蝕刻技術(shù)(比較圖5(a))將硅晶片蝕刻約5μm深來形成槽。通過槽中的熱氧化形成厚度約為100nm的柵氧化薄膜5(比較圖5(b))。然后，用CVD方法沉積多晶硅以在槽中形成柵電極6(比較圖5(c))。在形成上述槽柵極后，用光刻膠薄膜12注入硼離子13來形成分布的p型基極擴(kuò)散層3(比較圖6(a)).為了將p型基極擴(kuò)散層3的結(jié)深度設(shè)定在4μm左右，通過在約1100℃的高溫幾個(gè)小時(shí)的驅(qū)動(dòng)來擴(kuò)散注入的硼原子。因?yàn)橐研纬闪瞬蹡艠O，柵氧化薄膜防止越過槽柵極引起雜質(zhì)擴(kuò)散。因此，p型基極擴(kuò)散層3僅與槽相平行地橫向擴(kuò)散(在槽的縱向上)。槽之間沒有注入硼離子的區(qū)域維持n型(比較圖6(b))。然后，一次去除光刻膠12。用光刻膠14注入砷離子15。然后，通過在約1000℃退火來形成發(fā)射極區(qū)4(比較圖6(c))。然后，去除光刻膠14并通過CVD法沉積SiO2以形成約1μm厚的中間層絕緣薄膜(比較圖7(a))。然后，用光刻膠圖形通過中間層薄膜7形成接觸件并通過沉積Al和這樣的電極材料來形成發(fā)射電極8(比較圖7(b))。
第二實(shí)施例圖8為根據(jù)本發(fā)明的n溝道IGBT的剖視圖。圖8中示出與根據(jù)第二實(shí)施例的n溝道IGBT的條形槽柵極垂直的橫截面。圖9為沿圖8的線段D-D的橫截面視圖。圖10為沿圖8的線段E-E的橫截面視圖。圖8-10示出根據(jù)第二實(shí)施例的n溝道IGBT的有源區(qū)域。
現(xiàn)參見這些附圖，根據(jù)第二實(shí)施例的n溝道IGBT與根據(jù)第一實(shí)施例的n溝道IGBT的不同之處在于n+型發(fā)射極區(qū)4的形狀和發(fā)射電極8的接觸件。在根據(jù)第一實(shí)施例的IGBT中，n+型發(fā)射極區(qū)4沿著槽側(cè)壁局部地設(shè)置。在根據(jù)第二實(shí)施例的IGBT中，n+型發(fā)射極區(qū)4在p型基極區(qū)3中形成并在相鄰槽之間延伸。形成的發(fā)射極槽通過n+型發(fā)射極區(qū)4并在該發(fā)射極槽中形成發(fā)射極接觸件16使得發(fā)射電極8同時(shí)與發(fā)射極槽中的n+型發(fā)射極區(qū)4和p型基極區(qū)3接觸。雖然發(fā)射極接觸件16的發(fā)射極槽的形成導(dǎo)致根據(jù)第二實(shí)施例的制造步驟比根據(jù)第一實(shí)施例的制造步驟多，但安全并容易地實(shí)現(xiàn)了電接觸。
第三實(shí)施例圖11為示出由圖1中所示的結(jié)構(gòu)中臺(tái)面的寬度變化引起的并由器件模擬技術(shù)估計(jì)的屬性變化的曲線。在圖11中，水平軸表示發(fā)射極區(qū)與集電極區(qū)的面積比而垂直軸表示在室溫下且電流密度為120A/cm2時(shí)的導(dǎo)通狀態(tài)壓降。在圖1中，發(fā)射極面積為p型基極區(qū)3的總面積(包括n+型發(fā)射極區(qū)4的面積)。如圖11中清楚顯示，導(dǎo)通狀態(tài)壓降隨發(fā)射極面積比的下降而下降。現(xiàn)在認(rèn)為導(dǎo)通狀態(tài)壓降高于2.5V的IGBT不適合用于通常的馬達(dá)驅(qū)動(dòng)器電路中的低損耗開關(guān)，因?yàn)閷?dǎo)通狀態(tài)壓降高于2.5V引起大損耗。從上述觀點(diǎn)來看，發(fā)射極面積比最好小于等于80％。當(dāng)發(fā)射極面積比小于10％時(shí)，會(huì)損害器件的擊穿經(jīng)受能力。以與結(jié)合根據(jù)第三實(shí)施例的IGBT說明的相同的方式，施加至通常馬達(dá)驅(qū)動(dòng)器電路的IGBT的額定電流密度為100至150A/cm2。雖然在根據(jù)第三實(shí)施例的估計(jì)中將額定電流密度設(shè)定在120A/cm2，此電流密度為在集電極的電流密度。當(dāng)發(fā)射極面積比為10％時(shí)，在發(fā)射電極處的電流密度達(dá)到1200A/cm2。通常，IGBT需要在是額定電流密度的兩倍的電流密度時(shí)操作。當(dāng)IGBT在是額定電流密度的兩倍的電流密度操作時(shí)，在發(fā)射電極一邊的電流密度為2400A/cm2。當(dāng)在發(fā)射電極一邊的電流密度高達(dá)2400A/cm2時(shí)，容易引起其中有寄生晶閘管工作的稱為“閉鎖”的器件的擊穿。因此，為了確保一定的閉鎖擊穿經(jīng)受能力，理想的發(fā)射極面積比至少大于等于10％。
下面將調(diào)查槽之間的臺(tái)面區(qū)寬度與屬性之間的關(guān)系。在根據(jù)本發(fā)明的IGBT結(jié)構(gòu)中，由于由臺(tái)面區(qū)的耗盡所實(shí)現(xiàn)的均勻的電場分布，獲得一個(gè)高擊穿電壓。即，為了獲得高擊穿電壓，需要防止任何耗盡層進(jìn)入夾在槽之間的臺(tái)面區(qū)。也就是說，需要用輕微電位耗盡臺(tái)面區(qū)。圖12為將施加的0.6V電壓下的臺(tái)面區(qū)電阻率與耗盡層寬度相關(guān)聯(lián)的計(jì)算曲線。當(dāng)將某電位施加至某電阻ρ時(shí)通過下列等式(1)從理論上估算在單側(cè)的突變結(jié)耗盡層寬度W。
W＝((2εs/qρ)·(-2kT/q))1/2…(1)當(dāng)采用由等式(1)表達(dá)的關(guān)系時(shí)，使用了結(jié)合根據(jù)第一實(shí)施例的IGBT所述的當(dāng)基片電阻率為60-80Ωcm時(shí)結(jié)電位為0.6V時(shí)的耗盡層寬度是從3.2至3.7μm。因?yàn)樵谂_(tái)面區(qū)兩個(gè)側(cè)面的上的柵電極都夾著臺(tái)面區(qū)，耗盡層從臺(tái)面區(qū)的兩個(gè)側(cè)面擴(kuò)張。因此，如果臺(tái)面區(qū)的寬度為從6.4至7.4μm，則可以用和pn結(jié)電位一樣低的電壓耗盡臺(tái)面區(qū)。在將IGBT用于從600V至3300V的擊穿電壓等級(jí)的情況下，常常用等式r＝V/20將硅晶片的電阻值r與擊穿電壓等級(jí)V相關(guān)聯(lián)。當(dāng)在室溫下應(yīng)用由等式(1)表達(dá)的關(guān)系時(shí)，獲得將最大臺(tái)面寬度與擊穿電壓等級(jí)的平方根相關(guān)聯(lián)的圖13.圖13中所述的關(guān)系由關(guān)系式W＜0.186V1/2表示。為了獲得高擊穿電壓，最好將臺(tái)面設(shè)置在滿足上述關(guān)系式的范圍內(nèi)。
結(jié)合由重?fù)诫s的p型硅基片1和輕摻雜的n型漂移層2所形成的硅晶片對(duì)根據(jù)本發(fā)明的實(shí)施例的IGBT進(jìn)行了說明。另選地，采用n型FZ晶片也沒有問題。用下列方法制造使用n型FZ晶片的槽IGBT。在n型FZ晶片的一個(gè)主表面形成槽MOS結(jié)構(gòu)。然后，通過從其另一主表面化學(xué)機(jī)械拋光(CMP)來拋光在其中形成的具有槽MOS結(jié)構(gòu)的n型FZ晶片。最后，通過從拋光的主表面注入p型摻雜物來形成p型集電極層。
權(quán)利要求
1.一種絕緣柵半導(dǎo)體器件，其特征在于，包括第一導(dǎo)電類型的第一半導(dǎo)體層；在所述第一半導(dǎo)體層上的第二導(dǎo)電類型的第二半導(dǎo)體層；在所述第二半導(dǎo)體層上的表面部分中形成的條形槽；在槽之間的第一導(dǎo)電類型的第三半導(dǎo)體區(qū)，所述第三半導(dǎo)體區(qū)在槽的縱向上選擇性地形成；選擇性地在所述第三半導(dǎo)體區(qū)的一個(gè)或多個(gè)表面部分中形成的第二導(dǎo)電類型的一個(gè)或多個(gè)第四半導(dǎo)體區(qū)；在所述槽中柵電極，在所述柵電極和所述槽之間插入了一層絕緣薄膜；與所述第三半導(dǎo)體區(qū)和所述第四半導(dǎo)體區(qū)接觸的發(fā)射電極；和與所述第一半導(dǎo)體層接觸的集電極。
2.如權(quán)利要求1所述的絕緣柵半導(dǎo)體器件，其特征在于，用在相鄰的第三半導(dǎo)體區(qū)之間的絕緣層覆蓋在相鄰槽之間延伸的所述第二半導(dǎo)體層的延伸部分。
3.如權(quán)利要求1或2所述的絕緣柵半導(dǎo)體器件，其特征在于，所述第三半導(dǎo)體區(qū)和所述第四半導(dǎo)體區(qū)的表面面積之和與所述第一半導(dǎo)體層的表面面積的比小于等于80％并且大于等于10％。
4.如權(quán)利要求1-3中任一所述的絕緣柵半導(dǎo)體器件，其特征在于，所述第三半導(dǎo)體區(qū)和所述第四半導(dǎo)體區(qū)通過所述發(fā)射電極的公共部分相互電連接。
5.如權(quán)利要求1-4中任一所述的絕緣柵半導(dǎo)體器件，其特征在于，槽以相同間隔設(shè)置且夾在槽之間的區(qū)域的寬度滿足下列條件W＜0.186V1/2，其中，V表示絕緣柵半導(dǎo)體器件的額定電壓。
6.如權(quán)利要求1-5中任一所述的絕緣柵半導(dǎo)體器件，其特征在于，所述第三半導(dǎo)體區(qū)與所述槽對(duì)角地排列以形成棋盤形圖案。
7.一種制造絕緣柵半導(dǎo)體器件的方法，其特征在于，包括以下步驟從第一導(dǎo)電類型的第一半導(dǎo)體層上所形成的第二導(dǎo)電類型的第二半導(dǎo)體層的表面形成槽；在所述槽中形成絕緣層并在所述槽中形成柵電極，絕緣層插在它們之間；并用雜質(zhì)擴(kuò)散選擇性地形成第三半導(dǎo)體區(qū)和第四半導(dǎo)體區(qū)使所述第三半導(dǎo)體區(qū)和所述第四半導(dǎo)體區(qū)的擴(kuò)散層不越過所述槽。
全文摘要
根據(jù)本發(fā)明的槽MOSFET包括槽之間的臺(tái)面區(qū)，該臺(tái)面區(qū)與發(fā)射電極相連以固定臺(tái)面區(qū)電位使得臺(tái)面區(qū)不會(huì)引起任何浮動(dòng)結(jié)構(gòu)；分布在臺(tái)面區(qū)內(nèi)的p型基極區(qū)；和設(shè)有發(fā)射極結(jié)構(gòu)的分布的p型基極區(qū)(臺(tái)面區(qū)內(nèi)的限定區(qū)域)。根據(jù)本發(fā)明的槽MOSFET有利于在將槽IGBT的導(dǎo)通狀態(tài)壓降抑制得和IEGT的導(dǎo)通狀態(tài)壓降一樣低的同時(shí)降低開關(guān)損耗，減少總損耗，并提高其導(dǎo)通屬性。根據(jù)本發(fā)明的槽MOSFET還有利于減少柵極與其發(fā)射極之間的電容，因?yàn)闇p少了柵電極面向發(fā)射極結(jié)構(gòu)的區(qū)域。以有點(diǎn)窄的間隔設(shè)置槽柵極結(jié)構(gòu)的根據(jù)本發(fā)明的槽MOSFET有利于緩解在槽的底部的電場局部化并獲得高擊穿電壓。根據(jù)本發(fā)明的槽MOSFET使槽之間的臺(tái)面區(qū)寬度變窄使得可以通過施加約幾伏的電壓容易地耗盡延伸到槽之間的臺(tái)面區(qū)中的n型層的延伸部分。
文檔編號(hào)H01L21/02GK1812121SQ20051010368
公開日2006年8月2日 申請(qǐng)日期2005年9月9日 優(yōu)先權(quán)日2005年1月27日
發(fā)明者大月正人 申請(qǐng)人:富士電機(jī)電子設(shè)備技術(shù)株式會(huì)社