專利名稱：非易失存儲(chǔ)單元陣列及其制造方法和操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非隔離(isolation-less)非接觸(contact-less)的浮柵非易失存儲(chǔ)單元陣列及其制造和操作方法。對(duì)于每個(gè)存儲(chǔ)單元存在有多種的結(jié)構(gòu)，包括每個(gè)單元的多位存儲(chǔ)。
背景技術(shù)：
其上具有用于儲(chǔ)存電荷的浮柵、以便控制半導(dǎo)電材料襯底中溝道中的電流傳導(dǎo)的非易失存儲(chǔ)單元，在本領(lǐng)域中是公知的。例如，參見(jiàn)美國(guó)專利US5029130，這里結(jié)合該公開(kāi)供參考。在結(jié)構(gòu)上，使用浮柵用于儲(chǔ)存的非易失存儲(chǔ)單元可分為堆疊柵結(jié)構(gòu)或分裂柵結(jié)構(gòu)。在堆疊柵中，控制柵極直接位于浮柵的上面。在分裂柵中，控制柵極位于一側(cè)，并和浮柵一起控制溝道的另一部分。
非接觸的浮柵非易失存儲(chǔ)單元陣列也是本領(lǐng)域公知的。術(shù)語(yǔ)“非接觸”指的是將陣列中的存儲(chǔ)單元的源線和位線進(jìn)行掩埋。非接觸允許存儲(chǔ)單元更緊密地設(shè)置在一起，因?yàn)樵诎雽?dǎo)體結(jié)構(gòu)中不必刻蝕接觸或通孔用于接觸位線或源線。例如，參見(jiàn)美國(guó)專利6420231和6103573。這些專利公開(kāi)了非接觸的浮柵非易失存儲(chǔ)單元陣列，但是使用了場(chǎng)氧化物來(lái)分隔存儲(chǔ)單元的行或列。
在由Keiichi Yoshida等人發(fā)表的題目為“A l Gb Multi-LevelAG-AND-Type Flash Memory with 10MB/s Programming Throughputfor Mass Storage Application”、在2003 IEEE Interna tional SolidState Circuits Conference，Session 16，2003年公開(kāi)的文章中，作者介紹了浮柵非易失存儲(chǔ)單元陣列。還可以參見(jiàn)由Y.Sasago等人在2002 IEDM第952-954頁(yè)公開(kāi)的題目為“10-MB/s Multi-LevelProgramming of Gb-Scale Flash Memory Enabled by New AG-AND CellTechnology”的文章。
在上述文章中公開(kāi)的浮柵非易失存儲(chǔ)單元陣列10的橫截面圖示于圖1A中。陣列10的示意圖示于圖1B中。陣列10包括設(shè)置成多個(gè)行和列的多個(gè)存儲(chǔ)單元12。每個(gè)存儲(chǔ)單元包括具有柵極14、第一端子16和第二端子18的常規(guī)晶體管11。此外，存儲(chǔ)單元12包括堆疊柵浮柵晶體管15，它具有控制柵24、浮柵22、連接到晶體管11的第二端子18的第一端子19以及第二端子20。因此每個(gè)存儲(chǔ)單元12具有四個(gè)端子第一端子16、第二端子20、晶體管柵極端14和控制柵極端24。此外，如從圖1B所看到的，在相同行中相鄰的存儲(chǔ)單元12共享公共掩埋線，該公共掩埋線是用于存儲(chǔ)單元到一側(cè)的掩埋源線，并且是用于存儲(chǔ)單元到另一側(cè)的掩埋位線。此外，相同列中的存儲(chǔ)單元12具有連接在一起的晶體管柵極14。因此，掩埋源線20、掩埋位線16和晶體管柵極14都在列方向上延伸。最后，相同行上的存儲(chǔ)單元具有連接到相同行線30的它們的控制柵極24。此外，所有存儲(chǔ)單元12都制作在半導(dǎo)體襯底的平坦表面上。
本發(fā)明的一個(gè)目的是增加陣列10的密度，和提供一種制造這種改進(jìn)的存儲(chǔ)單元陣列的方法。

發(fā)明內(nèi)容
相應(yīng)地，在本發(fā)明中，非易失存儲(chǔ)單元陣列包括半導(dǎo)體襯底，它具有形成在襯底中并以多個(gè)行和列設(shè)置的多個(gè)非易失存儲(chǔ)單元。
在第一實(shí)施例中，每個(gè)存儲(chǔ)單元包括第一端子和第二端子，其間具有溝道，溝道具有的第一部分和第二部分。晶體管柵極與襯底絕緣并設(shè)置成控制溝道的的第一部分中的電流傳導(dǎo)。浮柵與襯底絕緣并設(shè)置成控制溝道第二部分中的電流傳導(dǎo)。控制柵極容性地耦合到浮柵。多個(gè)掩埋位線基本上彼此平行地設(shè)置在襯底中。每個(gè)掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第一端子，其中相同行的相鄰存儲(chǔ)單元共享公共掩埋位線。多個(gè)掩埋源線也彼此平行地設(shè)置在襯底中，其中每個(gè)掩埋源線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，其中相同行中的相鄰存儲(chǔ)單元共享公共掩埋源線。多個(gè)柵極線基本上彼此平行地設(shè)置，并且每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上。最后，多個(gè)字線基本上彼此平行地設(shè)置，每個(gè)字線電連接到在相同行中設(shè)置的存儲(chǔ)單元的控制柵。
在第二實(shí)施例中，每個(gè)存儲(chǔ)單元包括第一端子和第二端子，在襯底中在第一端子和第二端子之間具有溝道。襯底具有平坦表面。溝槽在襯底中以第一方向延伸，每個(gè)溝槽具有側(cè)壁和底壁。浮柵處于溝槽中，并且與側(cè)壁絕緣并設(shè)置成控制溝道中電流的傳導(dǎo)。控制柵極處于溝槽中并容性地耦合到浮柵。每個(gè)存儲(chǔ)單元的第一端子處于襯底中并沿著溝槽的底壁。第二端子處于襯底中并沿著與溝槽相鄰的平坦表面。多個(gè)掩埋位線基本上彼此平行地設(shè)置在襯底中，每個(gè)掩埋位線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子上，其中相同行中的相鄰存儲(chǔ)單元共享公共掩埋位線。多個(gè)掩埋源線在襯底中基本上彼此平行地設(shè)置，每個(gè)掩埋源線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第一端子上，其中相同行的相鄰存儲(chǔ)單元共享公共掩埋源線。多個(gè)字線基本上彼此平行地排列，并且每個(gè)字線電連接到在相同行中設(shè)置的存儲(chǔ)單元的控制柵極上。
在第三實(shí)施例中，每個(gè)存儲(chǔ)單元包括第一端子和第二端子，并在第一端子和第二端子之間在襯底中具有溝道，溝道具有第一部分、第二部分和第三部分。晶體管柵極與襯底絕緣，并設(shè)置成控制電流在溝道的第二部分中的傳導(dǎo)。第一浮柵與襯底絕緣并設(shè)置成控制電流在溝道第二部分中的傳導(dǎo)。第二浮柵與襯底絕緣并設(shè)置成控制電流在溝道第三部分中的傳導(dǎo)。溝道的第二部分位于溝道的第一部分和溝道的第三部分之間。第一控制柵極容性地耦合到第一浮柵。第二控制柵極容性地耦合到第二浮柵。多個(gè)掩埋位線在襯底中基本上彼此平行地設(shè)置，并設(shè)置成連接相同列的存儲(chǔ)單元。第一多個(gè)掩埋位線的每個(gè)電連接到在相同列中設(shè)置的存儲(chǔ)單元的第一端子，其中相同行的相鄰存儲(chǔ)單元共享公共第一端子。第二多個(gè)掩埋位線的每個(gè)電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，其中相同行的相鄰存儲(chǔ)單元共享公共第二端子。多個(gè)柵極線基本上彼此平行地設(shè)置，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極。多個(gè)字線基本上彼此平行地設(shè)置，每個(gè)字線電連接到在相同行中設(shè)置的每個(gè)存儲(chǔ)單元的第一和第二控制柵極上。
本發(fā)明還公開(kāi)了上述存儲(chǔ)單元陣列的制造和操作方法。


圖1A是現(xiàn)有技術(shù)的浮柵非易失存儲(chǔ)單元陣列的剖面圖。
圖1B是圖1A所示的浮柵非易失存儲(chǔ)單元陣列的示意圖。
圖2是本發(fā)明的非隔離、非接觸的浮柵非易失存儲(chǔ)單元陣列的第一實(shí)施例的示意圖。
圖3A是可以在圖2所示的第一實(shí)施例中使用的存儲(chǔ)單元的第一種形式的透視剖面圖。
圖3B是可以在圖2所示的第一實(shí)施例中使用的存儲(chǔ)單元的第二種形式的剖面圖。
圖4A-4J是為了制造可以在圖2所示陣列的第一實(shí)施例中使用的圖3A所示的存儲(chǔ)單元的第一種形式的本發(fā)明方法的透視剖面圖。
圖5A-5F是可用于制造可在圖2所示陣列的第一實(shí)施例中使用的圖3A所示的存儲(chǔ)單元的第一種形式的本發(fā)明第二種方法的透視剖面圖。
圖6是本發(fā)明的非隔離、非接觸的浮柵非易失存儲(chǔ)單元陣列的第二實(shí)施例的示意圖。
圖7是可用在圖6所示第二實(shí)施例中的存儲(chǔ)單元的第一種形式的透視剖面圖。
圖8是本發(fā)明的非隔離、非接觸的浮柵非易失存儲(chǔ)單元陣列的第三實(shí)施例的示意圖。
圖9A是可用在圖8所示陣列的第三實(shí)施例中的存儲(chǔ)單元的第一種形式的透視剖面圖。
圖9B是可用在圖8所示陣列的第三實(shí)施例中的存儲(chǔ)單元的第二種形式的剖面圖。
圖9C是可用在圖8所示陣列的第三實(shí)施例中的存儲(chǔ)單元的第三種形式的透視剖面圖。
具體實(shí)施例方式
第一實(shí)施例參見(jiàn)圖2，其中示出了本發(fā)明的浮柵非易失存儲(chǔ)單元陣列110的第一實(shí)施例的示意圖。陣列110包括設(shè)置成多個(gè)行和列的多個(gè)存儲(chǔ)單元112。。在晶體管級(jí)上，每個(gè)存儲(chǔ)單元112與圖1B所示的存儲(chǔ)單元12相同。圖2所示的陣列110和圖1B所示的陣列10之間的差別是連接每個(gè)存儲(chǔ)單元112的電路的方式不同。更特別是，對(duì)于存儲(chǔ)陣列110，每個(gè)掩埋位線16電連接到在共享公共掩埋位線的相同行中與相鄰存儲(chǔ)單元位于相同列中設(shè)置的存儲(chǔ)單元的第一端子上。這樣，例如，相同行的存儲(chǔ)單元112B和存儲(chǔ)單元112C共享公共掩埋位線16B。此外，陣列110中的每個(gè)掩埋源線20連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，其中相同行的相鄰存儲(chǔ)單元共享公共掩埋源線。這樣，存儲(chǔ)單元112A和存儲(chǔ)單元112B共享公共掩埋源線20A。在其它方面，存儲(chǔ)陣列110按照與圖1B所示的存儲(chǔ)陣列10相同的方式進(jìn)行連接。
作為在相同行的存儲(chǔ)單元互連中這個(gè)變化的結(jié)果，可以進(jìn)一步使存儲(chǔ)陣列110緊湊。
參見(jiàn)圖3A，，其中示出了用在存儲(chǔ)陣列110中的存儲(chǔ)單元1121的第一種形式。如公知的那樣，非易失存儲(chǔ)單元陣列110由半導(dǎo)體襯底50如單晶硅構(gòu)成。襯底50具有平坦表面52。多個(gè)非易失存儲(chǔ)單元112形成在襯底50中，并設(shè)置成多個(gè)行和列。每個(gè)存儲(chǔ)單元1121具有構(gòu)成在襯底50中的溝槽中的其一部分。多個(gè)溝槽處于襯底中，并基本上彼此平行，每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁。掩埋源線20沿著溝槽的底壁延伸。相同列中的一對(duì)相鄰存儲(chǔ)單元的浮柵位于相同溝槽中并與溝槽的側(cè)壁絕緣。這樣，存儲(chǔ)單元112A的浮柵22A與溝槽的第一側(cè)壁絕緣。相同列的第二存儲(chǔ)單元112B的浮柵22B與第一存儲(chǔ)單元112A相鄰，并設(shè)置在相同的溝槽中。浮柵22B與第二側(cè)壁絕緣。相鄰存儲(chǔ)單元112A和112B共享公共控制柵極24A，其設(shè)置在該溝槽中并與浮柵22A和22B都絕緣。與每個(gè)溝槽相鄰的是襯底50的平坦表面52部分。存儲(chǔ)單元112的晶體管柵極14與平坦表面52絕緣并與其隔開(kāi)，晶體管柵極14與該溝槽相鄰。最后，掩埋位線16也沿著平坦表面52延伸，并與晶體管柵極14相鄰。實(shí)際上，掩埋位線16位于相鄰存儲(chǔ)單元12A的一對(duì)晶體管柵極14之間。
參見(jiàn)圖3B，其中示出了用在陣列110的第一實(shí)施例中的存儲(chǔ)單元1122的第二種形式。在圖3B所示的第二種形式中，相鄰存儲(chǔ)單元112的晶體管柵極14位于溝槽中。浮柵22和控制柵極24也部分地位于溝槽58中。
制造方法I參見(jiàn)圖4A-4J，其中示出了用在圖2所示陣列110的第一實(shí)施例中的圖3A所示存儲(chǔ)單元1121的第一種形式的第一種制造方法。使用存儲(chǔ)單元1121的非隔離、非接觸的存儲(chǔ)單元陣列110開(kāi)始于單晶半導(dǎo)電材料的襯底50，如硅。在襯底50的表面52上淀積氮化硅54，然后對(duì)其構(gòu)圖形成開(kāi)口56。開(kāi)口56是在氮化硅54中開(kāi)出的露出襯底50的表面52的多個(gè)列或條。這可以通過(guò)使用掩模和刻蝕的常規(guī)光刻技術(shù)來(lái)實(shí)現(xiàn)。應(yīng)該注意的是，這里使用的術(shù)語(yǔ)“列”或“行”可以互換使用，不限于特殊方向。
下一步驟是通過(guò)開(kāi)口56在襯底50中切割溝槽58。每個(gè)溝槽58在列方向連續(xù)地延伸。這示于圖4B中。得到的溝槽58具有兩個(gè)側(cè)壁和底壁。這就露出了溝槽58中的硅襯底50。
進(jìn)行氧化工藝，從而氧化襯底50的溝槽58內(nèi)的暴露的硅。這可以例如通過(guò)對(duì)圖4B所示結(jié)構(gòu)進(jìn)行1000度下60秒的熱氧化來(lái)實(shí)現(xiàn)。結(jié)果是沿著溝槽58的側(cè)壁和沿著其底壁形成了二氧化硅層60。二氧化硅層60大約八十(80)埃厚。應(yīng)該認(rèn)識(shí)到這里公開(kāi)的尺寸和這里公開(kāi)的工藝是用于90nm尺寸的光刻工藝。顯然，對(duì)不同光刻尺寸的選擇將改變厚度、時(shí)間、溫度等的尺度。然后在每個(gè)位置上淀積多晶硅層62，包括在二氧化硅層60上。然后各向異性地刻蝕多晶硅層62，沿著溝槽58的兩個(gè)側(cè)壁的每一個(gè)形成多晶硅間隔物62。
沿著溝槽58的兩側(cè)壁的多晶硅間隔物62可以成形為使得沿著其一個(gè)端部、即距離溝槽58的底壁最遠(yuǎn)的端部形成尖端。這可以通過(guò)淀積多晶硅來(lái)實(shí)現(xiàn)，從而其完全填充溝槽58。平面化刻蝕工藝，如化學(xué)機(jī)械拋光(CMP)，使多晶硅表面與氮化物54的頂部齊平。進(jìn)行另一次刻蝕使多晶硅達(dá)到所希望水平的凹陷。傾斜刻蝕使得與氮化物54相鄰的多晶硅62刻蝕地較慢，導(dǎo)致在多晶硅62和氮化物54的界面處形成銳角。通過(guò)氧化物淀積和各向異性刻蝕形成的氧化物電介質(zhì)間隔物限定了與氮化物54的每個(gè)溝槽邊緣相鄰的厚度區(qū)域。這個(gè)氧化物用作刻蝕掩模，從而多晶硅62被分離成兩個(gè)部分，一個(gè)部分用于溝槽58的每一個(gè)側(cè)壁。
或者，可以在多晶硅間隔物62的另一端，即到溝槽58的底壁最近的端部形成尖端。這可以通過(guò)以相對(duì)于溝槽底部成鈍角而形成溝槽壁58來(lái)實(shí)現(xiàn)。多晶硅間隔物62是通過(guò)淀積和垂直刻蝕形成的。這就沿著溝槽58的側(cè)壁留下多晶硅間隔物。壁側(cè)多晶硅面和開(kāi)口側(cè)多晶硅面之間的角度差異形成對(duì)于多晶硅間隔物的錐形形狀，具有到溝槽58的底壁最近的窄端。利用足夠的角度和深度，這個(gè)錐形形成銳利的尖端。
在到溝槽58的底壁最遠(yuǎn)的多晶硅間隔物62的一端形成尖端，還是在到溝槽58的底壁最近的一端形成尖端，可以根據(jù)需要的擦除方式進(jìn)行選擇，如下面解釋的。在任何情況下，在間隔物62的一端或另一端都可以形成尖端。然后進(jìn)行注入步驟，即沿著溝槽58的底壁形成掩埋源線20。得到的結(jié)構(gòu)示于圖4C中。
然后進(jìn)行熱氧化工藝，氧化多晶硅間隔物62并形成沿著溝槽58的側(cè)壁覆蓋多晶硅間隔物62的氧化物區(qū)64。此外，熱氧化工藝沿著溝槽58的底壁氧化了硅襯底50。然后氧化物層64覆蓋多晶硅間隔物62并沿著溝槽58的底壁。然后多晶硅66在所有位置上淀積并填充溝槽58。然后使用CMP(化學(xué)機(jī)械拋光)除去淀積在氮化硅54上的多晶硅66，并對(duì)多晶硅66進(jìn)行平面化，使溝槽58中的多晶硅66的水平面與氮化硅54的水平面在一個(gè)平面內(nèi)。優(yōu)選地，然后(利用反應(yīng)離子刻蝕(RIE))將多晶硅66刻蝕到氮化硅54的頂表面以下的水平。得到的結(jié)構(gòu)示意圖4D中。
然后進(jìn)行光致抗蝕劑掩蔽步驟，其中在與形成溝槽58的方向基本上垂直的方向上在光致抗蝕劑70中形成條形開(kāi)口。這樣，這些條形露出位于溝槽58中的部分氮化硅54和部分多晶硅66。通過(guò)選擇RIE刻蝕，從溝槽58內(nèi)的露出部分除去多晶硅66。除去多晶硅66之后，用氧化物64作為刻蝕停止層，改變刻蝕劑，從而進(jìn)一步進(jìn)行RIE刻蝕，以便用硅作為刻蝕停止層來(lái)切割二氧化硅64。除去二氧化硅層64之后，繼續(xù)進(jìn)行RIE刻蝕，直到在開(kāi)口68中沿著溝槽58的側(cè)壁切割多晶硅62并停止于氧化物層60為止。結(jié)果是在溝槽58內(nèi)形成一對(duì)不連續(xù)的多晶硅間隔物62。得到的結(jié)構(gòu)示于圖4E中。
然后除去光致抗蝕劑70，并用二氧化硅72填充整個(gè)結(jié)構(gòu)，即填充開(kāi)口68內(nèi)的“切口”。此外，二氧化硅74覆蓋被光致抗蝕劑70覆蓋的溝槽58內(nèi)的區(qū)域中的多晶硅66。然后進(jìn)行CMP拋光，從氮化硅54的頂表面除去氧化物。得到的結(jié)構(gòu)示于圖4F中。
然后進(jìn)行氮化硅54的選擇化學(xué)或RIE刻蝕，除去氮化硅54。得到的結(jié)構(gòu)示于圖4G中。
然后在圖4G所示結(jié)構(gòu)的整個(gè)表面上淀積二氧化硅層76。之后，在二氧化硅76上淀積一層多晶硅78。進(jìn)行多晶硅78的RIE刻蝕，導(dǎo)致多晶硅78形成鄰接于與溝槽58直接相鄰的二氧化硅76的間隔物。間隔物的形成是本領(lǐng)域公知的，由此通過(guò)膜淀積厚度和刻蝕除去速度來(lái)控制尺度。這允許形成不受光刻節(jié)點(diǎn)約束的緊湊結(jié)構(gòu)。得到的結(jié)構(gòu)示于圖4H中。
然后進(jìn)行如圖4H所示結(jié)構(gòu)的注入。離子注入形成掩埋位線16，它位于成對(duì)的相鄰多晶硅間隔物78之間。得到的結(jié)構(gòu)示于圖4I中。
然后將字線30穿過(guò)二氧化硅76通過(guò)接觸而連接到多晶硅66中，這形成控制柵極24。盡管在陣列中使用接觸來(lái)連接字線30，但是在上部水平上的用于接觸的形態(tài)不限于到下部水平的接觸，如位線結(jié)16或源結(jié)20。因此，與位線接觸陣列相比，這種結(jié)構(gòu)實(shí)現(xiàn)了進(jìn)一步緊湊的結(jié)構(gòu)。得到的結(jié)構(gòu)示于圖4J中。
如從前面看到的，具有存儲(chǔ)單元112的陣列110具有掩埋位線、掩埋源線，并且沒(méi)有任何場(chǎng)氧化物或STI(淺溝槽隔離)來(lái)分離陣列110內(nèi)的存儲(chǔ)單元112的行或列。這樣，存儲(chǔ)陣列110是非隔離的浮柵存儲(chǔ)單元陣列。
制造方法II參見(jiàn)圖5A-5F，其中示出了制造具有存儲(chǔ)單元1121的存儲(chǔ)陣列110的第二種制造方法的步驟順序。再次地，在第一步驟中，使用具有平坦表面52的襯底50，而沒(méi)有氧化物或淺溝槽隔離形成用于分離形成或?qū)⒁纬稍谄渲械拇鎯?chǔ)單元場(chǎng)的行和列。掩模54如氮化硅形成在襯底50的平坦表面52上。在氮化硅54中形成在第一方向(如列方向)延伸的多個(gè)間隔開(kāi)的開(kāi)口57。這可以例如通過(guò)使用光致抗蝕劑和常規(guī)掩蔽技術(shù)來(lái)實(shí)現(xiàn)。這完全類似于圖4A所示第一步驟。得到的結(jié)構(gòu)示于圖5A中。
在每個(gè)開(kāi)口57中，與氮化硅54相鄰并沿著襯底50的頂部平坦表面52形成二氧化硅76。之后，形成多晶硅間隔物78，每個(gè)多晶硅間隔物78沿著開(kāi)口57的側(cè)壁鄰接于二氧化硅層76，并與氮化硅54直接相鄰。在該對(duì)多晶硅間隔物78之間，進(jìn)行離子注入，形成掩埋位線16。最后，二氧化硅80填充每個(gè)開(kāi)口57內(nèi)的該對(duì)多晶硅間隔物78之間的空間。得到的結(jié)構(gòu)示于圖5B中。形成二氧化硅層76、多晶硅間隔物78、掩埋位線16、和填充多晶硅間隔物78之間的區(qū)域的二氧化硅80的具體細(xì)節(jié)在美國(guó)專利US6329685中全部被公開(kāi)了。該公開(kāi)在此通過(guò)全部引用作為參考。特別是，可以參考圖2F-4到圖2I-4及其說(shuō)明，其詳細(xì)描述了相類似結(jié)構(gòu)的形成。
形成圖5B所示的結(jié)構(gòu)之后，除去氮化硅54。這就留下了氮化硅54所占據(jù)的多個(gè)間隔開(kāi)的開(kāi)口56。得到的結(jié)構(gòu)示于圖5C中。
然后將溝槽58切割成圖5C所示的結(jié)構(gòu)。這可以通過(guò)各向異性刻蝕襯底50從而形成溝槽58來(lái)實(shí)現(xiàn)。這與圖4B所示溝槽58的形成是相同的。得到的結(jié)構(gòu)示于圖5D中。
與形成圖4C所示結(jié)構(gòu)所描述的步驟相類似，沿著溝槽58的側(cè)壁和底壁形成二氧化硅60。隨后，形成多晶硅間隔物62，它具有在作為到溝槽58的底壁最遠(yuǎn)的端部的一端、或在作為到溝槽58的底壁最近的端部的另一端形成的尖端，所有都是以與前述相同的方式。之后，進(jìn)行注入，形成掩埋源線20。得到的結(jié)構(gòu)示于圖5E中。
與圖4D所述的工藝相類似，然后在多晶硅間隔物62上并沿著溝槽56的底壁形成二氧化硅64。然后進(jìn)行多晶硅66的淀積，以便充分填充溝槽并位于二氧化硅80的頂部。然后，利用覆蓋希望保留的字線30的光致抗蝕劑，在基本上垂直于第一方向的第二方向上對(duì)二氧化硅80上的多晶硅66進(jìn)行構(gòu)圖。進(jìn)行選擇RIE或各向異性刻蝕，以便除去溝槽58中的露出的多晶硅66。這還除去了氧化物80上的所有多晶硅66以及溝槽58中的多晶硅66，露出溝槽58內(nèi)的二氧化硅80和二氧化硅層64。在形成二氧化硅80期間，它必須已經(jīng)形成，使得它比溝槽58內(nèi)的二氧化硅層64更厚。這樣，此時(shí)，進(jìn)行二氧化硅的RIE刻蝕。在露出多晶硅間隔物78之前，該刻蝕將比露出多晶硅間隔物62的二氧化硅80更快地刻蝕掉二氧化硅64。一旦露出多晶硅62，使用多晶硅62的選擇刻蝕來(lái)刻蝕掉多晶硅62，從而形成多晶硅62的島，而沒(méi)有刻蝕多晶硅間隔物78。得到的結(jié)構(gòu)示于圖5F中。
制造方法III下面是使用圖3B所示的存儲(chǔ)單元1122的第二種形式的陣列110的制造方法。使用了如圖4A和4B所示的形成氮化硅層54、形成開(kāi)口56和刻蝕以形成溝槽58的步驟。之后，氧化溝槽58的底壁，形成底部氧化物區(qū)。還進(jìn)行底部注入，從而形成掩埋位線16。然后淀積多晶硅，使用例如CMP對(duì)其平面化到氮化物54的水平。然后將多晶硅回刻蝕到溝槽54內(nèi)，并到達(dá)形成柵極14的水平。然后氧化柵極14的頂部。在溝槽58中形成浮柵22(除了浮柵22的尖端開(kāi)始最接近于柵極14或溝槽58的底部之外)和控制柵極24是與圖4c-4g所述的工藝相同的工藝，包括除去氮化硅54。然后進(jìn)行注入，在平坦表面52附近形成掩埋源線20。然后如圖4J所示那樣形成字線接觸30。
現(xiàn)在介紹存儲(chǔ)單元陣列110的操作。讓我們假設(shè)要讀取、編程和擦除選擇的存儲(chǔ)單元112C。
讀取操作現(xiàn)在假設(shè)將要從如圖2所示的陣列110中讀取單元112C。施加于各個(gè)線的各個(gè)電壓如下。選擇的源線即20B保持在地。所有未選擇的源線20也保持在地。給選擇的位線即16B提供電壓Vd。所有未選擇的位線16保持在0V。給選擇的字線30A提供Vg電壓，如果不編程浮柵22C，則電壓Vg足以使浮柵晶體管15C導(dǎo)通。然而，如果編程浮柵22C，則電壓Vg不足以使溝道導(dǎo)通，其是沿著溝槽58中的側(cè)壁與浮柵22C相鄰的一部分。所有其它未選擇的字線30都保持在地。最后，給選擇的晶體管11C的柵極14C提供Vg電壓。這個(gè)電壓足以使沿著位線16和溝槽58之間的平坦表面52的溝道導(dǎo)通。所有其它晶體管柵極14保持在地或保持在負(fù)電壓。結(jié)果是，可以看到，如果給浮柵22C充電，則其上的電壓足以抵消提供給控制柵極24C和與浮柵相鄰的溝道的電壓Vg，即沿著溝槽58的側(cè)壁與浮柵22C相鄰的部分將不傳導(dǎo)電荷。結(jié)果是，沒(méi)有電流流過(guò)存儲(chǔ)單元112C。另一方面，如果不編程浮柵22C，則溝道將導(dǎo)通，并且由于晶體管柵極14C也導(dǎo)通了，則存在從源線20B到位線16B的電子傳導(dǎo)路徑，并且存儲(chǔ)單元112C將傳導(dǎo)電流。
關(guān)于對(duì)相同行的未選擇存儲(chǔ)單元的干擾，由于所有未選擇晶體管柵極14都保持在0V或保持在負(fù)電壓，則那些存儲(chǔ)單元112不導(dǎo)通。這樣，沒(méi)有電流在相同行的這些存儲(chǔ)單元中流動(dòng)。關(guān)于與存儲(chǔ)單元112C相同列的存儲(chǔ)單元，由于未選擇的字線30B處于地，即使不編程浮柵22G，字線30B上的0V也不足以使與浮柵22G相鄰的溝道導(dǎo)通。這樣，存儲(chǔ)單元112G和與選擇的存儲(chǔ)單元112C相同列中的其它存儲(chǔ)單元將不傳導(dǎo)任何電流。
編程操作為了對(duì)所選存儲(chǔ)單元112C進(jìn)行編程，施加下列電壓。所選源線20B保持在正電壓，如4V。所有未選源線20保持浮置。所選位線16B保持在地或0V。所有未選位線16保持在Vdd。盡管不是必須的，即不必給未選位線16施加正電壓，在柵極14上的地電壓不充分的情況下，正電壓將進(jìn)一步抑制電流在源線和位線之間的流動(dòng)。所選字線30A上升到高壓，如8V。所有未選字線30保持到地或其它這種低電位。給所選柵極14C提供Vt電壓。所有未選柵極線14保持在地。對(duì)于所選存儲(chǔ)單元112C，源線20B處于4V，位線16B處于0V，并且給柵極線14C提供足以使晶體管11的溝道導(dǎo)通的正電壓，并且控制柵極24C處于高電壓以便使溝槽58中的側(cè)壁中的溝槽導(dǎo)通，電子將沿著平坦表面52從位線16B橫穿到源線20B。朝向溝槽56，字線30A處于高電壓，它們經(jīng)歷了急劇的電壓增加并注入到浮柵22C上。這種電子注入到浮柵22C是利用了源極側(cè)注入或熱溝道電子注入的機(jī)理，并且是本領(lǐng)域公知的，如在美國(guó)專利US5029130中所述的。電子被注入，直到浮柵22C被充電到它使與浮柵22C相鄰的溝槽58的側(cè)壁中的溝道關(guān)斷的點(diǎn)為止。
相對(duì)于對(duì)相同行的存儲(chǔ)單元112的干擾，由于未選存儲(chǔ)單元112的柵極線14接地，因此這些存儲(chǔ)單元112不導(dǎo)通。因此，沒(méi)有電子在溝道中傳導(dǎo)，并且沒(méi)有被注入或編程。相對(duì)于相同列的存儲(chǔ)單元112，未選的字線30保持在低到負(fù)電位上。在這種情況下，不足以引起平坦表面52和溝槽58的結(jié)上急劇的電壓增加，以使電子注入到浮柵22上。這樣，相同列的存儲(chǔ)單元不受干擾。
擦除操作有三種可能的擦除操作。然后每種操作將確定浮柵22是否具有在溝槽56底壁附近的尖端、或者在距離溝槽56的底壁最遠(yuǎn)的端部附近具有尖端。如在美國(guó)專利US5029130中所述的，該尖端便于電子從浮柵22的Fowler-Nordheim隧穿。
在第一實(shí)施例中，電子從存儲(chǔ)單元112C的浮柵22C隧穿到控制柵極24和字線30A上。施加于所選存儲(chǔ)單元112C的各個(gè)端子上的電壓如下。所選源線20B保持在地電壓。未選源線20處于浮置。所選位線16B保持在地電壓。未選位線16保持浮置。所選字線30A上升到高電壓，如16V。未選字線30保持在地電壓。給所選柵極線14C提供0V。未選柵極線14保持浮置。由于控制柵極24C和浮柵22C之間的高容性耦合，并且控制柵極24C處于高電壓，因此來(lái)自浮柵22C的電子被吸引到控制柵極24C，并通過(guò)Fowler-Nordheim隧穿經(jīng)過(guò)距離溝槽58的底部最遠(yuǎn)的端部上的尖端，電子隧穿到控制柵極24C上。應(yīng)該注意的是，利用所選字線30A上的高電壓，將同時(shí)擦除相同行的所有存儲(chǔ)單元112。
在第二擦除模式中，通過(guò)使其上存儲(chǔ)的電子從浮柵22C隧穿到選擇晶體管11C的柵極14C，擦除所選存儲(chǔ)單元112C的浮柵22C。施加給陣列110的電壓如下。給所選源線20B提供地電壓，同時(shí)未選源線20保持浮置。所選位線16B保持在地，同時(shí)未選位線處于浮置。給所選字線30A提供-10伏，同時(shí)給未選字線30提供地電壓。所選柵極14C設(shè)有正電壓Vg，而未選柵極線14處于浮置。在這種模式中，利用控制柵極24C和浮柵22C之間的容性耦合，并利用施加于控制柵極24C的高負(fù)電壓，浮柵22C上的電子被控制柵極24C排斥，并且移動(dòng)靠近溝槽58的側(cè)壁。此外，利用處于正電壓的選擇柵極線14C，浮柵22C上的電子被吸引到正電位，并且通過(guò)氧化物層76隧穿到選擇柵極14C上。在這種模式中，只擦除了所選行30A中的存儲(chǔ)單元112C。來(lái)自浮柵24C的電子隧穿穿過(guò)距離溝槽56的底壁最遠(yuǎn)的尖端，并穿過(guò)所選氧化物層76到達(dá)選擇柵極14C上。
在第三種擦除模式中，電子從所選存儲(chǔ)單元112C的浮柵24C隧穿氧化物層60到達(dá)所選源線20B。這樣，施加于陣列110的電壓如下。所選源線20B保持在4V，而未選源線20處于浮置。沒(méi)有電壓施加到所選位線16B或其它任何位線16。負(fù)電壓如-8V施加于所選字線30A上。未選字線30具有提供給它的0V。所選柵極線14C具有施加于它的0V。未選柵極線14處于浮置。再次，由于控制柵極24C和浮柵22C之間的高容性耦合，施加于所選控制柵極24C的負(fù)電壓將使電子從浮柵22C的控制柵極24C一側(cè)向溝槽58的側(cè)壁排斥。此外，利用施加于所選源線20B的正電壓，則來(lái)自所選浮柵22C的電子被吸引，并隧穿穿過(guò)氧化物層60并進(jìn)入源線20B。應(yīng)該注意的是，在這種模式中，處于相同溝槽58中的浮柵22C和22D一起被同時(shí)擦除。
從前面的說(shuō)明可以看出，利用第二種擦除模式，可以進(jìn)行位擦除。這允許陣列110在擦除-驗(yàn)證-擦除-驗(yàn)證模式操作，由此在每個(gè)擦除操作之后，讀取單元112以便確定單元112是否已經(jīng)被完全擦除和沒(méi)有被過(guò)擦除。這樣，通過(guò)重復(fù)擦除和驗(yàn)證，可以在不發(fā)生過(guò)擦除的情況下擦除這個(gè)位。對(duì)于完全被擦除的那些位，擦除操作可以終止，而沒(méi)有被完全擦除的其它位可以繼續(xù)進(jìn)行擦除。因此，可以進(jìn)行一種擦除-驗(yàn)證-擦除順序的新方案。
從前面的說(shuō)明看出，利用陣列110，在陣列10中沒(méi)有擴(kuò)散接觸。這樣，陣列110是非接觸的陣列。此外，沒(méi)有場(chǎng)隔離區(qū)或場(chǎng)氧化物或淺溝槽隔離使存儲(chǔ)單元112的行或列彼此隔離的。這允許進(jìn)一步增加存儲(chǔ)單元陣列110的密度。最后，每個(gè)存儲(chǔ)單元112中的晶體管11的柵極14在源極側(cè)注入的操作中起幫助作用。不提供過(guò)擦除保護(hù)。因此，如在上面關(guān)于擦除模式2所討論的，在位級(jí)別上擦除-驗(yàn)證-擦除的能力允許存儲(chǔ)陣列110在不產(chǎn)生過(guò)擦除條件的模式下工作。最后，利用單元陣列110和制造方法，陣列110可以制成為使得單元可以擦除到控制柵極24中，或者到晶體管柵極14或到掩埋源極20。
第二實(shí)施例參見(jiàn)圖6，其中示出了本發(fā)明的陣列210的第二實(shí)施例的示意圖。陣列210包括設(shè)置成多個(gè)行和列的多個(gè)存儲(chǔ)單元212。每個(gè)存儲(chǔ)單元212包括浮柵非易失晶體管15，它具有浮柵22和控制柵極24以及第一端子16和第二端子20。多個(gè)存儲(chǔ)單元212連接成使得相同行的存儲(chǔ)單元212具有連接到公共字線30的它們的控制柵極24。相同列的存儲(chǔ)單元212的第一端子16連接在一起，并且它們的第二端子20連接在一起。彼此相鄰的相同列的存儲(chǔ)單元212在一側(cè)共享公共第一端子16，并在另一側(cè)共享公共第二端子20。
在圖6中所示的陣列210中使用的單元212的優(yōu)選實(shí)施例示于圖7中。單元212類似于圖3A中所示的單元112，除了不存在晶體管柵極14和位線16直接鄰接溝槽58之外。
陣列210中的單元212的制造方法基本上與圖4A-4J中所述的方法以及圖5A-5F中所述的方法相類似。
制造方法I在第一種方法中，形成陣列210的步驟與圖4A-4G中所示和所述的步驟相同。然而，之后，在溝槽區(qū)58中的結(jié)構(gòu)上和頂部平坦表面52上淀積二氧化硅層76。然后進(jìn)行離子注入，形成位于相鄰溝槽58之間的掩埋位線16。最后，進(jìn)行如圖4J所示和所述的步驟，以便通過(guò)字線30接觸控制柵極24。
制造方法II在存儲(chǔ)陣列210的第二種制造方法中，該方法采用類似于圖5A所示和所述的步驟。然而，在形成開(kāi)口57之后，沿著開(kāi)口57的側(cè)壁和沿著每個(gè)開(kāi)口57中的頂部平坦表面52只形成二氧化硅層76。進(jìn)行離子注入，并形成掩埋位線16。然后淀積覆蓋開(kāi)口57的二氧化硅80。從這種結(jié)構(gòu)，該方法按照與圖5C-5F所示和所述的步驟相同的方式繼續(xù)進(jìn)行。得到的結(jié)構(gòu)是存儲(chǔ)電壓212的陣列210。
讀取操作陣列210的讀取操作與陣列110的讀取操作相類似?，F(xiàn)在假設(shè)要讀取所選存儲(chǔ)單元212C，則施加于陣列210的電壓如下。對(duì)于所選字線30A，施加電壓Vg。未選字線30將具有施加給它的0V電壓。對(duì)于所選源線20A，施加0V。對(duì)于所選位線16B，施加Vd電壓。對(duì)于未選源線20B和所有與其相鄰的源線，即所選存儲(chǔ)單元212C的右側(cè)，給未選源線20施加電壓Vd。對(duì)于未選位線16，它也是所選存儲(chǔ)單元212C的“右側(cè)”，也施加電壓Vd。這樣，給所選位線16B的右側(cè)的存儲(chǔ)單元212、所有未選位線16和源線20施加電壓Vd，并且都將具有相等的電壓。這將不會(huì)使這些存儲(chǔ)單元212的任何一個(gè)導(dǎo)通。類似地，對(duì)于所有未選位線16，如16A，和處于所選源線20A左側(cè)的未選源線20，給其施加地電壓。這樣，在所選存儲(chǔ)單元212C“左側(cè)”的存儲(chǔ)單元也具有施加于源極和位線的相等電壓，由此不使這些存儲(chǔ)單元的溝道導(dǎo)通。通過(guò)這種方式，取決于電荷是否被儲(chǔ)存在浮柵222B上，只有選擇存儲(chǔ)單元212C具有流向其的電流。對(duì)于存儲(chǔ)單元，例如相同列上的存儲(chǔ)單元212G，字線30B不導(dǎo)通，存儲(chǔ)單元212G也不導(dǎo)通。
編程操作類似地，對(duì)于編程，用于編程單元212C而提供給陣列210的電壓如下。對(duì)于所選字線30A，提供高電壓，如+8V。對(duì)于所有未選字線，施加地電壓。給所選源線20A提供地電壓，并給所選位線16B提供正電壓，如+4V。這將使所選存儲(chǔ)單元212C導(dǎo)通，并利用提供給控制柵極24C的高電壓，則通過(guò)源極側(cè)注入或熱溝道電子注入的機(jī)理使電子注入到浮柵上。為使對(duì)未選存儲(chǔ)單元212上的干擾最小，所選位線16B右側(cè)的所有未選位線16和未選源線20被提供以4V電壓，這是與提供給所選位線16B相同的電壓。通過(guò)這種方式，所選存儲(chǔ)單元212C右側(cè)的所有存儲(chǔ)單元212將具有提供給其源線20和其位線16的相同電壓，由此不使存儲(chǔ)單元導(dǎo)通。類似地，對(duì)于所選存儲(chǔ)單元212C左側(cè)的所有存儲(chǔ)單元212，給未選源線20施加0V，并且未選位線16再次不使這些存儲(chǔ)單元212導(dǎo)通。
擦除操作對(duì)于存儲(chǔ)陣列210有兩種擦除操作模式。在第一種操作模式中，類似于對(duì)于陣列110所述的第一種模式，給所選字線30A施加高電壓，如+16V。給未選字線30提供0V。所選和未選線的所有源線20和位線16都保持在地。通過(guò)這種方式，同時(shí)擦除與所選存儲(chǔ)單元212B相同行上的所有存儲(chǔ)單元212。
在第二種操作模式中，相同溝槽中的成對(duì)所選存儲(chǔ)單元被同時(shí)擦除。這樣，如果存儲(chǔ)單元212B和存儲(chǔ)單元212C制作在相同溝槽中，則它們將被同時(shí)擦除。相同行和相同列及不同列中的所有其它存儲(chǔ)單元都不被擦除。在這種方式中，施加于存儲(chǔ)陣列210的電壓如下。對(duì)于所選字線30A，負(fù)電壓如-8V將施加于字線30A。0V或不足以從浮柵22D吸引電子的電壓施加于所選或未選掩埋位線16上。對(duì)于所選源線20A，施加正電壓+4V。所有其它未選源線20將具有提供給它的0V電壓。這樣，來(lái)自浮柵22B和22C的電子被控制柵極24上的負(fù)電壓排斥，并從所選源線20A吸引到正電壓，并且通過(guò)Fowler-Nordheim隧穿穿過(guò)二氧化硅層60，它們隧穿到源線20A。所有其它存儲(chǔ)單元212將不被擦除。
第三實(shí)施例參見(jiàn)圖8，其中示出了本發(fā)明的浮柵非易失存儲(chǔ)單元陣列310的第三實(shí)施例。再次，與陣列110和210的實(shí)施例相類似，實(shí)施例310是設(shè)置成多個(gè)行和列的非易失存儲(chǔ)單元312的非隔離、非接觸的陣列310。每個(gè)存儲(chǔ)單元312，例如存儲(chǔ)單元312A包括第一存儲(chǔ)晶體管15A1，它具有浮柵22A1及其相關(guān)的控制柵極24A1；第二存儲(chǔ)晶體管15A2，它具有浮柵22A2及其相關(guān)的控制柵極22A2；以及開(kāi)關(guān)晶體管11A，它具有柵極14A。開(kāi)關(guān)晶體管11位于兩個(gè)存儲(chǔ)晶體管15X1和15X2之間。位于相同行中的所有存儲(chǔ)單元312具有連接在一起的它們的控制柵極24X1和24X2。這樣，控制柵極24A1連接到存儲(chǔ)單元312A的控制柵極24A2，其連接到存儲(chǔ)單元312B的控制柵極24B1和控制柵極24B2上等。每個(gè)存儲(chǔ)單元312具有作為第一存儲(chǔ)晶體管15X1的第一端的第一端子16，以及作為第二存儲(chǔ)晶體管15X2的第二端的第二端子20。存儲(chǔ)單元陣列310設(shè)置成使得相同列中的存儲(chǔ)單元312具有連接在一起的相同的第一端子16，并具有連接在一起的其相同的第二端子20。此外，相鄰行的存儲(chǔ)單元312的列與相鄰列的存儲(chǔ)單元312共享公共第二端子20。這樣，第二端子20A被包括存儲(chǔ)單元312A的相同列中的存儲(chǔ)單元列與包括存儲(chǔ)單元312B的存儲(chǔ)單元列所共享。類似地，包括單元312B的存儲(chǔ)單元列的另一側(cè)，存儲(chǔ)單元共享第一端子16。這樣，存儲(chǔ)單元312B和該列的存儲(chǔ)單元與存儲(chǔ)單元312C和相同列中的存儲(chǔ)單元共享第一端子16B。最后，相同列中的晶體管11的所有晶體管柵極14連接在一起。
參見(jiàn)圖9A，其中示出了可以用在本發(fā)明的陣列310中的存儲(chǔ)單元的一種形式3121。存儲(chǔ)單元3121包括兩個(gè)溝槽58A和58B。在第一溝槽58A的底壁中的是掩埋位線16。在第二溝槽58B的底壁中的是掩埋源線20。如圖8中所示的，在陣列310中，源線20和位線16是相同的并且可以互換。該術(shù)語(yǔ)應(yīng)用于給定單元，但是相對(duì)于其它單元來(lái)說(shuō)是可以彼此互換的。它們可以都被稱為位線。與圖3A和圖7中所示的實(shí)施例相類似，每個(gè)溝槽具有兩個(gè)側(cè)壁。沿著該壁一側(cè)的是存儲(chǔ)單元3121的浮柵62A。沿著第二溝槽58B的另一個(gè)側(cè)壁的是存儲(chǔ)單元312A的浮柵62B。平坦頂表面52處于兩個(gè)溝槽58A和58B之間。位于平坦表面52上方的是晶體管柵極78。處于第一和第二溝槽58A和58B的每一個(gè)內(nèi)的分別是控制柵極66A和66B。每個(gè)控制柵極66A和66B在襯底50的頂部平坦表面52上方的位置上連接到字線30。
參見(jiàn)圖9B，其中示出了可用在圖8所示的陣列310中的存儲(chǔ)單元的第二種形式3122。在圖9B所示的形式中，晶體管柵級(jí)314連同浮柵22a1和22a2處于溝槽58中。
參見(jiàn)圖9C，其中示出了可以用在圖8所示的陣列310中的存儲(chǔ)單元陣列的第三種形式3123。在該形式中，第一和第二存儲(chǔ)晶體管15X1和15X2、柵極晶體管11都位于襯底50的平坦表面52上方。不存在形成在表面52中進(jìn)入襯底50的溝槽58。
有兩種方法形成圖9A中所示的用在陣列310中的第一種形式存儲(chǔ)單元3121，以及有一種方法形成圖9B中所示的第二種形式存儲(chǔ)單元3122。第一種方法是以圖4A-4J中所示和所述的方法為基礎(chǔ)的。第二種方法是以圖5A-5F中所示和所述的步驟為基礎(chǔ)的。第三種方法是以實(shí)現(xiàn)圖3B中所示實(shí)施例的方法為基礎(chǔ)的。
制造方法I在第一種方法中，形成溝槽58，并具有在圖4A-4G所示和所述的其中的浮柵22和控制柵極24的步驟，與在形成圖9A所示存儲(chǔ)單元312時(shí)使用的步驟相同。之后，在圖4G所示的結(jié)構(gòu)上淀積氧化物層76，并在氧化物76上淀積形成晶體管柵極14的多晶硅78，與圖4H所示的相同。但是，不要求將柵極刻蝕到分離的間隔物中；此外，不進(jìn)行如圖4I所示的形成在襯底50的平坦表面52中的掩埋位線16。最后，與圖4J所示和所述的步驟相類似的，建立經(jīng)過(guò)氧化物76到控制柵極的字線30和接觸。
制壁方法II在形成用在陣列310中的如圖9A所示的存儲(chǔ)單元3121的第二種方法中，在襯底的表面52上形成襯底50上的開(kāi)口57的步驟與圖5A中所示和所述的相同。然后在每個(gè)開(kāi)口57中淀積二氧化硅層76。然后在二氧化硅76上淀積形成晶體管柵極14的多晶硅層78。與圖5B中所示的結(jié)構(gòu)不同，不進(jìn)行形成掩埋位線16的注入。之后用氧化物層80覆蓋多晶硅78。隨后，使用除去氮化硅54和在其中形成氧化物和浮柵以及控制柵極和到控制柵極的字線30接觸的步驟，如圖5C-5F所示?；蛘?，通過(guò)本領(lǐng)域公知的常規(guī)柵極限定光刻，可以在柵極氧化物76上的多晶硅78上構(gòu)圖條形氧化物“硬掩?！?0。
制造方法III在形成圖9B所示的存儲(chǔ)單元3122的方法中，步驟與實(shí)施圖3B所示實(shí)施例時(shí)所示和所述的步驟相類似，除了沒(méi)有用于在每個(gè)溝槽58的底壁上形成掩埋位線16的注入之外。
存儲(chǔ)陣列310的操作如下。
讀取操作讓我們假設(shè)要讀取存儲(chǔ)單元312B。此外，由于在存儲(chǔ)單元312B中有兩個(gè)存儲(chǔ)晶體管15B1和15B2，讓我們假設(shè)希望讀取存儲(chǔ)晶體管15B1的浮柵22B1的狀態(tài)。在這種情況下，施加的電壓如下。給源線20A提供地電壓。給位線16提供電壓Vd。未所選擇的所有其它位線16和源線20都被提供地電壓。給選擇柵極晶體管線14B提供電壓Vg，其足以使晶體管11B導(dǎo)通。所有其它未選晶體管11具有施加于它們的柵極14的0V電壓，由此使晶體管11關(guān)斷。因此，即使在源線20B和位線16B之間有電壓差，該列中的所有存儲(chǔ)單元312的晶體管11的柵極14關(guān)斷的事實(shí)意味著在任何這些晶體管11中都沒(méi)有電流的傳導(dǎo)。給所選字線30A提供電壓Vg。給未選字線30B等提供地電壓，由此使這些存儲(chǔ)晶體管15關(guān)斷。
所選字線30A上的電壓Vg足以使所選行中的所有存儲(chǔ)單元312的所有存儲(chǔ)晶體管15導(dǎo)通。提供給漏極16B上的電壓Vd將傳遞到晶體管11B和存儲(chǔ)晶體管15B2之間的虛擬源極/漏極上。由于晶體管11B的柵極是導(dǎo)通的，因此虛擬漏極電壓將傳遞到晶體管11B和存儲(chǔ)晶體管15B1之間的虛擬源極/漏極。這個(gè)電壓等于Vb-Vt，其中Vb是提供給柵極14B的電壓，Vt是晶體管11B的閾值電壓。這個(gè)電壓是固定的，并且與通過(guò)存儲(chǔ)晶體管15B2的負(fù)載無(wú)關(guān)。晶體管11B用作內(nèi)部共源-共柵(cascode)器件，使得浮柵22B2中的變化不影響源極側(cè)單元電壓。這個(gè)共源-共柵作用是固有地電流感測(cè)的，這樣，流經(jīng)存儲(chǔ)晶體管15B1的電流將取決于偏置Vb和浮柵22B1的狀態(tài)。
類似地，為了感測(cè)或讀取存儲(chǔ)晶體管15B2的狀態(tài)，位線16B上的電壓和源線20A上的電壓被顛倒。流過(guò)存儲(chǔ)單元15B2的電流由偏置Vb和浮柵22B2的狀態(tài)來(lái)確定。
編程操作再次，為了解釋的目的，讓我們假設(shè)要編程存儲(chǔ)單元312B的第二存儲(chǔ)晶體管15B2。給所選字線30A提供高正電壓，如+8V，并且未選字線30保持在地。給位線16B提供+4V電壓，而所有未選位線16保持在地。給晶體管11B的柵極14B提供電壓Vt，足以使晶體管11B導(dǎo)通。給未選晶體管11的柵極14提供零伏電壓。所選源極20A上的電壓提供為零伏。給未選源線20的電壓提供零伏電壓。
在工作時(shí)，提供給所選字線30A的電壓Vpp，如+8V，足以使由所選字線30A訪問(wèn)的相同行中所有存儲(chǔ)單元312中的所有存儲(chǔ)晶體管15導(dǎo)通。最靠近被提供了零伏電壓的源線20A的存儲(chǔ)晶體管15B1是導(dǎo)通的，并且將0V電壓傳遞到所選晶體管11B的源極/漏極。由于給選擇晶體管11B的柵極14提供Vt電壓，因此它將導(dǎo)通并將控制流過(guò)晶體管11的電流。在直接位于所選柵極14B下面的頂部平坦表面52附近的溝道區(qū)中流過(guò)的電流將被吸引到浮柵22B2。由于浮柵22B2高度容性地耦合到控制柵極24B2，浮柵22B2看到高電壓。這個(gè)高電壓足以使所選柵極14B下面的溝道區(qū)中的電子利用源極側(cè)注入或熱溝道注入的機(jī)理，通過(guò)氧化物區(qū)60注入并到達(dá)浮柵22B2上。由于所選字線30A使相同行中的所有存儲(chǔ)晶體管15都導(dǎo)通，因此源極側(cè)注入場(chǎng)和電流受到選擇晶體管11B的編程狀態(tài)14B的控制。因此，由于未選晶體管11A、11C等保持在零伏電壓，因此這些存儲(chǔ)單元312將不被編程。
為了編程存儲(chǔ)晶體管15B1，使位線16B和源線20A上的電壓簡(jiǎn)單地顛倒。
擦除操作與關(guān)于圖3A所示的存儲(chǔ)單元112的擦除操作的說(shuō)明相類似，有三種擦除操作模式。
在第一種模式中，正的高電壓，如+16V施加于選擇字線30A。所選位線16B和所選源線20A保持在地。所有未選位線16和源線20處于浮置或保持在地。未選字線30保持在地。結(jié)果是，相同行30A中的所有存儲(chǔ)單元312被同時(shí)擦除。這是通過(guò)從浮柵22的Fowler-Nordheim隧穿到其各個(gè)控制柵極24并到字線30A上的機(jī)理來(lái)實(shí)現(xiàn)的，如前面所述的。
在第二種模式中，給所選字線30A提供高的負(fù)電壓，如-10V。給選擇存儲(chǔ)單元312B的所選晶體管11B的柵極14B提供正電壓。這個(gè)正電壓足以吸引在各個(gè)存儲(chǔ)晶體管15B1和15B2的浮柵22B1和22B2上存儲(chǔ)的電子，從而足以吸引選擇存儲(chǔ)單元312B的浮柵22B1和22B2上存儲(chǔ)的電子，產(chǎn)生儲(chǔ)存在這些浮柵上的所有電子經(jīng)過(guò)Fowler-Nordheim隧穿到選擇柵極14B上。給未選擇的存儲(chǔ)單元312的晶體管11的所有其它柵極14提供零伏電壓。在這個(gè)模式中，電子從選擇存儲(chǔ)晶體管15B1和15B2的浮柵22的Fowler-Nordheim隧穿將隧穿到柵極14B。只有選擇存儲(chǔ)單元312B被擦除。此外，前面關(guān)于重復(fù)擦除的方法的討論，即擦除-驗(yàn)證-擦除，可以用于擦除整行存儲(chǔ)單元312，但是沒(méi)有任何單獨(dú)的存儲(chǔ)單元312B過(guò)擦除。在這個(gè)模式中，與前面所述的模式相類似，每個(gè)浮柵322將具有在距離溝槽的底壁最遠(yuǎn)的端部上的尖端，以便于電子從浮柵22隧穿到選擇柵極314上。
最后，在第三種模式擦除中，負(fù)電壓，如-8V施加于選擇字線30A。未選字線30將具有提供給它的零伏電壓。給選擇位線16b提供+4V。所有未選位線16和所有源線20都保持在零伏電壓。在這種模式中，其浮柵共享相同溝槽的一對(duì)存儲(chǔ)晶體管15的浮柵22被同時(shí)擦除。這樣，同時(shí)擦除了存儲(chǔ)單元312B的浮柵22B2和存儲(chǔ)單元312C的22C1。
從前面的說(shuō)明看出，本發(fā)明公開(kāi)了一種緊湊的非接觸、非隔離的浮柵非易失存儲(chǔ)單元陣列、及其制造方法和各種操作模式。
權(quán)利要求
1.一種非易失存儲(chǔ)單元陣列，包括半導(dǎo)體襯底；形成在所述襯底中的多個(gè)非易失存儲(chǔ)單元，其設(shè)置成多個(gè)行和列；每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分和第二部分；晶體管柵極，其與所述襯底絕緣，并設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；浮柵，其與所述襯底絕緣，并設(shè)置成控制所述溝道的所述第二部分中的電流傳導(dǎo)；控制柵極，容性地耦合到所述浮柵；多個(gè)掩埋位線，基本上彼此平行地設(shè)置在所述襯底中；每個(gè)掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第一端子；其中相同行的相鄰存儲(chǔ)單元共享公共掩埋位線；基本上彼此平行地設(shè)置在所述襯底中的多個(gè)掩埋源線；每個(gè)掩埋源線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子；其中相同行中的相鄰存儲(chǔ)單元共享公共掩埋源線；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到相同行中設(shè)置的存儲(chǔ)單元的控制柵極。
2.根據(jù)權(quán)利要求1所述的陣列，其中所述溝道的所述第一部分與所述第一端子相鄰，并且所述溝道的所述第二部分鄰近所述溝道的所述第一部分和所述第二端子并位于其間，并且其中所述掩埋位線位于相同行中彼此相鄰的單元的相鄰晶體管柵極之間；和其中所述掩埋源線位于相同行中彼此相鄰的單元的相鄰浮柵之間。
3.根據(jù)權(quán)利要求2所述的陣列，還包括在所述襯底中基本上彼此平行的多個(gè)溝槽；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁；沿著溝槽的所述底壁的每個(gè)掩埋源線；其中相同列中的第一存儲(chǔ)單元的浮柵位于與所述第一側(cè)壁絕緣的相同溝槽中，并且與所述第一存儲(chǔ)單元相鄰的在相同列中的第二存儲(chǔ)單元的浮柵位于與所述第二側(cè)壁絕緣的所述相同溝槽中。
4.根據(jù)權(quán)利要求3所述的陣列，其中相同行中的相鄰存儲(chǔ)單元共享公共控制柵極，并且其中所述公共控制柵極位于與所述浮柵絕緣的所述溝槽中。
5.根據(jù)權(quán)利要求4所述的陣列，其中所述多個(gè)溝槽彼此隔開(kāi)，并具有在每對(duì)相鄰溝槽之間的所述襯底上基本平坦的表面；其中存儲(chǔ)單元的晶體管柵極與平坦表面絕緣并與平坦表面間隔開(kāi)，并且每個(gè)晶體管柵極與溝槽相鄰。
6.根據(jù)權(quán)利要求5所述的陣列，其中每個(gè)所述掩埋位線沿著所述平坦表面處于所述襯底中，并位于一對(duì)晶體管柵極之間。
7.根據(jù)權(quán)利要求2所述的陣列，還包括在所述襯底中基本上彼此平行的多個(gè)溝槽；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁；沿著溝槽的所述底壁的每個(gè)掩埋位線；其中相同列中的第一存儲(chǔ)單元的晶體管柵極位于與所述第一側(cè)壁絕緣的相同溝槽中，并且與所述第一存儲(chǔ)單元相鄰的相同列中第二存儲(chǔ)單元的晶體管柵極位于與所述第二側(cè)壁絕緣的所述相同溝槽中。
8.根據(jù)權(quán)利要求7所述的陣列，其中相同行中的相鄰存儲(chǔ)單元共享公共晶體管柵極，并且其中所述公共晶體管柵極位于與所述第一和第二側(cè)壁絕緣的所述溝槽中。
9.根據(jù)權(quán)利要求8所述的陣列，其中所述多個(gè)溝槽彼此間隔開(kāi)，并且具有在每對(duì)相鄰溝槽之間的所述襯底上基本平坦的表面；其中存儲(chǔ)單元的浮柵與平坦表面絕緣并與其間隔開(kāi)，并且每個(gè)浮柵與溝槽相鄰。
10.根據(jù)權(quán)利要求9所述的陣列，其中每個(gè)所述掩埋源線沿著所述平坦表面位于所述襯底中并位于一對(duì)浮柵之間。
11.一種擦除陣列中的所選非易失存儲(chǔ)單元的方法，其中所述陣列具有形成在半導(dǎo)體襯底中的多個(gè)非易失存儲(chǔ)單元，這些非易失存儲(chǔ)單元設(shè)置成多個(gè)行和列；在所述襯底中基本上彼此平行的多個(gè)溝槽；每個(gè)溝槽具有側(cè)壁和底壁；其中每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分和第二部分；晶體管柵極，其與所述襯底絕緣并設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；溝槽中的浮柵，其與所述襯底絕緣，并設(shè)置成沿著所述溝槽的所述側(cè)壁，控制所述溝道的所述第二部分中的電流傳導(dǎo)；相同溝槽中的控制柵極，容性地耦合到所述浮柵；多個(gè)掩埋位線，它們基本上彼此平行地設(shè)置在所述襯底中；每個(gè)掩埋位線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第一端子；其中相同行的相鄰存儲(chǔ)單元共享公共掩埋位線；基本上彼此平行地設(shè)置在所述襯底中的多個(gè)掩埋源線；每個(gè)掩埋源線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，每個(gè)第二端子處在溝槽底壁中的襯底中；其中相同行中的相鄰存儲(chǔ)單元共享公共掩埋源線；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行中設(shè)置的存儲(chǔ)單元的控制柵極，所述方法包括給連接到所述所選存儲(chǔ)單元的控制柵極的字線施加第一正電壓；給連接到所述所選存儲(chǔ)單元的晶體管柵極的柵極線施加第二電壓；給連接到所述所選存儲(chǔ)單元的第一端子的掩埋位線施加第三電壓；給連接到所述所選存儲(chǔ)單元的第二端子的掩埋源線施加第四電壓；其中所述第一正電壓比所述第二電壓、第三電壓或第四電壓更正；由此來(lái)自所述所選存儲(chǔ)單元的所述浮柵的電子隧穿到所述所選存儲(chǔ)單元的所述控制柵極，由此擦除浮柵。
12.根據(jù)權(quán)利要求11的方法，其中所述第二電壓、第三電壓和第四電壓都是地。
13.根據(jù)權(quán)利要求12的方法，還包括給沒(méi)有連接到所選存儲(chǔ)單元的控制柵極的字線施加地電壓。
14.一種擦除陣列中的所選非易失存儲(chǔ)單元的方法，其中所述陣列具有形成在半導(dǎo)體襯底中的多個(gè)非易失存儲(chǔ)單元，這些非易失存儲(chǔ)單元設(shè)置成多個(gè)行和列；在所述襯底中基本上彼此平行的多個(gè)溝槽；每個(gè)溝槽具有側(cè)壁和底壁；其中每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分和第二部分；晶體管柵極，其與所述襯底絕緣并設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；溝槽中的浮柵，其與所述襯底絕緣，并設(shè)置成沿著所述溝槽的所述側(cè)壁控制所述溝道的所述第二部分中的電流傳導(dǎo)；相同溝槽中的控制柵極，容性地耦合到所述浮柵；多個(gè)掩埋位線，基本上彼此平行地設(shè)置在所述襯底中；每個(gè)掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第一端子；其中相同行的相鄰存儲(chǔ)單元共享公共掩埋位線；彼此平行地設(shè)置在所述襯底中的多個(gè)掩埋源線；每個(gè)掩埋源線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，每個(gè)第二端子處于溝槽底壁中的襯底中；其中相同行中的相鄰存儲(chǔ)單元共享公共掩埋源線；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行中設(shè)置的存儲(chǔ)單元的控制柵極，所述方法包括給連接到所選存儲(chǔ)單元的控制柵極的字線施加負(fù)電壓；給連接到所選存儲(chǔ)單元的晶體管柵極的柵極線施加正電壓；給連接到所選存儲(chǔ)單元的第一端子的掩埋位線施加第一電壓；給連接到所選存儲(chǔ)單元的第二端子的掩埋源線施加第二電壓；由此來(lái)自所述浮柵的電子隧穿到所述晶體管柵極，由此擦除該浮柵。
15.根據(jù)權(quán)利要求14的方法，其中所述第一和第二電壓是地。
16.根據(jù)權(quán)利要求14的方法，還包括讀取所述所選存儲(chǔ)單元，和在擦除所選存儲(chǔ)單元的情況中，給連接到所選存儲(chǔ)單元的晶體管柵極的所述柵極線施加非正電壓。
17.根據(jù)權(quán)利要求16的方法，其中所述所選存儲(chǔ)單元被重復(fù)擦除和讀取，其中施加于連接到所選存儲(chǔ)單元的晶體管柵極的柵極線的電壓用于控制擦除循環(huán)的停止。
18.一種擦除陣列中的所選非易失存儲(chǔ)單元的方法，其中所述陣列具有形成在半導(dǎo)體襯底中的多個(gè)非易失存儲(chǔ)單元，這些非易失存儲(chǔ)單元設(shè)置成多個(gè)行和列；在所述襯底中基本上彼此平行的多個(gè)溝槽；每個(gè)溝槽具有側(cè)壁和底壁；其中每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分和第二部分；晶體管柵極，其與所述襯底絕緣并設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；溝槽中的浮柵，其與所述襯底絕緣，并設(shè)置成沿著所述溝槽的所述側(cè)壁控制所述溝道的所述第二部分中的電流傳導(dǎo)；相同溝槽中的控制柵極，容性地耦合到所述浮柵；多個(gè)掩埋位線，它們基本上彼此平行地設(shè)置在所述襯底中；每個(gè)掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第一端子；其中相同行的相鄰存儲(chǔ)單元共享公共掩埋位線；基本上彼此平行地設(shè)置在所述襯底中的多個(gè)掩埋源線；每個(gè)掩埋源線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，每個(gè)第二端子處于溝槽底壁中的襯底中；其中相同行中的相鄰存儲(chǔ)單元共享公共掩埋源線；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行中設(shè)置的存儲(chǔ)單元的控制柵極，所述方法包括給連接到所選存儲(chǔ)單元的控制柵極的字線施加負(fù)電壓；給連接到所選存儲(chǔ)單元的晶體管柵極的柵極線施加第一電壓；給連接到所選存儲(chǔ)單元的第二端子的掩埋源線施加正電壓；由此來(lái)自所述浮柵的電子隧穿到所述源線，由此擦除該浮柵。
19.根據(jù)權(quán)利要求18的方法，其中所述第一電壓是地。
20.根據(jù)權(quán)利要求19的方法，還包括給未連接到所選存儲(chǔ)單元的控制柵極的字線施加地電壓。
21.根據(jù)權(quán)利要求18的方法，其中所述方法擦除了一對(duì)相鄰設(shè)置的存儲(chǔ)單元，其中每個(gè)存儲(chǔ)單元具有在公共溝槽中的浮柵并具有公共源線。
22.一種在第一導(dǎo)電類型的半導(dǎo)體襯底中制造非隔離的非易失存儲(chǔ)單元陣列的方法，包括在所述襯底中在第一方向上形成多個(gè)間隔開(kāi)的溝槽，每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁；沿著襯底中的每個(gè)溝槽的底壁形成第二導(dǎo)電類型的第一端子；每個(gè)溝槽中沿著第一和第二側(cè)壁形成一對(duì)浮柵，每個(gè)浮柵分別與第一和第二側(cè)壁間隔開(kāi)；在每個(gè)溝槽中形成控制柵極；每個(gè)控制柵極與溝槽中的浮柵絕緣并容性地耦合到浮柵上，并沿著溝槽底壁與第一端子絕緣；沿著基本垂直于所述第一方向的第二方向?qū)λ鲆r底進(jìn)行構(gòu)圖，在每個(gè)溝槽中形成多個(gè)間隔開(kāi)的絕緣區(qū)，并在所述第一方向上形成彼此絕緣的多個(gè)浮柵；形成多個(gè)間隔開(kāi)的、基本上平行的晶體管柵極，每個(gè)晶體管柵極在所述第一方向延伸并與襯底間隔開(kāi)和絕緣，并且在每對(duì)溝槽之間的區(qū)域中與溝槽相鄰地設(shè)置；在襯底中形成在所述第一方向上延伸的第二導(dǎo)電類型的第二端子，在每對(duì)溝槽之間的區(qū)域中的每對(duì)晶體管柵極之間；和在相同的第二方向上形成到達(dá)每個(gè)控制柵極的電接觸。
23.一種在第一導(dǎo)電類型的半導(dǎo)體襯底中制造非隔離的非易失存儲(chǔ)單元陣列的方法，包括在所述襯底上在第一方向上形成多個(gè)間隔開(kāi)的基本上平行的掩蔽區(qū)，其中未掩模區(qū)形成在每對(duì)相鄰掩模區(qū)之間的所述襯底上；在每個(gè)未掩蔽區(qū)中形成一對(duì)間隔開(kāi)的、在所述第一方向延伸的基本上彼此平行的晶體管柵極，每個(gè)晶體管柵極與掩蔽區(qū)相鄰，并與襯底間隔開(kāi)并絕緣；在每個(gè)未掩蔽區(qū)中的每對(duì)晶體管柵極之間，形成在所述第一方向延伸的、在所述襯底中的第二導(dǎo)電類型的第一端子；除去所述掩蔽區(qū)；在每對(duì)相鄰的未掩蔽區(qū)之間，在所述襯底中形成以所述第一方向延伸的溝槽區(qū)；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁；沿著每個(gè)溝槽的底壁，在所述襯底中形成在所述第一方向延伸的第二導(dǎo)電類型的第二端子；在每個(gè)溝槽中分別沿著第一和第二側(cè)壁形成一對(duì)浮柵，每個(gè)浮柵與其相應(yīng)的側(cè)壁間隔開(kāi)；在每個(gè)溝槽中形成控制柵極；每個(gè)控制柵極與溝槽中的浮柵間隔開(kāi)并容性地耦合到浮柵上，并沿著每個(gè)溝槽底壁與第二端子絕緣；沿著基本上垂直于所述第一方向的第二方向?qū)γ總€(gè)溝槽進(jìn)行構(gòu)圖，并在每個(gè)溝槽中形成多個(gè)間隔開(kāi)的絕緣區(qū)；和形成到達(dá)在相同的第二方向上設(shè)置的每個(gè)控制柵極的電接觸。
24.一種非易失存儲(chǔ)單元陣列，包括半導(dǎo)體襯底；形成在所述襯底中的多個(gè)非易失存儲(chǔ)單元，其設(shè)置成多個(gè)行和列；每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道；在所述襯底中在列方向延伸的溝槽，所述溝槽具有側(cè)壁和底壁；在所述溝槽中的浮柵，其與所述側(cè)壁絕緣并設(shè)置成控制所述溝道中的電流傳導(dǎo)；所述溝槽中的控制柵極，容性地耦合到所述浮柵；在所述襯底中沿著所述溝槽的底壁的所述第一端子；在所述襯底中并與所述溝槽相鄰的所述第二端子；多個(gè)掩埋位線，基本上彼此平行地設(shè)置在襯底中；每個(gè)掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第二端子；其中相同行的相鄰存儲(chǔ)單元共享公共掩埋位線；彼此平行地設(shè)置在所述襯底中的多個(gè)掩埋源線；每個(gè)掩埋源線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第一端子；其中相同行中的相鄰存儲(chǔ)單元共享公共掩埋源線；基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行設(shè)置中的存儲(chǔ)單元的控制柵極。
25.根據(jù)權(quán)利要求24的陣列，其中所述掩埋位線位于在相同行中彼此相鄰的單元的相鄰溝槽之間；并且其中所述掩埋源線位于相同行中的彼此相鄰的單元的相鄰浮柵之間。
26.根據(jù)權(quán)利要求25的陣列，還包括每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁；其中相同列中的第一存儲(chǔ)單元的浮柵設(shè)置在相同溝槽中并與所述第一側(cè)壁絕緣，與所述第一存儲(chǔ)單元相鄰的相同列中的第二存儲(chǔ)單元的浮柵設(shè)置在所述相同溝槽中并與所述第二側(cè)壁絕緣。
27.根據(jù)權(quán)利要求26的陣列，其中相同行中的相鄰存儲(chǔ)單元共享公共控制柵極，并且其中所述公共控制柵極位于所述溝槽中并與所述浮柵絕緣。
28.一種雙向非易失存儲(chǔ)單元陣列，包括半導(dǎo)體襯底；形成在所述襯底中并設(shè)置成多個(gè)行和列的多個(gè)非易失存儲(chǔ)單元；每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分、第二部分和第三部分；晶體管柵極，其與所述襯底絕緣并設(shè)置成控制所述溝道的所述第二部分中的電流傳導(dǎo)；第一浮柵，與所述襯底絕緣并設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；第二浮柵，與所述襯底絕緣并設(shè)置成控制所述溝槽的所述第三部分中的電流傳導(dǎo)；所述第二部分位于所述第一部分和所述第三部分之間；第一控制柵極，容性地耦合到第一浮柵；第二控制柵極，容性地耦合到第二浮柵；多個(gè)掩埋位線，基本上彼此平行地設(shè)置在襯底中，并設(shè)置成連接相同列中的存儲(chǔ)單元；每個(gè)第一多個(gè)掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第一端子；其中相同行的相鄰存儲(chǔ)單元共享公共第一端子；每個(gè)第二多個(gè)掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第二端子，其中相同行的相鄰存儲(chǔ)單元共享公共第二端子；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行中設(shè)置的每個(gè)存儲(chǔ)單元的第一和第二控制柵極上。
29.根據(jù)權(quán)利要求28的陣列，還包括在所述襯底中基本上彼此平行的多個(gè)間隔開(kāi)的溝槽；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁，并且具有在每個(gè)相鄰溝槽之間的所述襯底的平坦部分；沿著溝槽的所述底壁的每個(gè)所述第一和第二掩埋位線；其中相同列中的第一存儲(chǔ)單元的第一浮柵位于與所述第一側(cè)壁絕緣的相同溝槽中，并且與所述第一存儲(chǔ)單元相鄰的相同列中的第二存儲(chǔ)單元的第一浮柵位于與所述第二側(cè)壁絕緣的所述相同溝槽中。
30.根據(jù)權(quán)利要求29的陣列，其中到一側(cè)的相同行中的相鄰存儲(chǔ)單元共享公共第一控制柵極，并且所述公共第一控制柵極位于與所述浮柵絕緣的所述溝槽中。
31.根據(jù)權(quán)利要求30的陣列，其中到另一側(cè)的相同行中的相鄰存儲(chǔ)單元共享公共第二控制柵極，并且所述公共第二控制柵極位于與所述浮柵絕緣的所述溝槽中。
32.根據(jù)權(quán)利要求29的陣列，其中所述多個(gè)溝槽彼此間隔開(kāi)，并且具有在每對(duì)相鄰溝槽之間的所述襯底上基本上平坦的表面；其中存儲(chǔ)單元的晶體管柵極與平坦表面絕緣并與其間隔開(kāi)。
33.根據(jù)權(quán)利要求28的陣列，還包括在所述襯底中基本上彼此平行的多個(gè)間隔開(kāi)的溝槽；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁，并具有每個(gè)相鄰溝槽之間所述襯底的平坦部分；每個(gè)第一和第二掩埋位線沿著每個(gè)相鄰溝槽之間的所述襯底的所述平坦部分；其中相同列中的第一存儲(chǔ)單元的第一浮柵與位于第一掩埋位線和到一側(cè)的溝槽之間的所述襯底的所述平坦部分間隔開(kāi)，并且與所述第一存儲(chǔ)單元相鄰的相同列中第二存儲(chǔ)單元的第一浮柵與位于第二掩埋位線和到另一側(cè)的溝槽之間的所述襯底的所述平坦部分間隔開(kāi)。
34.根據(jù)權(quán)利要求33的陣列，其中存儲(chǔ)單元的晶體管柵極位于于與第一和第二側(cè)壁間隔開(kāi)的溝槽中。
35.根據(jù)權(quán)利要求34的陣列，其中到一側(cè)的相同行中的相鄰存儲(chǔ)單元共享公共第一控制柵極，并且其中所述公共第一控制柵極容性地耦合到所述第一和第二存儲(chǔ)單元的所述第一浮柵上。
36.根據(jù)權(quán)利要求35的陣列，其中到另一側(cè)的相同行中的相鄰存儲(chǔ)單元共享公共第二控制柵極，并且其中所述公共第二控制柵極容性地耦合到所述第一和第二存儲(chǔ)單元的所述第二浮柵上。
37.一種擦除雙向非易失存儲(chǔ)單元陣列中的所選非易失存儲(chǔ)單元的方法，該雙向非易失存儲(chǔ)單元陣列形成在半導(dǎo)體襯底中，具有形成在所述襯底中的多個(gè)非易失存儲(chǔ)單元，其設(shè)置成多個(gè)行和列；在所述襯底中基本上彼此平行的多個(gè)間隔開(kāi)的溝槽；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁，并且具有每個(gè)相鄰溝槽之間的所述襯底的平坦部分；每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分、第二部分和第三部分；所述第一部分沿著第一溝槽的第一側(cè)壁，所述第三部分沿著第二溝槽的第二側(cè)壁，并且所述第二部分沿著所述第一和第二溝槽之間的所述平坦部分；晶體管柵極，與所述襯底的所述平坦部分絕緣，并設(shè)置成控制所述溝道的所述第二部分中的電流傳導(dǎo)；與所述襯底絕緣的第一浮柵，設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；與所述襯底絕緣的第二浮柵，設(shè)置成控制所述溝道的所述第三部分中的電流傳導(dǎo)；容性地耦合到第一浮柵的第一控制柵極；容性地耦合到第二浮柵的第二控制柵極；多個(gè)掩埋位線，基本上彼此平行地設(shè)置在所述襯底中，并設(shè)置成連接相同列中的存儲(chǔ)單元；每個(gè)第一掩埋位線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第一端子；其中相同行中的相鄰存儲(chǔ)單元共享公共第一端子；所述第一端子沿著所述第一溝槽的底壁；每個(gè)第二掩埋位線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，其中相同行中的相鄰存儲(chǔ)單元共享公共第二端子；所述第二端子沿著所述第二溝槽的底壁；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行中設(shè)置的每個(gè)存儲(chǔ)單元的第一和第二控制柵極；其中相同列中的第一存儲(chǔ)單元的第一浮柵位于與所述第一側(cè)壁絕緣的相同溝槽中，與所述第一存儲(chǔ)單元相鄰的相同列中的第二存儲(chǔ)單元的第一浮柵位于與所述第二側(cè)壁絕緣的所述相同溝槽中；所述方法包括給連接到所選存儲(chǔ)單元的第一和第二控制柵極的字線施加第一正電壓；給連接到所選存儲(chǔ)單元的晶體管柵極的柵極線施加第二電壓；給連接到所選存儲(chǔ)單元的第一端子的第一掩埋源線施加第三電壓；給連接到所選存儲(chǔ)單元的第二端子的第二掩埋位線施加第四電壓；其中所述第一正電壓比所述第二電壓、第三電壓或第四電壓更正；由此電子從所述所選存儲(chǔ)單元的所述第一和第二浮柵分別隧穿到所述所選存儲(chǔ)單元的所述第一和第二控制柵極，由此擦除該浮柵。
38.根據(jù)權(quán)利要求37的方法，其中所述第二電壓、第三電壓和第四電壓都是地。
39.根據(jù)權(quán)利要求38的方法，還包括給沒(méi)有連接到所選存儲(chǔ)單元的第一和第二控制柵極的字線施加地電壓。
40.一種擦除雙向非易失存儲(chǔ)單元陣列中的所選非易失存儲(chǔ)單元的方法，其中所述陣列形成在半導(dǎo)體襯底中，具有形成在所述襯底中的多個(gè)非易失存儲(chǔ)單元，其設(shè)置成多個(gè)行和列；在所述襯底中基本上彼此平行的多個(gè)間隔開(kāi)的溝槽；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁，并且具有每個(gè)相鄰溝槽之間的所述襯底的平坦部分；每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分、第二部分和第三部分；所述第一部分沿著第一溝槽的第一側(cè)壁，所述第三部分沿著第二溝槽的第二側(cè)壁，并且所述第二部分沿著所述第一和第二溝槽之間的所述平坦部分；晶體管柵極，其與所述襯底的所述平坦部分絕緣，并設(shè)置成控制所述溝道的所述第二部分中的電流傳導(dǎo)；與所述襯底絕緣的第一浮柵，設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；與所述襯底絕緣的第二浮柵，設(shè)置成控制所述溝道的所述第三部分中的電流傳導(dǎo)；容性地耦合到第一浮柵的第一控制柵極；容性地耦合到第二浮柵的第二控制柵極；多個(gè)掩埋位線，基本上彼此平行地設(shè)置在所述襯底中，并設(shè)置成連接相同列中的存儲(chǔ)單元；每個(gè)第一掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第一端子；其中相同行中的相鄰存儲(chǔ)單元共享公共第一端子；所述第一端子沿著所述第一溝槽的底壁；每個(gè)第二掩埋位線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，其中相同行中的相鄰存儲(chǔ)單元共享公共第二端子；所述第二端子沿著所述第二溝槽的底壁；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行中設(shè)置的每個(gè)存儲(chǔ)單元的第一和第二控制柵極；其中相同列中的第一存儲(chǔ)單元的第一浮柵位于與所述第一側(cè)壁絕緣的相同溝槽中，與所述第一存儲(chǔ)單元相鄰的相同列中的第二存儲(chǔ)單元的第一浮柵位于與所述第二側(cè)壁絕緣的所述相同溝槽中；所述方法包括給連接到所選存儲(chǔ)單元的第一和第二控制柵極的字線施加負(fù)電壓；給連接到所選存儲(chǔ)單元的晶體管柵極的柵極線施加正電壓；給連接到所選存儲(chǔ)單元的第一端子的第一掩埋源線施加第一電壓；給連接到所選存儲(chǔ)單元的第二端子的第二掩埋位線施加第二電壓；由此電子從所述第一和第二浮柵隧穿到所述晶體管柵極，由此擦除該浮柵。
41.根據(jù)權(quán)利要求40的方法，其中所述第一和第二電壓是地。
42.根據(jù)權(quán)利要求40的方法，還包括在擦除所選存儲(chǔ)單元的情況中，讀取所述所選存儲(chǔ)單元，并且給連接到所選存儲(chǔ)單元的晶體管柵極的所述柵極線施加非正電壓。
43.根據(jù)權(quán)利要求42的方法，其中所述所選存儲(chǔ)單元重復(fù)地被擦除和讀取，并且施加于連接到所選存儲(chǔ)單元的晶體管柵極的柵極線的電壓用于控制擦除循環(huán)的停止。
44.一種擦除雙向非易失存儲(chǔ)單元陣列中的所選非易失存儲(chǔ)單元的方法，其中所述陣列形成在半導(dǎo)體襯底中，具有形成在所述襯底中的多個(gè)非易失存儲(chǔ)單元，其設(shè)置成多個(gè)行和列；在所述襯底中基本上彼此平行的多個(gè)間隔開(kāi)的溝槽；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁，并且具有每個(gè)相鄰溝槽之間所述襯底的平坦部分；每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分、第二部分和第三部分；所述第一部分沿著第一溝槽的第一側(cè)壁，所述第三部分沿著第二溝槽的第二側(cè)壁，并且所述第二部分沿著所述第一和第二溝槽之間的所述平坦部分；晶體管柵極，其與所述襯底的所述平坦部分絕緣，并設(shè)置成控制所述溝道的所述第二部分中的電流傳導(dǎo)；與所述襯底絕緣的第一浮柵，設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；與所述襯底絕緣的第二浮柵，設(shè)置成控制所述溝道的所述第三部分中的電流傳導(dǎo)；容性地耦合到第一浮柵的第一控制柵極；容性地耦合到第二浮柵的第二控制柵極；多個(gè)掩埋位線，基本上彼此平行地設(shè)置在所述襯底中，并設(shè)置成連接相同列中的存儲(chǔ)單元；每個(gè)第一掩埋位線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第一端子；其中相同行的相鄰存儲(chǔ)單元共享公共第一端子；所述第一端子沿著所述第一溝槽的底壁；每個(gè)第二掩埋位線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，其中相同行中的相鄰存儲(chǔ)單元共享公共第二端子；所述第二端子沿著所述第二溝槽的底壁；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行中設(shè)置的每個(gè)存儲(chǔ)單元的第一和第二控制柵極；其中相同列中的第一存儲(chǔ)單元的第一浮柵位于與所述第一側(cè)壁絕緣的相同溝槽中，與所述第一存儲(chǔ)單元相鄰的相同列中的第二存儲(chǔ)單元的第一浮柵位于與所述第二側(cè)壁絕緣的所述相同溝槽中；所述方法包括給連接到所選存儲(chǔ)單元的第一和第二控制柵極的字線施加負(fù)電壓；給連接到所選存儲(chǔ)單元的晶體管柵極的柵極線施加第一電壓；給連接到所選存儲(chǔ)單元的第二端子的第二掩埋位線施加正電壓；由此電子從所述第二浮柵隧穿到所述第二掩埋位線，由此擦除第二浮柵。
45.根據(jù)權(quán)利要求44的方法，其中所述第一電壓是地。
46.根據(jù)權(quán)利要求45的方法，還包括給未連接到所選存儲(chǔ)單元的控制柵極的字線施加地電壓。
47.根據(jù)權(quán)利要求44的方法，還包括給連接到所選存儲(chǔ)單元的第一端子的第一掩埋位線施加正電壓；由此電子從所述第一浮柵隧穿到所述第一掩埋位線，由此擦除第一浮柵。
48.一種讀取雙向非易失存儲(chǔ)單元陣列中的所選非易失存儲(chǔ)單元的方法，其中所述陣列形成在半導(dǎo)體襯底中，具有形成在所述襯底中的多個(gè)非易失存儲(chǔ)單元，其設(shè)置成多個(gè)行和列；每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分、第二部分和第三部分；晶體管柵極，其與所述襯底絕緣并設(shè)置成控制所述溝道的所述第二部分中的電流傳導(dǎo)；與所述襯底絕緣的第一浮柵，設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；與所述襯底絕緣的第二浮柵，設(shè)置成控制所述溝道的所述第三部分中的電流傳導(dǎo)；所述第二部分位于所述第一部分和所述第三部分之間；容性地耦合到第一浮柵的第一控制柵極；容性地耦合到第二浮柵的第二控制柵極；多個(gè)掩埋位線，基本上彼此平行地設(shè)置在所述襯底中，并設(shè)置成連接相同列中的存儲(chǔ)單元；每個(gè)第一掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第一端子；其中相同行的相鄰存儲(chǔ)單元共享公共第一端子；每個(gè)第二掩埋位線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子上，其中相同行中的相鄰存儲(chǔ)單元共享公共第二端子；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行中設(shè)置的每個(gè)存儲(chǔ)單元的第一和第二控制柵極；所述方法包括給連接所選存儲(chǔ)單元的第二端子的第二掩埋位線施加第一正電壓；給連接到所選存儲(chǔ)單元的第一和第二控制柵極的字線施加第二正電壓，足以使所選存儲(chǔ)單元的所述溝道的所述第一和第三部分導(dǎo)通，而與第一和第二浮柵上儲(chǔ)存的電荷無(wú)關(guān)；給所選存儲(chǔ)單元的晶體管柵極施加第三正電壓；由此流過(guò)溝道的第一部分的電流是所選存儲(chǔ)單元的第一浮柵上儲(chǔ)存的電荷和等于所述第三正電壓減去所選存儲(chǔ)單元的溝道的第二部分的閾值上的電壓降的電壓的函數(shù)。
49.根據(jù)權(quán)利要求48的方法，其中給所述陣列的未選列中的存儲(chǔ)單元提供不足以使溝道的第二部分導(dǎo)通的第四電壓。
50.根據(jù)權(quán)利要求49的方法，其中給所述陣列的未選行中的存儲(chǔ)單元提供不足以使溝道的第一和第二部分導(dǎo)通的第五電壓。
51.一種雙向非易失存儲(chǔ)單元陣列中的所選非易失存儲(chǔ)單元的編程方法，其中所述陣列形成在半導(dǎo)體襯底中，具有形成在所述襯底中的多個(gè)非易失存儲(chǔ)單元，其設(shè)置成多個(gè)行和列；在所述襯底中基本上彼此平行的多個(gè)間隔開(kāi)的溝槽；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁，并且具有每個(gè)相鄰溝槽之間所述襯底的平坦部分；每個(gè)存儲(chǔ)單元包括在所述襯底中的第一端子和第二端子，其間具有溝道，所述溝道具有第一部分、第二部分和第三部分；所述第一部分沿著第一溝槽的第一側(cè)壁，所述第三部分沿著第二溝槽的第二側(cè)壁，并且所述第二部分沿著所述第一和第二溝槽之間的所述平坦部分；晶體管柵極，其與所述襯底的所述平坦部分絕緣，并設(shè)置成控制所述溝道的所述第二部分中的電流傳導(dǎo)；與所述襯底絕緣的第一浮柵，設(shè)置成控制所述溝道的所述第一部分中的電流傳導(dǎo)；與所述襯底絕緣的第二浮柵，設(shè)置成控制所述溝道的所述第三部分中的電流傳導(dǎo)；容性地耦合到第一浮柵的第一控制柵極；容性地耦合到第二浮柵的第二控制柵極；多個(gè)掩埋位線，基本上彼此平行地設(shè)置在所述襯底中，并設(shè)置成連接相同列中的存儲(chǔ)單元；每個(gè)第一掩埋位線電連接到在相同列上設(shè)置的存儲(chǔ)單元的第一端子；其中相同行中相鄰存儲(chǔ)單元共享公共第一端子；所述第一端子沿著所述第一溝槽的底壁；每個(gè)第二掩埋位線電連接到在相同列中設(shè)置的存儲(chǔ)單元的第二端子，其中相同行中的相鄰存儲(chǔ)單元共享公共第二端子；所述第二端子沿著所述第二溝槽的底壁；基本上彼此平行地設(shè)置的多個(gè)柵極線，每個(gè)柵極線電連接到在相同列中設(shè)置的存儲(chǔ)單元的晶體管柵極上；和基本上彼此平行地設(shè)置的多個(gè)字線，每個(gè)字線電連接到在相同行中設(shè)置的每個(gè)存儲(chǔ)單元的第一和第二控制柵極；其中相同列中的第一存儲(chǔ)單元的第一浮柵位于與所述第一側(cè)壁絕緣的相同溝槽中，與所述第一存儲(chǔ)單元相鄰的相同列中的第二存儲(chǔ)單元的第一浮柵位于與所述第二側(cè)壁絕緣的所述相同溝槽中；所述方法包括給連接到所選存儲(chǔ)單元的第一端子的第一掩埋位線施加第一電壓；給連接到所選存儲(chǔ)單元的第二端子的第二掩埋位線施加比所述第一電壓更正的第二電壓；給連接所選存儲(chǔ)單元的第一和第二控制柵極的字線施加第三正電壓；所述第三正電壓足以使所選存儲(chǔ)單元的溝道的第一和第三部分導(dǎo)通，而與其上儲(chǔ)存的電荷量無(wú)關(guān)；和給連接到所選存儲(chǔ)單元的晶體管柵極的柵極線施加第四正電壓；所述第四正電壓足以使溝道的第二部分導(dǎo)通；由此電荷從所述第一端子注入到所選存儲(chǔ)單元的第二浮柵上，從而對(duì)所述第二浮柵進(jìn)行編程。
52.根據(jù)權(quán)利要求51的方法，其中所述第四正電壓用于控制從所述第一端子注入到所述第二浮柵上的電荷量。
53.根據(jù)權(quán)利要求51的方法，其中所述第一電壓是地。
54.根據(jù)權(quán)利要求51的方法，還包括給未連接到所選存儲(chǔ)單元的晶體管柵極的柵極線施加第五電壓；所述第五電壓不足以使未選中存儲(chǔ)單元的所述溝道的第二部分導(dǎo)通。
55.根據(jù)權(quán)利要求54的方法，其中所述第五電壓是地。
56.根據(jù)權(quán)利要求54的方法，還包括給未連接到所選存儲(chǔ)單元的控制柵極的字線施加第六電壓；所述第六電壓不足以使未選存儲(chǔ)單元的溝道的第一和第三部分導(dǎo)通。
57.根據(jù)權(quán)利要求56方法，其中所述第六電壓是地。
58.根據(jù)權(quán)利要求54的方法，還包括給未連接到所選存儲(chǔ)單元的掩埋位線施加第七電壓；所述第七電壓是所述第六電壓的數(shù)量級(jí)。
59.根據(jù)權(quán)利要求58的方法，其中所述第七電壓是地。
60.一種在第一導(dǎo)電類型的半導(dǎo)體襯底中制造非隔離的非易失存儲(chǔ)單元陣列的方法，包括在所述襯底中在第一方向上形成多個(gè)間隔開(kāi)的溝槽，每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁；在襯底中沿著每個(gè)溝槽的底壁形成第二導(dǎo)電類型的第一端子；沿著每個(gè)溝槽中的第一和第二側(cè)壁形成一對(duì)浮柵，每個(gè)浮柵分別與第一和第二側(cè)壁間隔開(kāi)；在每個(gè)溝槽中形成控制柵極；每個(gè)控制柵極與溝槽中的浮柵絕緣并容性地耦合到浮柵上，并沿著溝槽的底壁與第二端子絕緣；沿著基本上垂直于所述第一方向的第二方向?qū)λ鲆r底進(jìn)行構(gòu)圖，并在每個(gè)溝槽中形成多個(gè)間隔開(kāi)的絕緣區(qū)，和形成彼此絕緣的在所述第一方向上的多個(gè)浮柵；形成多個(gè)間隔開(kāi)的、基本上平行的晶體管柵極，每個(gè)晶體管柵極在所述第一方向延伸并間隔開(kāi)，并與襯底絕緣，而且設(shè)置成與每對(duì)溝槽之間的區(qū)域中的溝槽相鄰；和在相同的第二方向上形成到達(dá)每個(gè)控制柵極的電接觸。
61.一種在第一導(dǎo)電類型的半導(dǎo)體襯底中制造非隔離的非易失存儲(chǔ)單元陣列的方法，包括在所述襯底上在第一方向上形成多個(gè)間隔開(kāi)的基本上平行的掩蔽區(qū)，其中未掩蔽區(qū)形成在每對(duì)相鄰掩蔽區(qū)之間的所述襯底上；在每個(gè)未掩蔽區(qū)中形成在所述第一方向延伸的基本上彼此平行的一對(duì)間隔開(kāi)的晶體管柵極，每個(gè)晶體管柵極與掩蔽區(qū)相鄰、間隔開(kāi)并與襯底絕緣；除去所述掩蔽區(qū)；在每對(duì)相鄰的未掩蔽區(qū)之間，在所述襯底中形成在所述第一方向上延伸的溝槽區(qū)；每個(gè)溝槽具有第一側(cè)壁、第二側(cè)壁和底壁；沿著每個(gè)溝槽的底壁，在所述襯底中形成在所述第一方向上延伸的第二導(dǎo)電類型的第一端子；在每個(gè)溝槽中形成分別沿著第一和第二側(cè)壁形成一對(duì)浮柵，每個(gè)浮柵與其相應(yīng)的側(cè)壁間隔開(kāi)；在每個(gè)溝槽中形成控制柵極；每個(gè)控制柵極與溝槽中的浮柵絕緣并容性地耦合到浮柵，并沿著每個(gè)溝槽的底壁與第二端子絕緣；沿著基本上垂直于所述第一方向的第二方向?qū)γ總€(gè)溝槽進(jìn)行構(gòu)圖，并在每個(gè)溝槽中形成多個(gè)間隔開(kāi)的絕緣區(qū)；和形成到達(dá)在相同的第二方向設(shè)置的每個(gè)控制柵極的電接觸。
62.一種在第一導(dǎo)電類型的半導(dǎo)體襯底中制造非隔離的非易失存儲(chǔ)單元陣列的方法，包括在所述襯底上在第一方向上形成多個(gè)間隔開(kāi)的基本上平行的掩蔽區(qū)，其中未掩蔽區(qū)形成在每對(duì)相鄰掩蔽區(qū)之間的所述襯底上；在所述襯底中形成多個(gè)掩埋位線，每個(gè)掩埋位線位于每個(gè)未掩蔽區(qū)中，并基本上彼此平行地在所述第一方向延伸；形成多個(gè)浮柵，每個(gè)浮柵與所述未掩蔽區(qū)中的每個(gè)掩埋位線絕緣；每個(gè)浮柵基本上彼此平行地在所述第一方向延伸；形成多個(gè)控制柵極，每個(gè)控制柵極在所述未掩蔽區(qū)中與每個(gè)浮柵絕緣并容性地耦合到其上；每個(gè)控制柵極基本上彼此平行地在所述第一方向延伸；除去所述掩蔽區(qū)；在每對(duì)相鄰未掩摸區(qū)之間，在所述襯底中形成沿著所述第一方向延伸的溝槽區(qū)；每個(gè)溝槽區(qū)具有側(cè)壁和底壁；在每個(gè)溝槽中形成柵電極；每個(gè)柵電極與每個(gè)溝道的所述側(cè)壁和所述底壁絕緣；每個(gè)柵電極基本上彼此平行地在所述第一方向延伸；沿著基本上垂直于所述第一方向的第二方向?qū)γ總€(gè)控制柵極進(jìn)行構(gòu)圖，從而切通所述控制柵極和浮柵，在每個(gè)第一方向上形成多個(gè)間隔開(kāi)的絕緣區(qū)；和形成到達(dá)在相同的第二方向上設(shè)置的每個(gè)控制柵極的電接觸。
全文摘要
一種非隔離、非接觸的非易失存儲(chǔ)單元陣列具有以多個(gè)行和列排列的多個(gè)浮柵存儲(chǔ)單元。所有位線和源線被掩埋且是非接觸的。每個(gè)單元可以是耦合到分開(kāi)的輔助晶體管的疊置柵極浮柵晶體管。整個(gè)陣列可以是平面的；或者每個(gè)浮柵晶體管處于溝槽中；或者每個(gè)輔助晶體管處于溝槽中?；蛘?，每個(gè)單元可以是具有在溝槽中的晶體管的疊置柵極浮柵晶體管?；蛘撸總€(gè)單元可以是耦合到分開(kāi)的輔助晶體管的兩個(gè)疊置柵極浮柵晶體管，并設(shè)置在兩個(gè)疊置柵極浮柵晶體管之間。整個(gè)陣列可以是平面的；或者每個(gè)浮柵晶體管處于溝槽中；或者每個(gè)輔助晶體管處于溝槽中。還公開(kāi)了制造陣列的新方法以及編程、擦除和讀取存儲(chǔ)單元的每個(gè)的方法。
文檔編號(hào)H01L21/8247GK1684261SQ20051006497
公開(kāi)日2005年10月19日 申請(qǐng)日期2005年4月12日 優(yōu)先權(quán)日2004年4月12日
發(fā)明者D·李, H·V·特蘭, J·弗雷爾 申請(qǐng)人:硅存儲(chǔ)技術(shù)公司