專利名稱：半導(dǎo)體裝置的制造方法、半導(dǎo)體裝置、電路基板、電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置的制造方法、半導(dǎo)體裝置、電路基板、電子設(shè)備。
背景技術(shù)：
現(xiàn)在，攜帶式電話、筆記本型電腦、PDA(Personal Data assistance)等具有攜帶性的電子設(shè)備、傳感器、微型機、及打印機打印頭等設(shè)備，為了實現(xiàn)小型化和輕量化，試圖進行設(shè)在內(nèi)部的半導(dǎo)體芯片等各種電子部件的小型化。此外，這些電子部件的組裝空間也被嚴格限制。
為此，近年來，廣泛進行采用W-CSP(Water level Chip Scale Package)技術(shù)，制造超小型的半導(dǎo)體芯片的研究和開發(fā)。采用W-CSP技術(shù)，在晶片上匯總進行再配置布線(再布線)及樹脂密封后，由于各半導(dǎo)體芯片間分離，所以能夠制造面積與芯片面積同等程度的半導(dǎo)體裝置。
此外，為了進一步高集成化，還提出了通過疊層具有相同功能的各半導(dǎo)體芯片或具有不同功能的半導(dǎo)體芯片，進行各半導(dǎo)體芯片間的電連接，謀求半導(dǎo)體芯片的高密度組裝的三維組裝技術(shù)。另外，關(guān)于以往的三維組裝技術(shù)的詳細情況，例如，可參照特開2000-91496號公報及特開2000-277689號公報。
可是，在以往的三維組裝技術(shù)中，為了進行疊層的芯片間的導(dǎo)通，在各芯片上，設(shè)有在厚度方向貫通該芯片的連接端子。此外，在進行具有不同的端子排列的芯片間的導(dǎo)通的情況下，在芯片的表面上形成再配置布線，在該再配置布線和疊層在上部的芯片的連接端子之間進行導(dǎo)通。
但是，連接端子的形成工序，其本身是復(fù)雜的工序，如果在其中再增加形成再配置布線的工序，在芯片的制造中，需要相當多的能量和時間。

發(fā)明內(nèi)容
本發(fā)明是針對上述問題而提出的，目的是提供一種能夠容易制造高性能的三維組裝型的半導(dǎo)體裝置的制造方法及其半導(dǎo)體裝置，以及具有該半導(dǎo)體裝置的電路基板、電子設(shè)備。
為解決上述問題，本發(fā)明的半導(dǎo)體裝置的制造方法，是具有從形成電子電路的基板的有源面?zhèn)认蛟摶宓谋趁鎮(zhèn)蓉炌ǖ倪B接端子的、在上述有源面上設(shè)置與上述連接端子電連接的導(dǎo)電圖形的半導(dǎo)體裝置的制造方法，包括在上述基板的有源面?zhèn)刃纬捎糜诼袢肷鲜鲞B接端子的孔部的工序、在上述孔部及與該孔部相連的有源面上的位置上匯總形成成為上述連接端子及上述導(dǎo)電圖形的導(dǎo)電膜的工序、通過研磨上述導(dǎo)電膜的表面進行平整化的工序、減小上述基板的厚度使上述連接端子的一部分在上述基板背面?zhèn)嚷冻龅墓ば?例如，刻蝕上述基板的背面，使上述連接端子的一部分露出的工序、研磨上述連接端子的背面的工序)。
本發(fā)明，是以利用鍍膜法等方法，匯總形成成為貫通電極的連接端子和與之電連接的再配置布線等的方式而成的。因此，如果采用本發(fā)明，能夠簡化制造工藝。
此外，在本方法中，由于在形成成為連接端子及導(dǎo)電圖形的導(dǎo)電膜后，研磨該導(dǎo)電膜，使膜厚度均勻化，因此能夠穩(wěn)定生產(chǎn)具有所要求的電特性的半導(dǎo)體裝置。即，如果通過同一成膜工序進行孔部的埋入和導(dǎo)電圖形的形成，圖形的膜厚度根據(jù)該孔部的深度或孔徑等變化，因此得不到均勻的電特性。特別是在三維組裝技術(shù)中，與通常的半導(dǎo)體組裝技術(shù)相比，由于孔徑等的尺寸相差1位數(shù)以上，所以電特性的偏差也隨之增大。此外，當在孔徑高達到幾十μm的孔部的內(nèi)側(cè)，鍍膜形成導(dǎo)電膜的情況下，由于導(dǎo)電圖形也隨之形成幾十μm的膜厚度，因此如果多層疊層具有如此厚膜的導(dǎo)電圖形的芯片(半導(dǎo)體裝置)，芯片間的間隔變窄，難于在芯片間充填密封用的樹脂。對此，采用本方法，由于能夠利用研磨控制導(dǎo)電圖形的膜厚度，所以電特性不會產(chǎn)生偏差。
此外，通過在不損失導(dǎo)電性的范圍內(nèi)，充分減薄導(dǎo)電圖形的膜厚度，芯片間的間隔擴大，密封用的樹脂容易流入。
另外，在本方法中，導(dǎo)電圖形不局限于再配置布線，也可以是感應(yīng)體這樣的具有規(guī)定功能的圖形。在本方法中，能夠與連接端子匯總形成如此的功能性圖形。此外，上述導(dǎo)電膜的研磨工序，能夠采用濕刻蝕、化學(xué)的機械研磨(CMP)、機械研磨等多種方法進行。
此外，在本方法中，還能夠設(shè)置在上述再配置布線的頂端部形成墊片的工序。此時，優(yōu)選以比配置該凸緣的上述再配置布線的布線寬度寬的方式，形成上述凸緣的外徑。這樣，在三維組裝多個半導(dǎo)體裝置(芯片)的時候，芯片間的連接變得容易。
此外，本發(fā)明的半導(dǎo)體裝置的制造方法，其特征在于，包括采用由上述方法制造的多個半導(dǎo)體裝置，通過其連接端子疊層各半導(dǎo)體裝置的工序。
由此，能夠穩(wěn)定生產(chǎn)具有所要求的電特性的三維組裝型的半導(dǎo)體裝置。
此外，本發(fā)明的半導(dǎo)體裝置，其特征在于，利用上述方法制造。此外，本發(fā)明的電路基板或電子設(shè)備，其特征在于，具有上述的半導(dǎo)體裝置。由此，能夠制造電特性穩(wěn)定的器件。


圖1A～圖1D是說明本發(fā)明的半導(dǎo)體裝置的制造方法的工序圖。
圖2A～圖2D是與圖1A～圖1D相接的工序圖。
圖3A～圖3E是與連接圖2A～圖2D相接的工序圖。
圖4是表示三維組裝有用本方法制造的半導(dǎo)體裝置的狀態(tài)的剖面圖。
圖5A～圖5C是在本發(fā)明的半導(dǎo)體裝置的制造方法中，說明連接端子的形成工序的工序圖。
圖6A及圖6B是與圖5A～圖5C相接的工序圖。
圖7A及圖7B是與圖6A及圖6B相接的工序圖。
圖8A及圖8B是與圖7A及圖7B相接的工序圖。
圖9是表示形成有再配置布線的基板的平面結(jié)構(gòu)的模式圖。
圖10是表示三維組裝型的半導(dǎo)體裝置的概略構(gòu)成例的剖面圖。
圖11是表示一例具有本發(fā)明的半導(dǎo)體裝置的器件的立體圖。
圖12是表示一例本發(fā)明的電子設(shè)備的立體圖。
具體實施例方式
以下，參照

本發(fā)明的半導(dǎo)體裝置的制造方法。
圖1A～圖3E是說明本方法的整體流程的工序圖，圖5A～圖10是詳細表示其電極的形成方法的工序圖。
圖1A，是表示應(yīng)用本方法的基板的一部分的概略剖面圖。成為處理對象的基板10，例如是Si(硅)，在其有源面10a上，形成由晶體管、存儲元件、其它電子元件以及電布線及電極焊盤16等構(gòu)成的電子電路。另外，在基板10的背面10b上，不形成這些電子電路?；?0的厚度，例如為500μm左右。
下面，詳細說明基板10的有源面10a側(cè)的構(gòu)成。
圖5A，是詳細表示基板10的有源面10a側(cè)的一部分的剖面圖。如圖5A所示，在基板10上依次形成由基板10的基本材料Si的氧化膜(SiO2)構(gòu)成的絕緣膜12及由硼磷硅酸玻璃(BPSG)構(gòu)成的層間絕緣膜14。
此外，在層間絕緣膜14上的一部分上，形成在未圖示的地方與形成在基板10的有源面10a上的電子電路電連接的電極墊片16。該電極墊片16，通過依次疊層由Ti(鈦)構(gòu)成的第1層16a、由TiN(氮化鈦)構(gòu)成的第二層16b、由AlCu(鋁/銅)構(gòu)成的第3層16c及由TiN構(gòu)成的第4層(頂層)16d。另外，要注意，不在電極墊片16的下方形成電子電路。
電極墊片16，例如通過在層間絕緣膜14上的全面上，濺射形成由第1層16a～第4層16d構(gòu)成的疊層結(jié)構(gòu)，采用抗蝕劑等圖形加工成規(guī)定的形狀(例如，圓形形狀)而形成。另外，在本實施方式中，舉例說明利用上述疊層結(jié)構(gòu)形成電極墊片16時的情況，但也可以只用Al形成電極墊片16。此外，電極墊片16，優(yōu)選采用電阻低的銅形成。此外，電極墊片16，不局限于上述的構(gòu)成，也可以根據(jù)所要求的電特性、物理特性及化學(xué)特性適宜變更。
此外，以在上述層間絕緣膜14上覆蓋電極墊片16的一部分的方式，形成鈍化膜18。該鈍化膜18，優(yōu)選是利用SiO2(氧化硅)、SiN(氮化硅)、聚酰亞胺樹脂等形成的、或在SiN上疊層SiO2的構(gòu)成或其相反的構(gòu)成。此外，鈍化膜18的膜厚度，優(yōu)選在2μm以上、6μm以下的范圍。
將鈍化膜18的膜厚度設(shè)定在2μm以上，是因確保上述選擇比所需要。此外，將鈍化膜18的膜厚度設(shè)定在6μm以下，是因為在電連接在后述的工序中在電極墊片16上形成的連接端子(參照圖8B)和電極墊片16的時候，需要刻蝕電極墊片16上的鈍化膜18，如果膜厚度過厚，存在降低制造工序的效率的顧慮。
對于以上構(gòu)成的基板10，首先如圖1B所示，進行在基板10的有源面10a上形成孔部H3的工序。圖1B，是表示在基板10上形成孔部H3的狀態(tài)的剖面圖。該孔部H3，是為以在基板10內(nèi)埋入其一部分的形狀，形成作為在基板10的有源面10a側(cè)形成的、成為電子電路的外部端子的連接部的連接端子24而成的孔部。該孔部H3，以貫通電極墊片16的方式形成在圖4A所示的電極墊片16的位置上。此處，參照圖5A～圖7B，詳細說明形成孔部H3的工序。
首先，利用旋涂法、浸漬法、噴涂法等方法，在鈍化膜18上全面涂布抗蝕劑(圖示省略)。另外，該抗蝕劑是用于對覆蓋電極墊片16上的鈍化膜18開口的抗蝕劑，可以是光致抗蝕劑、電子束抗蝕劑、X射線抗蝕劑中的任何一種，也可以是正型或負型中的任何一種。
如果在鈍化膜18上涂布抗蝕劑，在進行了預(yù)烘后，采用形成有規(guī)定圖形的掩模，進行曝光處理及顯影處理，將抗蝕劑圖形加工成規(guī)定形狀。另外，抗蝕劑的形狀，可根據(jù)電極墊片16的開口形狀及形成在基板10上的孔的斷面形狀設(shè)定。如果抗蝕劑的圖形加工結(jié)束，在進行了后烘后，如圖5B所示，通過刻蝕覆蓋電極墊片16的鈍化膜18的一部分，形成開口部H1。圖5B是表示對鈍化膜18開口，形成開口部H1的狀態(tài)的剖面圖。
另外，優(yōu)選在鈍化膜18的刻蝕中采用干刻蝕。干刻蝕，也可以是反應(yīng)性離子刻蝕(RIEReactive Ion Etching)。此外，作為鈍化膜18的刻蝕，也可以采用濕刻蝕。形成在鈍化膜18上的開口部H1的斷面形狀，可以根據(jù)在后述的工序中形成的電極墊片16的開口形狀及形成在基板10上的孔的斷面形狀設(shè)定，其直徑，可按與形成在電極墊片16上的開口的口徑及形成在基板10上的孔的孔徑同等的程度，例如設(shè)定為50μm左右。
如果以上的工序結(jié)束，以形成有開口部H1的鈍化膜18上的抗蝕劑作為掩模，采用干刻蝕對電極墊片16開口。圖5C是表示對電極墊片16開口，形成開口部H2的狀態(tài)的剖面圖。另外，在圖5A～圖5C的圖中，抗蝕劑省略。如圖5C所示，形成在鈍化膜18上的開口部H1的口徑和形成在電極墊片16上的開口部H2的口徑為同等程度。另外，作為干刻蝕，能夠采用RIE。
另外，以在以上工序中使用的抗蝕劑作為掩模，然后刻蝕層間絕緣膜14及絕緣膜12，如圖6A所示，使基板10露出。圖6A是表示，刻蝕層間絕緣膜14及絕緣膜12，使基板10的一部分露出的狀態(tài)的剖面圖。其后，利用剝離液或灰化等，剝離作為開口掩模使用的形成在鈍化膜18上的抗蝕劑。
另外，在上述工藝中，采用同一抗蝕劑掩模，反復(fù)刻蝕，但在各刻蝕工序結(jié)束后，當然也可以重新圖形加工抗蝕劑。此外，在對形成在電極墊片16上的開口部H2開口后，剝離抗蝕劑，將電極墊片16的最表面上的TiN作為掩模，刻蝕層間絕緣膜14及絕緣膜12，如圖6A所示，也能夠使基板10露出。如果再附加，考慮到各刻蝕時的選擇比，需要使抗蝕劑厚膜化。
如果以上的工序結(jié)束，以鈍化膜18作為掩模，通過干刻蝕，如圖6B所示，對基板10進行穿孔。另外，此處，作為干刻蝕，除RIE外，也能夠采用ICP(Inductively Coupled Plasma)。圖6B是表示，對基板10穿孔，形成孔部H3的狀態(tài)的剖面圖。
如圖6B所示，由于以鈍化膜18作為掩模，穿孔基板10，所以形成在基板10上的孔部H3的孔徑，達到與形成在鈍化膜18上的開口部H1的口徑同等的程度。其結(jié)果，形成在鈍化膜18上的開口部H1的口徑、形成在電極墊片16上的開口部H2的口徑及形成在基板10上的孔部H3的孔徑，大致相同。另外，孔部H3的深度，可根據(jù)最終形成的半導(dǎo)體芯片的厚度適宜設(shè)定。
此外，如圖6B所示，如果在基板10上形成孔部H3，能利用干刻蝕，刻蝕鈍化膜18的一部分，使其膜厚度變薄。此處，如果在形成孔部H3的時候，通過刻蝕去除鈍化膜18，形成電極墊片16或?qū)娱g絕緣膜14露出的狀態(tài)，不利于進行后續(xù)工序，或者，確保作為半導(dǎo)體裝置的可靠性。因此，在圖5A所示的狀態(tài)下，將鈍化膜18的膜厚度設(shè)定在2μm以上。
如果以上的工序結(jié)束，然后，在鈍化膜18上及孔部H3的內(nèi)壁以及底面上，形成絕緣膜20。圖7A是表示在電極墊片16的上方及孔部H3的內(nèi)壁以及底面上，形成絕緣膜20的狀態(tài)的剖面圖。該絕緣膜20，是為防止電流漏泄的發(fā)生、氧及水分等浸蝕基板10等而設(shè)置的，能夠采用利用PECVD(Plasma Enhanced Chemical Vapor Deposition)形成的原硅酸四乙酯(TetraEthyl Ortho SilicateSi(OC2H5)4以下，稱為TEOS)即PE-TEOS，及采用臭氧CVD形成的TEOS即O3-TEOS，或采用CVD形成的氧化硅。另外，絕緣膜20的厚度，例如是1μm。
接著，利用旋涂法、浸漬法、噴涂法等方法，在鈍化膜18上全面涂布抗蝕劑(圖示省略)?；蛘?，也可以采用干膜抗蝕劑。另外，該抗蝕劑用于對電極墊片16的一部分的上方開口，可以是光致抗蝕劑、電子束抗蝕劑、X射線抗蝕劑中的任何一種，也可以是陽極型或陰極型中的任何一種。
如果在鈍化膜18上涂布抗蝕劑，在進行了預(yù)烘后，采用形成有規(guī)定圖形的掩模，進行曝光處理及顯影處理，以只在電極墊片16的上方以外的部分以及孔部H3及其周邊部上殘留抗蝕劑的形狀，例如以孔部H3為中心的圓環(huán)形狀，圖形加工抗蝕劑。如果抗蝕劑的圖形加工結(jié)束，在進行了后烘后，通過刻蝕，刻蝕去除覆蓋電極墊片16的一部分的絕緣膜20及鈍化膜18，對電極墊片16的一部分開口。另外，在刻蝕中，優(yōu)選采用干刻蝕。干刻蝕，也可以是反應(yīng)性離子刻蝕(RIEReactive Ion Etching)。此外，作為刻蝕，也可以采用濕刻蝕。另外，此時，也一并去除構(gòu)成電極墊片16的第4層16d。
圖7B，是表示去除覆蓋電極墊片16的絕緣膜20及鈍化膜18的一部分后的狀態(tài)的剖面圖。如圖7B所示，形成電極墊片16的上方成為開口部H4，露出電極墊片16的一部分的狀態(tài)。通過該開口部H4，能夠連接在后續(xù)工序中形成的連接端子(電極部)24和電極墊片16。因此，開口部H4只要形成在形成有孔部H3的部位以外的部位上就可以。此外，也可以相鄰形成。
在本實施方式中，舉例了在電極墊片16的大致中央部形成孔部H3(開口部H1)時的情況。因此，為圍住該孔部H3，即在通過增大電極墊片16的露出面積，減小與電極墊片16和后面形成的連接端子的連接電阻時，優(yōu)選形成開口部H4。此外，孔部H3的形成位置，也可以是電極墊片的大致中央，也可以形成多個孔。另外，如果通過去除覆蓋電極墊片16的絕緣膜20及鈍化膜18的一部分，露出電極墊片16的一部分，則在去除時，利用剝離液剝離所用的抗蝕劑。
經(jīng)過以上說明的工序，形成圖1B所示的孔部H3及圖1C所示的絕緣膜20。如果如此在基板10上形成孔部H3及絕緣膜20，如圖1D所示，進行在基板10上形成襯底膜22的工序。圖8A，是表示在孔部H3內(nèi)形成襯底膜22的狀態(tài)的剖面圖。此處，由于襯底膜22形成在基板10的上面的整面上，因此在電極墊片16的露出部及孔部H3的內(nèi)壁以及底部，都形成襯底膜22。此處，襯底膜22，由阻擋層及籽晶層構(gòu)成。首先，在形成阻擋層后，通過在阻擋層上形成籽晶層，成膜襯底膜22。阻擋層，例如由TiW形成，籽晶層由Cu形成。這些層，能夠采用例如IMP(離子金屬等離子體)法、或真空蒸鍍、濺射、離子鍍等PVD(Physical Vapor Deposition)法形成。
圖8A，是表示在孔部H3內(nèi)形成襯底膜22的狀態(tài)的剖面圖。如圖8A所示，襯底膜22，全面覆蓋電極墊片16和絕緣膜22的段差ST，連續(xù)形成在電極墊片16上和絕緣膜20(包括孔部H3的內(nèi)部)上。此外，構(gòu)成襯底膜22的阻擋層的膜厚度，例如在100nm左右，籽晶層的膜厚度，例如在幾百nm左右。如此，在本實施方式中，由于在形成后述的連接端子24和再配置布線42時所需要的襯底膜22，用一道工序形成在基板10上，所以能夠簡化制造工藝。
如果襯底膜22的形成結(jié)束，如圖2A所示，在基板10的有源面10a上涂布鍍膜抗蝕劑，以只有形成連接端子24及再配置布線42的部分開口的狀態(tài)圖形加工，形成鍍膜抗蝕劑圖形R1。然后，進行電解鍍銅，如圖2B所示，在基板10的孔部H3及再配置布線42的形成位置上，鍍膜形成Cu(銅)等的導(dǎo)電膜M。此時，由于孔部H3的孔徑達到幾十μm，所以要在孔內(nèi)完全充填導(dǎo)電膜M，形成在再配置布線區(qū)域的導(dǎo)電膜M也隨其形成厚的膜。因此，不足以得到膜表面的平整性，在將其直接作為再配置布線的情況下，該電特性產(chǎn)生偏差。此外，由于再配置布線區(qū)域的導(dǎo)電膜M的厚度根據(jù)孔部H3的孔徑變化，所以不能固定控制布線的厚度。另外，如果在有源面上形成如此厚膜的再配置布線，則在疊層各芯片時，芯片間的間隔變窄，還有密封用的樹脂難進入芯片間的可能性。因此，在本方法中，在基板10上形成導(dǎo)電膜M后，能夠采用濕刻蝕、化學(xué)機械研磨(CMP)、機械研磨等方法，研磨有源面10a，使導(dǎo)電膜M的膜厚度均勻化(即平整化)。圖1C是表示進行研磨工序后的狀態(tài)的剖面圖。利用該工序，能夠在孔部H3及與之相連的有源面上的位置上，分別匯總形成連接端子24和再配置布線42。
另外，在上述工序中，優(yōu)選在再配置布線42的頂端部形成焊盤34(參照圖9)(即，以比從連接端子24到達該頂端部的布線的寬度寬的方式形成再配置布線42的外徑)。這樣，在疊層多個半導(dǎo)體裝置(芯片)的時候，容易進行芯片間的導(dǎo)通。
如果形成連接端子24及再配置布線42，如圖2D所示，剝離形成在基板10上的鍍膜抗蝕劑圖形R1。圖2D，是表示剝離鍍膜抗蝕劑圖形R1后的狀態(tài)的剖面圖。此外，圖8B，是詳細表示形成的連接端子24的構(gòu)成的剖面圖。如圖2D所示，連接端子24是向基板10的有源面10a突出的突起狀的形狀，同時是其一部分埋入在基板10內(nèi)的形狀。此外，如圖8B所示，在附加符號C的地方，連接端子24與電極墊片16電連接。
如果再配置布線42的形成結(jié)束，如圖3A所示，在基板10的有源面10a上涂布抗蝕劑，以只有再配置布線42的頂端部開口的狀態(tài)，進行圖形加工，形成抗蝕劑圖形R2。然后，采用電場鍍膜等方法，在再配置布線42的頂端部(焊盤34)上形成軟焊料等釬焊材36。圖3B是表示釬焊材形成后的狀態(tài)的剖面圖。另外，作為釬焊材36，能夠采用錫、銀或無鉛焊料，以及金屬焊膏或熔融焊膏等。另外，在本說明書中，軟焊料也包括無鉛焊料。
如果形成釬焊材36，剝離形成在基板10上的抗蝕劑圖形R2。然后，通過包括再配置布線42在內(nèi)，刻蝕基板10的有源面10a側(cè)整體，深刻蝕籽晶層。此處，由于與籽晶層的膜厚度相比，再配置布線42的膜厚度厚，所以利用深刻蝕。不會完全刻蝕再配置布線42。
接著，利用RIE法刻蝕去除不需要的阻擋層。此時，由于不利用RIE法刻蝕由Cu(銅)構(gòu)成的再配置布線42，所以再配置布線42成為掩模，刻蝕位于再配置布線42的正下方的阻擋層以外的阻擋層。另外，在利用濕刻蝕法刻蝕阻擋層及籽晶層的情況下，需要采用對形成再配置布線42的Cu(銅)具有抗性的刻蝕液。
此處，所謂襯底膜22的不需要部，例如是形成有連接端子24和再配置布線42的部分以外的部分，即露出襯底膜22的部分。如上所述，在本實施方式中，由于用一道工序，進行在形成連接端子24和再配置布線42的各自時所需要的襯底膜22的刻蝕，所以能夠簡化制造工藝。
圖3C，是表示形成再配置布線42，刻蝕襯底模22的不需要部后的狀態(tài)的剖面圖。在圖3C所示的例中，表明刻蝕再配置布線42間的襯底模22。圖9，是形成有再配置布線42及釬料材36的基板10的上面圖。另外，在基板10的有源面10a側(cè)，設(shè)置多個劃分領(lǐng)域(發(fā)射區(qū)域)，多在各劃分領(lǐng)域內(nèi)形成同樣的電子電路，所以在圖9中，只圖示其中的1個劃分區(qū)域SA。
如圖9所示，沿著發(fā)射區(qū)域的相互對向的一對邊，排列形成連接端子24，以在各自的連接端子24上連接一端的狀態(tài)，形成再配置布線42。此外，在再配置布線42各自的頂端部，通過釬料材36，形成具有外徑大于布線寬度的凸緣(land)。
如果以上的工序結(jié)束，如圖3D所示，在基板10的有源面10a上形成軟焊料抗蝕劑層，在凸緣36的一部分開口的狀態(tài)下，進行圖形加工，形成軟焊料抗蝕劑圖形37。然后，通過支持材F支持基板10的有源面10a，進行減薄基板10的厚度、在基板10的背面?zhèn)嚷冻鲞B接端子24的一部分的工序。具體是，刻蝕基板10的背面10b，使連接端子24的一部分露出，研磨連接端子的背面。圖3E是表示研磨了基板10的背面后的狀態(tài)的剖面圖。如果刻蝕及研磨基板10的背面，基板10的厚度被減薄到50μm左右，形成連接端子24的一部分從基板10的背面突出20μm左右的形狀。
經(jīng)過以上工序制造的半導(dǎo)體裝置，形成在基板10的表面及背面都露出連接端子24的狀態(tài)。因此，如圖4所示，通過采用利用本方法得到的多個半導(dǎo)體裝置1，經(jīng)由其連接端子24疊層各半導(dǎo)體裝置1，能夠制造可高密度組裝的三維組裝型(疊層型)的半導(dǎo)體裝置。
圖10是表示三維組裝型的半導(dǎo)體裝置的概略構(gòu)成例的剖面圖。在圖10中，符號44是電路基板，符號45～符號48是半導(dǎo)體芯片。依次疊層半導(dǎo)體芯片45～48，通過電極50電連接各層。
該電極50，是電連接形成在半導(dǎo)體芯片45～48各自上的連接端子24的電極。疊層形成的半導(dǎo)體芯片45～48被搭載在電路基板44上。
電路基板44是環(huán)氧玻璃基板等有機系基板，例如為形成所要求的電路，形成由銅等構(gòu)成的布線圖形。疊層形成的半導(dǎo)體芯片45～48被定位搭載在電路基板44上，電連接形成在電路基板44上的布線圖形和電極50。此外，利用密封樹脂52密封搭載在電路基板44上的半導(dǎo)體芯片45～48。在電路基板44的背面，形成與在電路基板44上形成的布線圖形電連接的電極墊片54。在該電極墊片54上形成軟焊料球56。具有上述構(gòu)成的半導(dǎo)體芯片，能夠謀求小型化、牢固化、輕量化、多功能化。
如上所述，在本發(fā)明的半導(dǎo)體裝置的制造方法中，由于利用鍍膜法，匯總形成成為電子電路的外部電極的連接端子24和與之電連接的再配置布線42，因此能夠簡化制造工藝。此外，在本方法中，由于在形成成為再配置布線42和連接端子24的導(dǎo)電膜M后，研磨基板10的有源面10a，使該導(dǎo)電膜(即，再配置布線42)的膜厚度均勻化，因此能夠穩(wěn)定生產(chǎn)具有所要求的電特性的半導(dǎo)體裝置。
另外，在本實施方式中，說明了匯總形成再配置布線42和連接端子24的方法，但作為可與連接端子24匯總形成的方法，不局限于如此再配置布線。例如也能夠在有源面10a上與連接端子24一體形成感應(yīng)體等功能性的導(dǎo)電圖形。這樣，與用另外工序形成各自時相比，能夠簡化工序。當然，即使在這種情況下，在形成成為連接端子及功能性的圖形(感應(yīng)體等)的導(dǎo)電膜后，也根據(jù)需要，研磨該導(dǎo)電膜的表面，使膜厚度均勻化。
(電光學(xué)裝置及電路基板)圖11，是表示本發(fā)明的一實施方式的設(shè)備(例如電光學(xué)裝置)的外觀的立體圖。另外，圖11所示的電光學(xué)裝置，作為一例圖示液晶顯示裝置。該電光學(xué)裝置60，由液晶顯示面板61和中繼基板62構(gòu)成。
液晶顯示面板61，具有由未圖示的密封材粘接的一對基板63a、63b，在上述基板63a和基板63b的之間形成的間隙即所謂元件間隙內(nèi)封入液晶。換句話講，液晶被基板63a和基板63b夾持。
關(guān)于中繼基板62，在由聚酰亞胺等構(gòu)成的具有柔性的樹脂基板64上形成多個布線圖形65，在樹脂基板64的一部分上搭載半導(dǎo)體芯片66。
另外，關(guān)于上述半導(dǎo)體芯片66，例如形成有驅(qū)動電路，用于驅(qū)動形成在液晶顯示面板61上的TFT(Thin Film Transistor)等開關(guān)元件。
半導(dǎo)體芯片66，例如以與采用各向異性導(dǎo)電膜(ACFAnisotropicConductive Film)，形成在樹脂基板64上的布線圖形65電連接的狀態(tài)，搭載在樹脂基板64上。該各向異性導(dǎo)電膜，例如是通過在熱塑性或熱固化性的粘接用樹脂中分散多個導(dǎo)電粒子而形成的。另外，液晶顯示面板61和中繼基板62，也優(yōu)選由向異性導(dǎo)電膜連接。另外，搭載在中繼基板62上的半導(dǎo)體芯片66，是采用上述的方法制造的半導(dǎo)體裝置。
(電子設(shè)備)圖12是表示本發(fā)明的電子設(shè)備的一實施方式的概略構(gòu)成的立體圖。如圖12所示，該攜帶式電話300，在其框體內(nèi)部，具有上述半導(dǎo)體裝置或上述電路基板。
另外，作為電子設(shè)備，不局限于上述的攜帶式電話，能夠在多種電子設(shè)備中應(yīng)用。例如，能夠用于筆記本型電腦、液晶投影儀、多媒體對應(yīng)的電腦(PC)及工程工作平臺(EWS)、尋呼機、文字處理機、電視、錄像器型或監(jiān)視器直視型的磁帶錄像機、電子筆記本、電子臺式計算機、車輛行駛導(dǎo)航裝置、POS終端、具有觸摸面板的裝置等的電子設(shè)備。
以上，參照

了本發(fā)明的優(yōu)選的實施方式例，當然本發(fā)明不限定于上述例。在上述例中示出的各構(gòu)成部件的諸形狀或組合等只是一例，在不脫離本發(fā)明宗旨的范圍內(nèi)，能夠基于設(shè)計要求等進行種種變更。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，上述半導(dǎo)體裝置包括從形成有電子電路的基板的有源面?zhèn)认蛟摶宓谋趁鎮(zhèn)蓉炌ǖ倪B接端子、在上述有源面上與上述連接端子電連接的導(dǎo)電圖形；上述制造方法包括在上述有源面?zhèn)刃纬捎糜诼袢肷鲜鲞B接端子的孔部的工序、在上述孔部及與該孔部相連的有源面上的位置，匯總形成成為上述連接端子及上述導(dǎo)電圖形的導(dǎo)電膜的工序、研磨上述導(dǎo)電膜的表面而進行平整化的工序、減小上述基板的厚度，使上述連接端子的一部分在上述基板背面?zhèn)嚷冻龅墓ば颉?br> 2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中上述導(dǎo)電膜，是利用鍍膜法形成的。
3.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中上述導(dǎo)電圖形，是再配置布線。
4.如權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，還包括在上述再配置布線的頂端部，形成凸緣的工序。
5.如權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中以比配置上述凸緣的上述再配置布線的布線寬度寬的方式，形成上述凸緣的外徑。
6.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中利用濕刻蝕進行上述導(dǎo)電膜的研磨。
7.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中利用化學(xué)機械研磨進行上述導(dǎo)電膜的研磨。
8.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中利用機械研磨進行上述導(dǎo)電膜的研磨。
9.一種半導(dǎo)體裝置的制造方法，包括采用多個利用權(quán)利要求1的方法制造的半導(dǎo)體裝置，經(jīng)由其連接端子疊層各半導(dǎo)體裝置的工序。
10一種半導(dǎo)體裝置，其中利用權(quán)利要求1所述的方法制造。
11.一種電路基板，其中具有權(quán)利要求10所述的半導(dǎo)體裝置。
12.一種電子設(shè)備，其中具有權(quán)利要求10所述的半導(dǎo)體裝置。
全文摘要
一種半導(dǎo)體裝置的制造方法，其中，上述半導(dǎo)體裝置，包括從形成電子電路的基板的有源面?zhèn)认蛟摶宓谋趁鎮(zhèn)蓉炌ǖ倪B接端子、在上述有源面上與上述連接端子電連接的導(dǎo)電圖形，上述制造方法，包括在上述有源面?zhèn)刃纬捎糜诼袢肷鲜鲞B接端子的孔部的工序、在上述孔部及與該孔部相連的有源面上的位置上匯總形成成為上述連接端子及上述導(dǎo)電圖形的導(dǎo)電膜的工序、通過研磨上述導(dǎo)電膜進行平整化的工序、減小上述基板的厚度使上述連接端子的一部分在上述基板背面?zhèn)嚷冻龅墓ば颉?br> 文檔編號H01L21/768GK1630051SQ200410101109
公開日2005年6月22日 申請日期2004年12月14日 優(yōu)先權(quán)日2003年12月16日
發(fā)明者山口浩司 申請人:精工愛普生株式會社