專利名稱：通過氟化硼化合物摻雜而制造具有超淺超陡反向表面溝道的半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件的方法，更具體地說，本發(fā)明涉及具有柵信號寬度(gate length)小于100nm的超淺超陡反向表面溝道(super-steep-retrograde epi-channel)的半導(dǎo)體器件的制造方法。
背景技術(shù)：
一般來說，在晶體管如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)或金屬絕緣半導(dǎo)體場效應(yīng)晶體管(MISFET)中，配置在柵極(gate electrode)和柵氧化層下面的半導(dǎo)電襯底的表面區(qū)域的作用是由于施加到源極(source)和/或漏極(drain)的電場，在超過觸發(fā)的電壓施加到柵極上的狀態(tài)下，使電流流通。因此，該表面區(qū)域被稱為溝道(channel)。
上述晶體管的性能還取決于溝道的摻雜劑濃度，精確地?fù)诫s溝道非常重要，因為摻雜劑濃度決定了多種性能如晶體管的閾電壓(VT)、漏極電流(Id)等。
作為溝道的摻雜方法，使用離子植入法(ion implantation method)的溝道離子植入(channel ion implantation)(或臨界電壓調(diào)整離子植入)得到廣泛應(yīng)用。使用上述離子植入法所形成的溝道結(jié)構(gòu)包括其深度中在溝道內(nèi)具有恒定濃度的平坦溝道(flat channel)、在遠(yuǎn)離表面的預(yù)定深度處形成溝道的埋置溝道(buried channel)、和具有低表面濃度而且其在溝道內(nèi)的濃度沿深度方向快速增加的反向溝道(retrograde channel)等。
在上述溝道中，反向溝道被廣泛地使用在高性能微處理器中，其溝道長度是0.2μm或更小。反向溝道使In(銦)、As(砷)、Sb(銻)等的重離子植入來形成。因為反向溝道的低表面摻雜物濃度而具有高表面遷移性，所以其已應(yīng)用在具有高驅(qū)動電流特性的高性能器件中。
然而，隨著溝道長度減小，所需溝道深度必需更淺。而且，當(dāng)用于形成其溝道深度為50nm或更小的反向溝道時，離子植入技術(shù)受到限制。
為了符合這些需求，已提議一種表面溝道(epi-channel)結(jié)構(gòu)，其中在溝道摻雜層(channel doping layer)上形成外延層(epitaxial layer)。
圖1A是具有常規(guī)表面溝道結(jié)構(gòu)的半導(dǎo)體器件的橫剖面圖。
參照圖1A，在半導(dǎo)體襯底11上形成柵極介電層12和柵極13，包括外延層14和溝道摻雜層15的表面溝道形成在半導(dǎo)體襯底11上，襯底11配置在柵極介電層12下面。在表面溝道的兩個側(cè)面上還形成高濃度(high-concentration)的源極/漏極延伸區(qū)(source/drain extension)(后面稱為SDE)16和源極/漏極區(qū)(source/drain area)17。
然而，由于形成外延層的工藝及后續(xù)熱工藝，難以控制摻雜物損失及溝道摻雜層15的擴(kuò)散，所以實施具有表面溝道結(jié)構(gòu)的高性能器件所需要的改善ON/OFF(開/關(guān))電流特性是有問題的。
為了解決該問題，已提出一種方法，以形成由階梯狀摻雜的摻雜外延層及未摻雜外延層所構(gòu)成的雙外延層來進(jìn)行三角(delta)摻雜的表面溝道，如圖1B所示。
圖1B示出在形成三角摻雜的表面溝道之前，摻雜曲線(doping profile)隨瞬態(tài)增強(qiáng)型擴(kuò)散(transient enhanced diffusion)(后面稱為TED)或熱平衡(thermal budget)的變化圖。參照圖1B，因為在柵極介電層(Gox)下的表面溝道的階梯狀三角摻雜曲線由于TED或熱平衡而沒有保持理想的三角摻雜曲線(P1)，從而發(fā)生了摻雜曲線的拓寬(P2)。
因而，在使用由摻雜外延層及未摻雜的外延層所構(gòu)成的雙外延層來形成三角摻雜的表面溝道的情況下，因為不能沉積1×1019原子/cm3(atoms/cm3)或更少的低濃度外延層，由于TED或熱平衡而使摻雜物的擴(kuò)散(D)過度，使得當(dāng)實施溝道深度為30nm或更小的三角摻雜的表面溝道時受到限制。
為了改善這些問題，提出一種方法，其中在以超低能量硼離子植入來形成具有精確控制的濃度的三角摻雜n-溝道摻雜層之后，瞬時實施激光熱退火(laser thermal annealing)(LTA)工藝來防止三角摻雜的n-溝道摻雜層的擴(kuò)散(參照圖2A及2B)。
圖2A及2B表示具有以超低能量離子植入及以激光熱退火(LTA)工藝所形成的表面溝道的半導(dǎo)體器件的制造方法的橫剖面圖。
如圖2A所示，具有淺槽溝隔離(shallow trench isolation)(STI)結(jié)構(gòu)的場氧化層(field oxide layer)22形成在半導(dǎo)體襯底21上，而P-型摻雜物離子植入到半導(dǎo)體襯底21內(nèi)，從而形成P-型阱(well)23。隨后，在超低能量(1kev)下植入硼離子來形成三角摻雜的溝道摻雜層24。
然后，直接進(jìn)行0.36J/cm3至0.44J/cm3的激光熱退火(LTA)工藝，而不用任何預(yù)先無定形化(preamorphization)來使得半導(dǎo)體襯底21的表面無定形化。由圖2B可見，激光熱退火工藝抑制硼在溝道摻雜層24內(nèi)的重新分布，以及改變溝道摻雜層24成為化學(xué)穩(wěn)定溝道摻雜層24A。
如圖2B所示，外延層25在600℃至800℃的溫度下在溝道摻雜層24A上選擇性地生長，從而形成超陡反向(SSB)表面溝道結(jié)構(gòu)。
同時，可以使用快速熱退火(RTA)工藝以及激光熱退火工藝來防止三角摻雜的溝道摻雜層的TED。
圖3A及3B分別表示在1KeV離子植入或5KeV離子植入的硼摻雜的試樣上選擇性地外延生長所形成的SSR表面溝道的摻雜曲線。
從圖3A和3B可以看出，在使用超低能量離子植入所形成SSR表面溝道的摻雜曲線中，因為離子植入能量變得較低，所以三角摻雜的分布范圍變得更窄。因為圖3A所示的這種窄分布的三角摻雜能大幅降低器件的結(jié)電容(junotion capacitance)及結(jié)點(junction)的漏電流，所以是制造低電耗和高效率的半導(dǎo)體器件的基本技術(shù)。
然而，超低能量離子植入的缺點是可用能量的限制，因為在此超低能量范圍難以提取足夠離子束電流，而且制造時間較長。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種具有表面溝道結(jié)構(gòu)的半導(dǎo)體器件的制造方法，它通過提供以氟化硼化合物離子植入而不用使用超低能量離子植入的摻雜SSR表面溝道的方法而適合克服可用能量的限制，并用于改善生產(chǎn)率。
此外，本發(fā)明的另一目的是提供一種具有表面溝道結(jié)構(gòu)的半導(dǎo)體器件的制造方法，適用于防止在離子轟擊(ion bombarded)及氟化溝道摻雜層上外延生長所造成的晶體缺陷。
在本發(fā)明的一個方面中，提供了一種形成半導(dǎo)體器件的表面溝道的方法，包括以下步驟a)通過植入含硼的氟化硼化合物離子，在半導(dǎo)體襯底的表面下形成溝道摻雜層；b)進(jìn)行退火工藝，來去除在溝道摻雜層內(nèi)所注入的氟離子；c)進(jìn)行表面處理，以去除在溝道摻雜層表面上所形成的本地氧化物層(native oxide layer)，并同時去除溝道摻雜層內(nèi)所殘留的氟離子；及d)使用選擇性外延生長法(selective epitaxial growth method)在溝道摻雜層上生長外延層。
在本發(fā)明的另一方面中，提供了一種半導(dǎo)體器件的制造方法，包括以下步驟a)通過植入含硼的氟化硼化合物離子，在半導(dǎo)體襯底的表面下形成溝道摻雜層；b)進(jìn)行第一退火工藝，去除在上述溝道摻雜植入期間注入在溝道摻雜層內(nèi)的氟離子；c)進(jìn)行表面處理工藝，去除在溝道摻雜層的表面上所形成本地氧化層，而同時去除溝道摻雜層上所殘留的氟離子；d)在溝道摻雜層上生長外延層；e)在外延層上依次形成柵極介電層與柵電極；f)形成在柵電極的邊緣處配置的源極/漏極延伸區(qū)，其中源極/漏極延伸區(qū)比溝道摻雜層淺；g)形成接觸柵電極兩側(cè)的隔板(spacer)；h)形成配置在柵電極隔板的邊緣處的源極/漏極區(qū)，其中源極/漏極區(qū)比溝道摻雜層深；及i)進(jìn)行第二退火工藝，在抑制溝道摻雜層擴(kuò)散的溫度下，用于活化源極/漏極延伸區(qū)和源極/漏極區(qū)內(nèi)所包含的摻雜物。


根據(jù)夏文參照附圖對實施方案的說明，本發(fā)明的其它目的及方面將變得更顯而易見，其中圖1A是具有常規(guī)表面溝道的半導(dǎo)體器件的橫剖面圖；圖1B是表面溝道內(nèi)的摻雜曲線隨TED或熱平衡的變化圖；圖2A和2B是描述用超低能量的離子注入和激光熱退火(LTA)技術(shù)制造具有表面溝道的半導(dǎo)體器件的方法的圖；圖3A是示出在用1keV硼離子植入的樣品上通過使用選擇性外延生長法形成的SSR表面溝道的摻雜曲線的座標(biāo)圖；圖3B是示出在用5keV硼離子植入的樣品上通過使用選擇性外延生長法形成的SSR表面溝道的摻雜曲線的座標(biāo)圖；圖4是當(dāng)B+離子或49BF2+離子分別地植入硅襯底內(nèi)時硼濃度的分布圖；圖5A至5F是示出根據(jù)本發(fā)明第一實施方案制造NMOSFET的方法的橫剖面圖；圖6A至6F是示出根據(jù)本發(fā)明第二實施方案制造CMOSFET的方法的橫剖面圖；圖7是根據(jù)本發(fā)明第三實施方案的CMOSFET的橫剖面圖；圖8是根據(jù)本發(fā)明第四實施方案的CMOSFET的橫剖面圖；圖9是根據(jù)本發(fā)明第五實施方案的CMOSFET的橫剖面圖；圖10是根據(jù)本發(fā)明第六實施方案的CMOSFET的橫剖面圖；圖11是根據(jù)本發(fā)明第七實施方案的CMOSFET的橫剖面圖；圖12是其中49BF2+離子植入溝道區(qū)的SSR表面溝道內(nèi)硼濃度的分布圖。
具體實施例方式
下文將參照附圖對本發(fā)明的優(yōu)選實施方案進(jìn)行詳細(xì)說明。
本發(fā)明提供一種在形成表面溝道結(jié)構(gòu)時增加用于形成溝道摻雜層(channel doping layer)的離子植入能量的方法，其中使用含摻雜物離子的分子離子束(molecular ion beam)。
下文將要描述的實施方案使用從BF3氣體中提取的49BF2+或30BF+作為形成溝道摻雜層的分子離子束。
與硼(B+)離子植入相比較，49BF2+離子植入具有在4.5倍離子植入能量的相同離子植入深度。此外，因為可在4.5倍較高能量下離子植入，所以制造工藝可使用一般低能量離子植入裝置來進(jìn)行，而不用任何超低能量離子植入裝置。進(jìn)一步，在相同離子植入能量下，與硼離子的情況相比較，離子植入深度較淺，所以寬度較窄的三角摻雜具有更可調(diào)適的特性。
更進(jìn)一步，從BF3氣體提取的其它種類離子是30BF+。30BF+離子是經(jīng)由使用BF3氣體的離子束質(zhì)量分析而選擇質(zhì)量為30來提取的離子。30BF+的氟鍵合數(shù)是49BF2+離子的一半。而且，因為30BF+離子的氟植入量是49BF2+離子的一半，所以可防止在后續(xù)熱退火工藝之后因為過多的氟植入而發(fā)現(xiàn)的氟化合物沉淀及氟氣泡(fluorine bubbles)的產(chǎn)生。
此外，30BF+離子植入的離子植入深度和硼離子植入相同，優(yōu)點在于，30BF+離子植入可使用比硼離子植入高2.7倍的離子植入能量。
即使從氟化合物提取的分子離子的離子植入的優(yōu)點在于使用比硼離子更高的能量，但是硼離子不可避免地隨氟離子被植入，因為30BF+離子植入包含氟離子，所以非期望的含氟造成在后續(xù)外延層生長的晶體缺陷，而且可由于在柵極介電質(zhì)或在柵極介電層及半導(dǎo)體襯底間的界面處堆積氟離子而便裝置特性劣化。
因而，下述實施方案使用氟化合物離子，其在形成溝道摻雜層時，可使用較高離子植入能量來形成淺結(jié)(shallow junction)，而且說明一種方法，用于經(jīng)下述退火工藝及表面處理工藝來釋放在氟化合物離子植入期間所注入的氟離子到外部。
圖4表示當(dāng)B+離子或49BF2+離子植入硅襯底內(nèi)時半導(dǎo)體襯底的硼濃度分布圖。
在圖4中，水平軸表示襯底內(nèi)的深度，而垂直軸表示硼濃度。曲線P3及P4分別表示B+或49BF2+的情況。在此，硼離子植入以5KeV的加速能量及1×1014原子/cm3的劑量來進(jìn)行，而BF2+離子植入以5KeV的加速能量及1×1014原子/cm3的劑量來進(jìn)行。
參照圖4，在硼離子植入中，硼離子植入到襯底深處，而曲線的峰值分布在深于10nm的位置處。在49BF2+的情況下，曲線的峰值分布在約3nm處，而且硼濃度在更深位置處快速降低。
曲線P3及P4表示相互不同的遞減曲線。曲線P4具有較窄的硼分布。比較曲線P3及曲線P4，曲線P4的峰值高于P3。這意味著，49BF2+離子植入使用小于硼(B+)離子劑量的更小離子植入量，可獲得相同或更高的峰值濃度。
圖5A至5F說明根據(jù)本發(fā)明第一實施方案來制造NMOSFET的方法的橫剖面圖。
如圖5A所示，用于裝置隔離的場氧化物層32使用淺槽溝隔離STI工藝或硅局部氧化(LOCOS)工藝來形成于半導(dǎo)體襯底31的預(yù)定部分上。然后，P-型摻雜物植入到半導(dǎo)體襯底31內(nèi)來形成深P-型阱33。隨后，植入P-型摻雜物，因而形成比P-型阱33更淺的P-型場闌層(field stop layer)34。在此，硼(B)用作P-型摻雜物，用于形成P-型阱33及P-型場闌層。
接著，作為P-型摻雜物，諸如49BF2+或30BF+的氟化合物的分子離子被植入，因而形成淺P-型n-溝道摻雜層35，其深度距半導(dǎo)體襯底31的表面是10nm至50nm。
此時，當(dāng)實施用于形成P-型n-溝道摻雜層35的離子植入時，植入從BF3氣體提取的49BF2+或30BF+分子離子。30BF+分子離子的植入具有和49BF2+分子離子類似的效用。換言之，其優(yōu)點在于可使用和硼離子植入一樣高的離子植入能量，使得具有相同離子植入深度。此外，所植入的氟離子降低到和49BF2+分子離子相同植入量的49BF2+分子離子的一半。
然后，如圖5B所示，實施回復(fù)退火工藝(recovery annealing process)?；貜?fù)退火工藝回復(fù)在半導(dǎo)體襯底31的表面中的晶體缺陷(crystal defect)，其由在用于形成P-型n-溝道摻雜層35的離子植入中通過離子轟擊所造成。而且，回復(fù)退火工藝使植入到P-型n-溝道摻雜層35中的摻雜物穩(wěn)定地與晶體內(nèi)的相鄰硅原子結(jié)合，而且釋放出如SiF4揮發(fā)氣體的氟(F)離子到外部。
對于回復(fù)退火工藝，以在1414℃(硅的熔點)以下的溫度來實施快速熱退火(RTA)工藝或峰值快速熱退火(spike rapid thermal annealing)(SRTA)工藝，其可回復(fù)晶體缺陷，以便防止植入P-型n-溝道摻雜層35內(nèi)的摻雜物擴(kuò)散。
在此，峰值快速熱退火(SRTA)工藝表示一種退火工藝(升溫速率(rampingrate)150℃/秒或更高，延遲時間(delay time)1秒或更小)，其在短時間從室溫升高到目標(biāo)溫度，然后沒有任何延遲地直接從目標(biāo)溫度降到室溫。
優(yōu)選地，快速熱退火(RTA)工藝在600℃至1050℃的溫度下實施，而峰值快速熱退火(SRTA)工藝在600℃至1100℃的溫度下實施，結(jié)果，通過回復(fù)退火工藝，P-型n-溝道摻雜層35通過穩(wěn)定地結(jié)合所植入的摻雜物和半導(dǎo)體襯底31的硅離子，而改善成沒有晶體缺陷的層。換言之，氟(F)離子在退火工藝期間被釋放出，而硼(B)離子穩(wěn)定地結(jié)合硅(Si)離子。
如上所述，通過回復(fù)退火工藝，P-型n-溝道摻雜層35活化為化學(xué)穩(wěn)定的很淺P-型n-溝道摻雜層35A。
如圖5C所示，在氫氣氛中進(jìn)行表面處理，以便去除在回復(fù)退火工藝后在淺P-型n-溝道摻雜層35A上形成的本地氧化物層(native oxide layer)(未示出)。同時，如果在氫氣氛中進(jìn)行表面處理，氫(H2)和本地氧化物層(SiO2)反應(yīng)而作為H2O揮發(fā)，從而去除本地氧化物層。而且，理想的是，表面處理的溫度是可防止在P-型n-溝道摻雜層35內(nèi)存在的摻雜物擴(kuò)散的溫度(如600℃至950℃)。
在上述在氫氣氛下進(jìn)行的表面處理中，在回復(fù)退火工藝后留在P-型n-溝道摻雜層35A內(nèi)的氟(F)離子另外作為HF形式而釋放出來。同時，在30BF+分子離子被植入到P-型n-溝道摻雜層35內(nèi)的情況下，植入的氟離子降低到和49BF2+分子離子具有相同植入量的49BF2+分子離子的一半，使得更容易去除氟離子。
結(jié)果，當(dāng)形成溝道摻雜層時，以相對更大的植入量植入具有較小氟含量的30BF+分子離子，去除氟離子很有效。
如圖5D所示，外延層36在沒有本地氧化物層的半導(dǎo)體襯底31上，優(yōu)選在P-型n-溝道摻雜層35上，使用選擇性外延生長(SEG)生長至厚度為5nm至30nm。
如上所述，因為P-型n-溝道摻雜層35經(jīng)由回復(fù)退火工藝而活化成化學(xué)穩(wěn)定的很淺P-型n-溝道摻雜層35A，所以即使在氫氣氛下進(jìn)行表面處理及外延層36的生長期間，也形成使摻雜物損失及重新分布最小化的具有SSR三角摻雜曲線的SSR表面溝道結(jié)構(gòu)。
如圖5E所示，柵極介電質(zhì)層37以650℃至750℃的溫度形成在SRR表面溝道結(jié)構(gòu)上，如分布在P-型n-溝道摻雜層35A的下部的外延層36上。同時，用于形成柵極介電質(zhì)層37的溫度范圍很低，以便防止在P-型n-溝道摻雜層35A內(nèi)存在的摻雜物的重新分布及擴(kuò)散。
因此，在低溫形成的低溫氧化物(LTO)層、氮氧化硅(silicon oxynitride)層、高介電質(zhì)層或氧化物層/高介電質(zhì)層的堆疊層(stack layer)用作柵極介電質(zhì)層37。由于在低溫下形成柵極介電質(zhì)層37的低熱工藝，所以通過防止在P-型n-溝道摻雜層35A內(nèi)存在的摻雜物的重新分布及擴(kuò)散可保持SSR摻雜曲線。
例如，低溫氧化物層(即，硅熱氧化物層)在650℃至750℃的溫度下形成。在650℃至750℃的溫度下形成硅熱氧化物層(silicon thermal oxide layer)之后，通過在硅熱氧化物層上進(jìn)行氮化物等離子體或氨等離子體而形成氮氧化硅層。高介電質(zhì)層是通過下述工藝形成的在300℃至650℃的溫度下進(jìn)行沉積工藝，然后在400℃至700℃的溫度下進(jìn)行爐內(nèi)退火工藝(furnaceannealing process)，或在300℃至650℃的溫度下進(jìn)行沉積工藝，然后在600℃至800℃的溫度下進(jìn)行快速熱退火工藝。在使用高介電質(zhì)層的情況下，進(jìn)行退火工藝時的最高溫度限制為300℃至700℃，以便改進(jìn)介電質(zhì)層的層品質(zhì)(layer quality)。
接著，用于柵極介電質(zhì)層的導(dǎo)電層沉積在柵極介電質(zhì)層37上，而且圖案化所沉積的導(dǎo)電層，從而形成柵電極38。在此，用于形成柵電極38的導(dǎo)電層可以是多晶硅層(polysilicon layer)、多晶硅層/金屬層的堆疊層、或多晶硅層/硅化物層的堆疊層。
然后，利用另外的光刻膠掩膜(photoresist mask)(未圖示)和柵電極38作為離子植入掩膜，以低能量植入大植入量的N-型摻雜物，從而形成N-型源極/漏極延伸區(qū)39。同時，用于形成N-型源極/漏極延伸區(qū)39的N-型摻雜物是磷(P)或砷(As)。
隨后，在沉積用于含柵電極38的整個表面上的隔板的絕緣層后，用于隔板的絕緣層被深腐蝕(etch back)以形成與柵電極38的側(cè)壁接觸的隔板40。在此，隔板使用氮化物層或氧化物層。
然后，使用另外的光刻膠掩膜、柵電極38及隔板40作為離子植入掩膜，植入大植入量的N-型摻雜物以形成N-型源極/漏極區(qū)41，它電連接到N-型源極/漏極延伸區(qū)39。同時，N-型源極/漏極區(qū)41具有比較N-型源極/漏極延伸區(qū)39更深的離子植入深度。
如圖5F所示，進(jìn)行活化退火工藝(activation annealing process)以便電活化在N-型源極/漏極區(qū)41及N-型源極/漏極延伸區(qū)39內(nèi)存在的摻雜物。同時，在預(yù)定溫度下進(jìn)行活化退火工藝，同時抑制P-型n-溝道摻雜層35A擴(kuò)散以及N-型源極/漏極區(qū)41和N-型源極/漏極延伸區(qū)39的結(jié)深度加深。
優(yōu)選的是，活化退火工藝選自600℃至1000℃的快速熱退火(RTA)工藝、300℃至750℃的爐內(nèi)退火工藝、600℃至1100℃的峰值快速熱退火(SRTA)工藝及其組合。
同時，如果形成柵電極38及N-型源極/漏極區(qū)41的工藝通過具有低熱平衡的低溫工藝來進(jìn)行，則可保持其中抑制摻雜物擴(kuò)散的SSR表面溝道結(jié)構(gòu)。
在上述實施方案中，P-型n-溝道摻雜層35A還用作防止短溝道效應(yīng)的止穿層(punch stop layer)。此外，通過形成比N-型源極/漏極區(qū)41更淺的P-型n-溝道摻雜層35A的最大摻雜深度，而降低NP結(jié)的結(jié)電容(junctioncapacitance)及結(jié)漏電流(junction leakage current)。
圖6A至6F是根據(jù)本發(fā)明第二實施方案來制造CMOSFET的方法的橫剖面圖。
如圖6A所示，使用淺溝槽隔離(STI)工藝或硅局部氧化(LOCOS)工藝在半導(dǎo)體襯底51的預(yù)定部分上形成用于器件隔離的場氧化物層52。然后，使用曝光及顯影工藝來將光刻膠涂布在半導(dǎo)體襯底51上并將其圖案化，從而形成第一掩膜53，用于曝光將要形成PMOSFET的區(qū)域(下文中稱為″PMOS″區(qū)域)。
然后，N-型摻雜物諸如磷(P)被植入通過掩膜53曝光的半導(dǎo)體襯底51內(nèi)，從而形成深N-型阱54。依次植入N-型摻雜物來形成比N-型阱54淺的N-型場闌層55。
然后，以低于形成N-型場闌層55的離子植入能量的能量植入N-型摻雜物，而形成淺N-型p-溝道摻雜層56，其深度離半導(dǎo)體襯底51的表面為10nm至50nm。同時，使用磷(P)或砷(As)作為N-型摻雜物。
如圖6B所示，在去除第一掩膜53之后，再使用曝光及顯影工藝將光刻膠涂布在半導(dǎo)體襯底51上并且將其圖案化，從而形成第二掩膜57，用于曝光將要形成NMOSFET的區(qū)域(下文中稱為″NMOS″區(qū))。
然后，P-型摻雜物植入通過第二掩膜57曝光的半導(dǎo)體襯底51內(nèi)，從而形成深P-型阱58。依次植入P-型摻雜物以形成比P-型阱54更淺的P-型場闌層59。此時，將硼(B)用作P-型摻雜物。
接著，植入氟化合物諸如49BF2+或30BF+的分子離子，從而形成淺P-型n-溝道摻雜層60，其深度距半導(dǎo)體襯底51表面為10nm至50nm。
如圖6C所示，在去除第二掩膜57之后，進(jìn)行回復(fù)退火工藝。回復(fù)退火工藝回復(fù)在半導(dǎo)體襯底51表面中的晶體缺陷，該缺陷由用于形成N-型p-溝道摻雜層56及P-型n-溝道摻雜層60的離子植入中的離子轟擊所造成。而且，回復(fù)退火工藝使植入到N-型p-溝道摻雜層56及P-型n-溝道摻雜層60內(nèi)的摻雜物穩(wěn)定地與晶體內(nèi)的相鄰硅原子結(jié)合，并且將植入到P-型n-溝道摻雜層60內(nèi)的氟(F)離子釋放到外部。
對于回復(fù)退火工藝，在低于1414℃(硅的熔點)的溫度下進(jìn)行快速熱退火(RTA)工藝或峰值快速熱退火(SRTA)工藝，其可回復(fù)晶體缺陷，以便避免植入到N-型p-溝道摻雜層56及P-型n-溝道摻雜層60內(nèi)的摻雜物擴(kuò)散。優(yōu)選，快速熱退火(RTA)工藝在600℃至1050℃的溫度下進(jìn)行，而峰值快速熱退火(SRTA)工藝在600℃至1100℃的溫度下進(jìn)行。
如上所述，通過回復(fù)退火工藝，N-型p-溝道摻雜層56及P-型n-溝道摻雜層60通過穩(wěn)定地結(jié)合所植入的摻雜物和半導(dǎo)體襯底的硅離子而改善成沒有缺陷的層。尤其是，在P-型n-溝道摻雜層60中，在退火工藝期間釋放氟(F)離子，而硼(B)離子與硅(Si)離子穩(wěn)定地結(jié)合。
結(jié)果，在回復(fù)退火工藝之后，N-型p-溝道摻雜層56及P-型n-溝道摻雜層35活化為很淺的N-型p-溝道摻雜層56A及很淺的P-型n-溝道摻雜層，它們的化學(xué)性質(zhì)穩(wěn)定。
如圖6D所示，在回復(fù)退火工藝之后，在氫氣氛中進(jìn)行表面處理，以便除去在回復(fù)退火工藝期間沒有晶體缺陷的N-型p-溝道摻雜層56A及P-型n-溝道摻雜層60A上所形成的本地氧化物層(未圖示)。同時，如果在氫氣氛中進(jìn)行表面處理，氫(H2)和本地氧化物層(SiO2)反應(yīng)以作為H2O揮發(fā)，使得本地氧化物層被去除。此外，甚至在回復(fù)退火工藝之后，留在P-型n-溝道摻雜層60A內(nèi)的氟(F)離子另外被釋放出。
如圖6E所示，使用選擇性外延生長(SEG)在沒有本地氧化物層的N-型p-溝道摻雜層56A及P-型n-溝道摻雜層60A上將外延層61及62同時地生長為5nm至30nm的厚度。
如上文所述，因為N-型p-溝道摻雜層56及P-型n-溝道摻雜層60通過回復(fù)退火工藝活化成化學(xué)性質(zhì)穩(wěn)定的很淺N-型p-溝道摻雜層56A及很淺P-型n-溝道摻雜層60A，所以即使在氫氣氛下的表面處理及外延層61及62的生長期間，形成具有SSR三角摻雜分布的SSR表面溝道結(jié)構(gòu)，其中在NMOS區(qū)及PMOS區(qū)的摻雜物損失及重新分布最小化。
如圖6F所示，在650℃至750℃的溫度下柵極介電質(zhì)層63形成于SSR表面溝道結(jié)構(gòu)，如N-型p-溝道摻雜層56A及P-型n-溝道摻雜層60A上。此時，用于形成柵極介電質(zhì)層63的溫度范圍較低，從而抑制在P-型n-溝道摻雜層60A內(nèi)所存在的摻雜物的擴(kuò)散。
因此，低溫氧化物(LTO)層、氮氧化硅層、高介電質(zhì)層或氧化物層/高介電質(zhì)層的堆疊層用作柵極介電質(zhì)層63。因為在低溫形成柵極介電質(zhì)層63的低熱工藝，通過防止N-型p-溝道摻雜層56A及P-型n-溝道摻雜層60A內(nèi)所存在的摻雜物的重新分布及擴(kuò)散可保持SSR摻雜分布。
例如，在650℃至750℃的溫度下形成硅熱氧化物層。在以650℃至750℃的溫度形成硅熱氧化物層后，通過在硅熱氧化物層上進(jìn)行氮化物等離子體或氨等離子體而形成氮氧化硅層。高介電質(zhì)層是通過下述工藝形成的在300℃至650℃的溫度下進(jìn)行沉積工藝，然后400℃至700℃的溫度下進(jìn)行爐內(nèi)退火工藝，或在300℃至650℃的溫度下進(jìn)行沉積工藝，然后在600℃至800℃的溫度進(jìn)行快速熱退火工藝。在使用高介電質(zhì)層的情況下，當(dāng)進(jìn)行退火工藝時最大溫度限制在300℃至700℃，以便改善介電質(zhì)層的層品質(zhì)。
接著，用于柵極介電質(zhì)層的導(dǎo)電層沉積在柵極介電質(zhì)層63上，而且圖案化所沉積的導(dǎo)電層，從而形成柵電極64。然后，對PMOS區(qū)及NMOS區(qū)，使用另外的光刻膠掩膜(未圖示)與柵極介電質(zhì)層64作為各自的離子植入掩膜，以低能量將大植入量的P-型摻雜物植入PMOS區(qū)內(nèi)，從而形成P-型源極/漏極延伸區(qū)65。以低能量將大植入量的N-型摻雜物植入到NMOS區(qū)內(nèi)，從而形成N-型源極/漏極延伸區(qū)66。
在此，形成柵電極64的導(dǎo)電層可以是多晶硅層、多晶硅層/金屬層的堆疊層、或多晶硅層/硅化物層的堆疊層。此外，用于形成N-型源極/漏極延伸區(qū)66的N-型摻雜物是磷(P)或砷(As)，而用于形成P-型源極/漏極延伸區(qū)65的P-型摻雜物是硼(B)、BF2或含硼的硼化合物離子。
順序地，在含柵電極64的整個表面上沉積用于隔板的絕緣層以后，用于隔板的絕緣層被深腐蝕以形成和柵電極64側(cè)壁接觸的隔板67。此處，隔板使用氮化物層、氧化物層或氮化物層及氧化物層的組合。
然后，使用另外的光刻膠掩膜、柵電極64及隔板67作為離子植入掩膜，將大植入量的P-型摻雜物(硼或硼化合物)植入到PMOS區(qū)內(nèi)，形成P-型源極/漏極區(qū)68，其電連接到P-型源極/漏極延伸區(qū)65上。
此外，使用另外的光刻膠掩膜、柵電極64及隔板67作為離子植入掩膜，將大植入量的N-型摻雜物(磷或砷)植入NMOS區(qū)內(nèi)以形成N-型源極/漏極區(qū)69，其電連接到P-型源極/漏極延伸區(qū)66上。
此時，N-型源極/漏極區(qū)69及P-型源極/漏極區(qū)68分別具有比N-型源極/漏極延伸區(qū)66及P-型源極/漏極延伸區(qū)65深的離子植入深度。
然后，進(jìn)行活化退火工藝，以便電活化植入到N-型源極/漏極區(qū)69、N-型源極/漏極延伸區(qū)66、P-型源極/漏極區(qū)68及P-型源極/漏極延伸區(qū)65內(nèi)的摻雜物。
同時，在預(yù)定溫度下來進(jìn)行活化退火工藝，同時抑制P-型源極/漏極區(qū)68及P-型源極/漏極延伸區(qū)65加深。
原因在于，P-型源極/漏極區(qū)68及P-型源極/漏極延伸區(qū)65具有比N-型源極/漏極區(qū)69及N-型源極/漏極延伸區(qū)66更嚴(yán)重的擴(kuò)散變化。
優(yōu)選，活化退火工藝選自600℃至1000℃的快速熱退火(RTA)工藝、300℃至750℃的爐內(nèi)退火工藝、600℃至1100℃的峰值快速熱退火(SRTA)工藝及其組合。
同時，如果形成柵電極64、P-型源極/漏極延伸區(qū)65、N-型源極/漏極延伸區(qū)66、P-型源極/漏極區(qū)68及N-型源極/漏極區(qū)69的工藝通過具有低熱平衡的低溫工藝來進(jìn)行，則可保持其中摻雜物擴(kuò)散受到抑制的SSR表面溝道結(jié)構(gòu)。
在上述第二實施方案中，N-型p-溝道摻雜層56A及P-型n-溝道摻雜層60A也用作防止短溝道效應(yīng)的止穿層。此外，通過形成比P-型源極/漏極區(qū)68及N-型源極/漏極區(qū)69淺的N-型p-溝道摻雜層56B及P-型n-溝道摻雜層60A的各自最大摻雜深度，降低來PN結(jié)及NP結(jié)的結(jié)電容及結(jié)泄漏電流。
圖7是根據(jù)本發(fā)明第三實施方案的CMOSFET的橫剖面圖。圖7的CMOSFET除了第一N-型止穿層70、第二N-型止穿層72、第一P-型止穿層71及第二P-型止穿層73以外，具有和第二實施方案相同的結(jié)構(gòu)。下文中，在圖7中使用與圖6F中相同的標(biāo)號，而其相同部分的詳細(xì)說明省略。
按照和上述第二實施方案相同方式，在PMOS區(qū)上形成表面溝道結(jié)構(gòu)。表面溝道包括通過植入磷或砷離子所形成的第一N-型止穿層70及在第一N-型止穿層70上生長的外延層61。同時，在NMOS區(qū)上形成表面溝道。表面溝道包括通過植入氟化合物離子而形成的第一P-型止穿層71及在第一P-型止穿層71上生長的外延層62。
然后，第二N-型止穿層72及第二P-型止穿層73分別形成在P-型源極/漏極延伸區(qū)65及N-型源極/漏極延伸區(qū)66的下部分上。此時，通過植入和第一N-型止穿層70相等的N-型摻雜物(磷或砷)形成第二N-型止穿層72。同時，不同于通過植入硼-氟化合物而形成的第一P-型止穿層71，通過植入硼或硼化合物形成第二P-型止穿層73。
在此，為了分別在P-型源極/漏極延伸區(qū)65及N-型源極/漏極延伸區(qū)66的下部分上形成第二N-型止穿層72及第二P-型止穿層73，在形成P-型源極/漏極區(qū)68及N-型源極/漏極區(qū)69之前進(jìn)行離子植入工藝。
第一P-型止穿層71及第一N-型止穿層70用作防止短溝道效應(yīng)的溝道摻雜層和止穿層。
結(jié)果，根據(jù)本發(fā)明的第三實施方案的CMOSFET具有雙止穿層結(jié)構(gòu)。比較單止穿層結(jié)構(gòu)，雙止穿層結(jié)構(gòu)具有改良的穿通(punch-through)特性。
圖8是根據(jù)本發(fā)明的第四實施方案的CMOSFET的橫剖面圖。圖8的CMOSFET除了升高的源極/漏極區(qū)外，具有和第三實施方案相同的結(jié)構(gòu)。下文中，圖8中使用和圖6F相同的標(biāo)號，而省略有關(guān)相同部分的詳細(xì)說明。
參照圖8，按照和第三實施方案相同的方式，根據(jù)第四實施方案的CMOSFET具有包括在PMOS區(qū)上的第一N-型止穿層70及第二N-型止穿層72的雙止穿層結(jié)構(gòu)，及包括在NMOS區(qū)上的第一P-型止穿層71及第二P-型止穿層73的雙止穿層結(jié)構(gòu)。此外，外延層分別在P-型源極/漏極區(qū)68及N-型源極/漏極區(qū)69上生長，從而形成升高的源極/漏極區(qū)74及75。
在圖8的第四實施方案中，通過提供經(jīng)由硼氟化合物的離子植入的雙止穿層來改善穿通特性，而且通過提供升高的源極/漏極結(jié)構(gòu)而防止源極/漏極的結(jié)電阻的增加。
圖9是根據(jù)本發(fā)明的第五實施方案的CMOSFET的橫剖面圖。
參照圖9，N-型阱83及P-型阱84分別在具有場氧化物層82所定義的PMOS區(qū)及NMOS區(qū)的半導(dǎo)體襯底81內(nèi)形成。N-型場闌層85在比N-型阱83更淺的部分上形成，而P-型場闌層86在比P-型阱84淺的部分上形成。
柵極介電質(zhì)層87、多晶硅層88、金屬層89及硬掩膜90順序地形成在半導(dǎo)體襯底81區(qū)的PMOS及NMOS區(qū)上，從而形成堆疊柵極結(jié)構(gòu)。然后，在構(gòu)成柵極結(jié)構(gòu)的多晶硅層88的兩側(cè)壁上分別形成側(cè)壁層88。在柵極結(jié)構(gòu)的兩側(cè)壁上形成隔板92。
具有N-型p-溝道摻雜層93及外延層94的表面溝道在PMOS區(qū)的柵極介電質(zhì)層87下形成，而具有P-型n-溝道摻雜層93及外延層96的表面溝道在NMOS區(qū)的柵極介電質(zhì)層87下形成。
P-型源極/漏極延伸區(qū)97在PMOS區(qū)的表面溝道的兩側(cè)上形成，而和P-型源極/漏極延伸區(qū)97接觸的P-型源極/漏極區(qū)98在比P-型源極/漏極延伸區(qū)97更深的結(jié)深度處形成。N-型源極/漏極延伸區(qū)99在NMOS區(qū)的表面溝道的兩側(cè)上形成，而和N-型源極/漏極延伸區(qū)99接觸的P-型源極/漏極區(qū)100在比N-型源極/漏極延伸區(qū)99更深的結(jié)深度處形成。
在圖9中，在多晶硅層88上形成的金屬層89適用于柵電極的阻抗性(resistivity)及高速作業(yè)，而且通常使用鎢及硅化鎢。此外，擴(kuò)散阻隔層(diffusion barrier layer)可插在多晶硅層88及金屬層89之間。
在多晶硅層88的兩側(cè)壁上形成的側(cè)壁氧化物層91是利用柵極再氧化工藝來氧化多晶硅層88而形成的，用于回復(fù)在用于形成柵極結(jié)構(gòu)的蝕刻工藝期間受損壞的柵極介電質(zhì)層87。眾所周知，進(jìn)行柵極再氧化工藝以便改善可靠度，所述改善是通過回復(fù)當(dāng)蝕刻柵電極時造成的柵極介電質(zhì)層87的微槽溝(microtrench)及損失、氧化留在柵極介電質(zhì)層87表面上的蝕刻殘留材料(etching remaining material)及增加在柵電極邊緣處形成的柵極介電質(zhì)層87的厚度而進(jìn)行的。
進(jìn)行柵極再氧化工藝，以便防止植入到P-型n-溝道摻雜層95內(nèi)的摻雜物因為過度熱工藝(excessive thermal process)擴(kuò)散造成的SSR摻雜曲線破壞。同時，如果利用快速熱氧化(RTO)進(jìn)行熱氧化工藝諸如再氧化工藝，其最高溫度限制在750℃至950℃。同時，如果利用爐內(nèi)退火工藝進(jìn)行熱氧化工藝，則其最高溫度限制在650℃至800℃。
如上所述，如果利用具有低熱平衡的低溫工藝來進(jìn)行柵極再氧化工藝，則可保持其中摻雜物擴(kuò)散受抑制的SSR表面溝道結(jié)構(gòu)。
在圖9的第五實施方案中，N-型p-溝道摻雜層93及P-型n-溝道摻雜層95也用作防止短溝道效應(yīng)的止穿層。此外，通過形成比P-型源極/漏極區(qū)98及N-型源極/漏極區(qū)100更淺的N-型p-溝道摻雜層93及P-型n-溝道摻雜層95的各最大摻雜深度，PN結(jié)及NP結(jié)的結(jié)電容及結(jié)泄漏電流得到降低。
圖10是根據(jù)本發(fā)明的第六實施方案的CMOSFET的橫剖面圖。
圖10的CMOSFET具有包括在PMOS區(qū)上的第一N-型止穿層93及第二N-型止穿層101的雙止穿層結(jié)構(gòu)，包括NMOS區(qū)上的第一P-型止穿層95及第二P-型止穿層102的雙止穿層結(jié)構(gòu)。其它結(jié)構(gòu)和圖9的CMOSFET相同。
圖11是根據(jù)本發(fā)明第七實施方案的CMOSFET的橫剖面圖。
圖11的CMOSFET具有包括在PMOS區(qū)上的第一N-型止穿層93及第二N-型止穿層101的雙止穿層結(jié)構(gòu)，包括在NMOS區(qū)上的第一P-型止穿層95及第二P-型止穿層102的雙止穿層結(jié)構(gòu)。此外，外延層分別生長在P-型源極/漏極區(qū)98及N-型源極/漏極區(qū)100上，從而形成升高的源極/漏極區(qū)103及104。其它結(jié)構(gòu)和圖9及圖10的CMOSFET相同。
在根據(jù)本發(fā)明第一至第七實施方案來制造NMOSFET及CMOSFET時，為了防止SSR摻雜曲線由于溝道摻雜層內(nèi)的摻雜物擴(kuò)散而破壞，摻雜物擴(kuò)散是由形成SSR表面溝道結(jié)構(gòu)之后進(jìn)行的后續(xù)工藝期間的過度熱工藝造成的，所以在后續(xù)快速退火工藝中的最高溫度限制在600℃至1000℃。此外，在后續(xù)峰值快速熱退火工藝中的最高溫度限制在600℃至1100℃，而在后續(xù)爐內(nèi)退火工藝的最高溫度限制在300℃至750℃。
同時，雖然在本發(fā)明第一至第五實施方案中說明了具有源極/漏極延伸區(qū)的半導(dǎo)體器件，但本發(fā)明也可應(yīng)用在具有輕摻雜(lightly doped)漏極(LDD)結(jié)構(gòu)的半導(dǎo)體器件。
圖12是在溝道區(qū)內(nèi)植入49BF2+離子的SSR表面溝道的硼濃度分布圖。圖12表示在完成制造半導(dǎo)體器件所需的全部熱工藝諸如在形成源極/漏極后的柵極氧化及峰值快速熱退火工藝的結(jié)果。水平軸表示在襯底內(nèi)的深度，而垂直軸表示硼濃度。曲線P5是以2×1013原子/cm3劑量及5KeV加速能量來植入49BF2+離子所獲得的結(jié)果，而曲線P6是以2×1013原子/cm3的劑量及10KeV加速能量來植入49BF2+離子所獲得的結(jié)果。
參照圖12，在植入49BF2+離子時，濃度的峰值定位在約30nm，而且硼濃度在較深位置處快速地減少。
曲線P5及P6具有相互不同的降低曲線。曲線P5具有較窄的硼擴(kuò)散，而曲線P5的峰值高于曲線P6的峰值。
因為本發(fā)明可容易地實施具有三角摻雜曲線的窄寬度的超淺SSR溝道結(jié)構(gòu)，所以可通過降低亞100nm級器件的結(jié)電容來實現(xiàn)高速器件。
此外，與SSR摻雜方法相比，使用低能量硼離子植入可改善生產(chǎn)性，所以可以低成本制造高性能器件。本發(fā)明可防止因為隨機(jī)摻雜物誘導(dǎo)(induced)而造成的臨限電壓的變動并同時防止亞10nm柵極長度的短溝道效應(yīng)，因而改善器件的生產(chǎn)率。
與溝道摻雜層的最大濃度相比，溝道表面區(qū)域的摻雜物濃度可降低到1/100或更低，從而改善了表面遷移性及驅(qū)動電流特性。
此外，由于容易進(jìn)行超淺SSR溝道結(jié)構(gòu)，所以容易實現(xiàn)具有低臨界電壓及低能耗的低電壓器件。
雖然僅相對一些優(yōu)選實施方案對本發(fā)明進(jìn)行了詳細(xì)說明，但是在偏離權(quán)利要求書所要求保護(hù)的精神和范圍的情況下，可以對本發(fā)明作出其它改變和變型。
權(quán)利要求
1.一種形成半導(dǎo)體器件的表面溝道的方法，包含下列步驟a)通過植入含硼的氟化硼化合物離子，在半導(dǎo)體襯底的表面下形成溝道摻雜層；b)進(jìn)行退火工藝以去除在上述離子植入期間該溝道摻雜層內(nèi)所注入的氟離子；c)進(jìn)行表面處理工藝以去除在溝道摻雜層表面上所形成的本地氧化層，同時去除在該溝道摻雜層內(nèi)所余留的氟離子；及d)利用選擇性外延生長法，在該溝道摻雜層上生長外延層。
2.如權(quán)利要求1的方法，其中該含硼的氟化合物離子包括49BF2+或30BF+。
3.如權(quán)利要求1的方法，其中步驟b)是快速熱退火工藝或峰值快速熱退火工藝中的一種。
4.如權(quán)利要求3的方法，其中快速熱退火工藝在600℃至1050℃的溫度下進(jìn)行，而該峰值快速熱退火工藝在600℃至1l00℃的溫度下進(jìn)行。
5.如權(quán)利要求1的方法，其中步驟c)在含氫氣的氣氛中進(jìn)行。
6.一種制造半導(dǎo)體器件的方法，包含下列步驟a)通過植入含硼的氟化硼化合物離子，在半導(dǎo)體襯底的表面下形成溝道摻雜層；b)進(jìn)行第一退火工藝以去除在上述離子植入期間在該溝道摻雜層內(nèi)注入的氟離子；c)進(jìn)行表面處理工藝以去除在溝道摻雜層的表面上形成的本地氧化物層，同時去除該溝道摻雜層內(nèi)所余留的氟離子；d)在該溝道摻雜層上生長外延層；e)在外延層上順序地形成柵極介電層與柵電極；f)形成在柵電極邊緣處對齊的源極/漏極延伸區(qū)，其中該源極/漏極延伸區(qū)比溝道摻雜層淺；g)形成和柵電極兩側(cè)接觸的隔板；h)形成在柵電極的隔板邊緣處對齊的源極/漏極區(qū)，其中源極/漏極延伸區(qū)比溝道摻雜層深；及i)進(jìn)行第二退火工藝，在抑止溝道摻雜層擴(kuò)散的溫度下，活化源極/漏極延伸區(qū)及源極/漏極區(qū)內(nèi)所含的摻雜物。
7.如權(quán)利要求6的方法，進(jìn)一步包括在步驟f)之后，在源極/漏極延伸區(qū)下形成止穿摻雜層的步驟，其中止穿摻雜層和溝道摻雜層接觸。
8.如權(quán)利要求7的方法，其中通過植入硼離子而形成止穿摻雜層。
9.如權(quán)利要求6的方法，其中步驟b)是快速熱退火工藝或峰值快速熱退火工藝中的一種。
10.如權(quán)利要求9的方法，其中快速熱退火工藝在600℃至1050℃的溫度下進(jìn)行，而峰值快速熱退火工藝在600℃至1100℃的溫度下進(jìn)行。
11.如權(quán)利要求6的方法，其中含硼的氟化硼化合物離子包括49BF2+和30BF+。
12.如權(quán)利要求6的方法，其中第二活化退火工藝選自600℃至1000℃的快速熱退火工藝、300℃至750℃的爐內(nèi)退火工藝、600℃至1100℃的峰值快速熱退火工藝及其組合。
13.如權(quán)利要求6的方法，進(jìn)一步包含在該步驟i)之后在源極/漏極區(qū)上選擇性生長升高的源極/漏極區(qū)的步驟。
14.如權(quán)利要求6的方法，其中步驟e)進(jìn)一步包含在形成柵電極之后，使曝光的柵極介電層再氧化的步驟。
15.如權(quán)利要求14的方法，其中使用最高溫度限制在750℃至950℃的范圍內(nèi)的快速氧化方法來進(jìn)行再氧化柵極介電層的步驟。
16.如權(quán)利要求14的方法，其中再氧化柵極介電層的步驟是通過使用最高溫度限制在750℃至950℃范圍內(nèi)的爐的熱氧化方法來進(jìn)行的。
17.如權(quán)利要求6的方法，其中步驟c)在含氫氣的氣氛下進(jìn)行。
全文摘要
本發(fā)明涉及一種制造具有表面溝道結(jié)構(gòu)的半導(dǎo)體器件的方法，該方法不用超低能量離子植入通過氧化硼化合物離子植入而提供SSR表面溝道摻雜；以及一種具有表面溝道結(jié)構(gòu)的半導(dǎo)體器件的方法。用于形成半導(dǎo)體器件表面溝道的方法包括下列步驟通過植入含硼的氟化硼化合物離子，在半導(dǎo)體襯底的表面下形成溝道摻雜層；進(jìn)行退火工藝以去除在上述離子植入期間該溝道摻雜層內(nèi)所注入的氟離子；進(jìn)行表面處理工藝以去除在溝道摻雜層表面上所形成的本地氧化層，同時去除在該溝道摻雜層內(nèi)所余留的氟離子；及利用選擇性外延生長法，在該溝道摻雜層上生長外延層。
文檔編號H01L21/265GK1484288SQ0314234
公開日2004年3月24日 申請日期2003年6月13日 優(yōu)先權(quán)日2002年9月17日
發(fā)明者孫容宣 申請人:海力士半導(dǎo)體有限公司