專利名稱：背棚mos晶體管及其制作方法和靜態(tài)隨機存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導體集成電路制造技術(shù)領(lǐng)域，尤其涉及背柵MOS晶體管結(jié)構(gòu)及其制作方法和應(yīng)用。
本發(fā)明的另一目的是提供一種能實現(xiàn)自對準背柵MOS晶體管結(jié)構(gòu)的集成電路制作方法。
本發(fā)明的又一目的是提供所述自對準背柵MOS晶體管結(jié)構(gòu)在靜態(tài)隨機存儲器中的應(yīng)用。
本發(fā)明的技術(shù)方案如下背柵MOS晶體管，包括柵電極、側(cè)墻介質(zhì)層、柵介質(zhì)層、源漏重摻雜區(qū)和源漏輕摻雜區(qū)構(gòu)成的源漏區(qū)，溝道區(qū)。所述源漏區(qū)和溝道區(qū)摻雜與所述柵電極相互自對準；所述源漏區(qū)的重摻雜區(qū)與溝道區(qū)之間存在與所述柵電極自對準的且對稱的輕摻雜區(qū)；所述源漏區(qū)厚而溝道區(qū)薄。
背柵MOS晶體管的制作方法，包括以下步驟1.采用常規(guī)CMOS工藝在硅襯底上制成底層器件直至背柵電極形成；2.LPCVD淀積一二氧化硅層并進行各向異性回刻形成側(cè)墻，接著熱氧化生長背柵介質(zhì)層；3.淀積一非晶硅薄膜并對此進行再結(jié)晶處理(再結(jié)晶處理也可移至下述第5步的化學機械拋光后進行)，該非晶硅薄膜應(yīng)盡可能厚以保證要形成的源漏區(qū)具有可接受的低寄生電阻，同時還須保證在下述第5步的化學機械拋光后形成的溝道區(qū)厚度滿足設(shè)計要求；接著對此薄膜進行無掩膜離子注入摻雜，該離子注入能量應(yīng)盡可能低，以保證被摻雜膜的底部有足夠的輕摻雜區(qū)來構(gòu)成溝道區(qū)；4.淀積一氮化硅自停止層，并通過光刻和刻蝕使凸起區(qū)域顯露；5.以氮化硅作自停止層，對表面進行化學機械拋光，表面平坦化之后在背柵介質(zhì)層上方留下一薄的硅膜，構(gòu)成器件的溝道區(qū)，而在其兩端的硅膜厚度不變構(gòu)成源漏區(qū)；6.用熱磷酸腐蝕掉氮化硅，然后光刻和刻蝕形成有源區(qū)；7.進入常規(guī)后道工序，淀積鈍化層、開接觸孔以及金屬化，即可制得所述的背柵MOS晶體管。
上述制作方法，步驟(3)所淀積的非晶硅膜厚度≥1500.
上述制作方法，步驟(3)中無掩膜離子注入的注入能量≤35Kev。
上述制作方法，步驟(4)所淀積的氮化硅厚度為100～300。
一種靜態(tài)隨機存儲器(SRAM)，其單元結(jié)構(gòu)由6個MOS晶體管構(gòu)成，其中2個為pMOS晶體管，4個為nMOS晶體管，所述2個pMOS晶體管為負載管，所述4個nMOS晶體管中2個為所述2個負載管的驅(qū)動管，其它2個nMOS晶體管分別為讀/寫控制管，所述2個pMOS負載管采用本發(fā)明的背柵MOS晶體管。
上述的靜態(tài)隨機存儲器，所述2個pMOS負載管分別位于各自的nMOS驅(qū)動管之上，而且與其nMOS驅(qū)動管共享同一個柵電極。這樣，在所述存儲器制備過程中僅需2次多晶硅膜淀積。圖3為所述SRAM中驅(qū)動管和負載管相互位置關(guān)系示意圖。
本發(fā)明的制作方法，在背柵電極和背柵介質(zhì)層形成后，淀積一較厚的Si膜；然后對此進行無掩膜較低能量的離子注入摻雜；接著用化學機械拋光(CMP)進行表面平坦化。這樣所制成的背柵MOS晶體管呈如圖2所示結(jié)構(gòu)。其中，0為底層器件區(qū)域，1為柵電極，2為側(cè)墻介質(zhì)層，3為柵介質(zhì)層，4和5分別為源漏重摻雜區(qū)，4’和5’為源漏輕摻雜區(qū)(LDD)，6為溝道區(qū)。上述較厚的Si膜、較低能量的離子注入以及化學機械拋光(CMP)共同導致了該背柵MOS晶體管結(jié)構(gòu)具有以下特征(1)源漏區(qū)和溝道區(qū)摻雜相互自對準，(2)源漏重摻雜區(qū)與溝道區(qū)之間存在自對準的且對稱的輕摻雜區(qū)，(3)源漏區(qū)厚而溝道區(qū)薄。理論上這樣的一種結(jié)構(gòu)為一理想的背柵MOS晶體管結(jié)構(gòu)。首先，自對準結(jié)構(gòu)使得器件特性的離散最小化。其次厚源漏區(qū)以及對應(yīng)的輕摻雜區(qū)導致寄生電阻和關(guān)態(tài)電流減小。另外薄溝道區(qū)能提供大的導通電流和改善短溝道效應(yīng)。
圖2為本發(fā)明自對準背柵MOS晶體管結(jié)構(gòu)示意圖。
圖3為本發(fā)明的SRAM中驅(qū)動管和負載管相互位置關(guān)系示意圖。
圖4為本發(fā)明自對準背柵MOS晶體管制備方法的主要加工步驟示意圖。
圖中，0-除柵電極外底層器件的總括1-柵電極(重摻雜多晶硅)2-側(cè)墻(二氧化硅)3-柵介質(zhì)層(二氧化硅)4-源區(qū)重摻雜部分4’-源區(qū)輕摻雜部分5-漏區(qū)重摻雜部分5’-漏區(qū)輕摻雜部分6-溝道區(qū)6’-厚硅膜的輕摻雜區(qū)，溝道區(qū)的前身10-厚硅膜的重摻雜區(qū)的一部分11-CMP自停止層(氮化硅)20-單晶硅襯底23-驅(qū)動管柵介質(zhì)層(二氧化硅)
24-驅(qū)動管源區(qū)(N型重摻雜)25-驅(qū)動管漏區(qū)(N型重摻雜)26-驅(qū)動管溝道區(qū)(P型輕摻雜)
圖2所示背柵MOS晶體管的結(jié)構(gòu)的制作技術(shù)的工藝步驟如下(參見圖4)1.如圖4(a)所示，首先在單晶硅襯底上用常規(guī)CMOS技術(shù)制成底層器件(0)。多晶硅柵電極(1)同時作為上層背柵晶體管的柵電極。
2.如圖4(b)所示，用LPCVD淀積一二氧化硅層并進行各向異性回刻(etch-back)形成側(cè)墻(2)。該回刻須在柵電極上二氧化硅完全刻掉之前結(jié)束。殘留的部分由濕法腐蝕(稀HF)去除。這樣可確保柵電極表面不被過刻而損傷。接著熱氧化生長背柵介質(zhì)層(3)。
3.如圖4(c)所示，用LPCVD淀積一較厚(厚度≥1500)的非晶硅層，經(jīng)激光或其它再結(jié)晶技術(shù)處理(注再結(jié)晶也可在第5步的CMP后進行)后進行無掩膜較低能量離子注入摻雜。注入劑為BF2，劑量為1～2E15cm-2，能量為20～35Kev。該較厚的硅膜和較低的離子注入能量共同導致了自對準摻雜的形成。其原理是在此較低能量離子注入條件下，由于硅膜較厚，其近表面部分盡管為重摻雜(P+)，但其底部為輕或極輕摻雜(P-)。這樣，柵電極上方凸起的硅膜的近表面重摻雜部分(10)可等效為底部輕摻雜部分(6’)的掩膜。而這底部輕摻雜部分(6’)在其上部的重摻雜區(qū)(10)去掉之后將成為器件的溝道區(qū)。由于背柵電極上方凸起硅膜的幾何形狀是跟隨該背柵電極的，因此自然與其互相自對準。而且，凸起硅膜表面的長度總是大于背柵長度，因此還自然在側(cè)墻(2)兩側(cè)形成自對準的輕摻雜區(qū)(4’和5’)。
4.如圖4(d)所示，淀積一100～300氮化硅膜(11)并光刻和刻蝕露出凸起的硅膜部分。
5.如圖4(e)所示，以氮化硅作自停止層，對表面進行化學機械拋光(CMP)。表面平坦化之后在柵氧化層上方留下一薄的硅膜，構(gòu)成器件的溝道區(qū)(6)，而在其兩端的硅膜厚度不變構(gòu)成源(4+4’)漏(5+5’)區(qū)。(4)和(5)分別是源漏區(qū)的重摻雜部分，而(4’)和(5’)是輕摻雜部分(LDD)。
6.用熱磷酸腐蝕掉氮化硅。然后光刻和刻蝕形成有源區(qū)。至此，所形成的器件結(jié)構(gòu)具有如下特征(1)源漏區(qū)和溝道區(qū)摻雜相互自對準，(2)源漏重摻雜區(qū)與溝道區(qū)之間存在自對準的且對稱的輕摻雜區(qū)，(3)源漏區(qū)厚而溝道區(qū)薄。
7.進入常規(guī)后道工序，諸如淀積鈍化層、開接觸孔以及金屬化等。
實施例2靜態(tài)隨機存儲器(SRAM)靜態(tài)隨機存儲器(SRAM)，其單元結(jié)構(gòu)由6個MOS晶體管構(gòu)成，其中2個為pMOS晶體管，4個為nMOS晶體管。所述2個pMOS晶體管為負載管，所述4個nMOS晶體管中2個為所述2個負載管的驅(qū)動管，其它2個nMOS晶體管分別為讀/寫控制管。所述2個pMOS負載管采用實施例1中的背柵MOS晶體管，并分別位于各自的nMOS驅(qū)動管之上，而且所述pMOS負載管與其nMOS驅(qū)動管共享同一個柵電極。這樣，在所述存儲器制備過程中僅需2次多晶硅膜淀積。圖3為所述SRAM中驅(qū)動管和負載管相互位置關(guān)系示意圖。
權(quán)利要求
1.背柵MOS晶體管，包括柵電極，側(cè)墻介質(zhì)層，柵介質(zhì)層，源漏重摻雜區(qū)和源漏輕摻雜區(qū)構(gòu)成的源漏區(qū)，溝道區(qū)，其特征在于，所述源漏區(qū)和溝道區(qū)摻雜與所述柵電極相互自對準；所述源漏區(qū)的重摻雜區(qū)與溝道區(qū)之間存在與所述柵電極自對準的且對稱的輕摻雜區(qū)；所述源漏區(qū)厚而溝道區(qū)薄。
2.背柵MOS晶體管的制作方法，包括以下步驟(1)采用常規(guī)CMOS工藝在硅襯底上制成底層器件直至背柵電極形成；(2)LPCVD淀積一二氧化硅層并進行各向異性回刻形成側(cè)墻，接著熱氧化生長背柵介質(zhì)層；(3)淀積一非晶硅薄膜并對此進行再結(jié)晶處理，該非晶硅薄膜的厚度足以保證將要形成的源漏區(qū)具有可接受的低寄生電阻，同時還須保證在下述第(5)步的化學機械拋光后形成的溝道區(qū)厚度滿足設(shè)計要求；接著對此薄膜進行無掩膜離子注入摻雜，該離子注入能量應(yīng)盡可能低，以保證被摻雜膜的底部有足夠的輕摻雜區(qū)來構(gòu)成溝道區(qū)；本步驟中的再結(jié)晶處理移至下述第(5)步的化學機械拋光后進行；(4)淀積一氮化硅自停止層，并通過光刻和刻蝕使凸起區(qū)域顯露；(5)以氮化硅作自停止層，對表面進行化學機械拋光，表面平坦化之后在背柵介質(zhì)層上方留下一薄的硅膜，構(gòu)成器件的溝道區(qū)，而在其兩端的硅膜厚度不變構(gòu)成源漏區(qū)；(6)用熱磷酸腐蝕掉氮化硅，然后光刻和刻蝕形成有源區(qū)；(7)進入常規(guī)后道工序，淀積鈍化層、開接觸孔以及金屬化，即可制得所述的背柵MOS晶體管。
3.根據(jù)權(quán)利要求2所述的制作方法，其特征是步驟(3)所淀積的非晶硅膜厚度≥1500。
4.根據(jù)權(quán)利要求2所述的制作方法，其特征是步驟(3)中無掩膜離子注入的注入能量≤35Kev。
5.根據(jù)權(quán)利要求2所述的制作方法，其特征是步驟(4)所淀積的氮化硅厚度為100～300。
6.一種靜態(tài)隨機存儲器(SRAM)，其單元結(jié)構(gòu)由6個MOS晶體管構(gòu)成，其中2個為pMOS晶體管，4個為nMOS晶體管，所述2個pMOS晶體管為負載管，所述4個nMOS晶體管中2個為所述2個負載管的驅(qū)動管，其它2個nMOS晶體管分別為讀/寫控制管，其特征在于，所述2個pMOS負載管采用權(quán)利要求1所述的背柵MOS晶體管。
7.如權(quán)利要求6所述的靜態(tài)隨機存儲器，其特征在于，所述2個pMOS負載管分別位于各自的nMOS驅(qū)動管之上，而且與其nMOS驅(qū)動管共享同一個柵電極。
全文摘要
本發(fā)明提供了一種自對準的背柵MOS晶體管結(jié)構(gòu)，包括柵電極、側(cè)墻介質(zhì)層、柵介質(zhì)層、源漏重摻雜區(qū)和源漏輕摻雜區(qū)構(gòu)成的源漏區(qū)、溝道區(qū)，其源漏區(qū)和溝道區(qū)摻雜與柵電極相互自對準；源漏區(qū)的重摻雜區(qū)與溝道區(qū)之間存在與柵電極自對準的且對稱的輕摻雜區(qū)；源漏區(qū)厚而溝道區(qū)薄。其制作方法，是在背柵電極和背柵介質(zhì)層形成后，淀積一較厚的Si膜，然后進行無掩膜較低能量的離子注入摻雜，接著用化學機械拋光進行表面平坦化。本發(fā)明背柵MOS晶體管結(jié)構(gòu)，其自對準結(jié)構(gòu)使得器件特性的離散最小化；其厚源漏區(qū)以及對應(yīng)的輕摻雜區(qū)導致寄生電阻和關(guān)態(tài)電流減??；其薄溝道區(qū)能提供大的導通電流和改善短溝道效應(yīng)。本發(fā)明的背柵MOS晶體管，可以用作靜態(tài)隨機存儲器中的pMOS負載管。
文檔編號H01L21/336GK1455461SQ03137020
公開日2003年11月12日 申請日期2003年5月29日 優(yōu)先權(quán)日2003年5月29日
發(fā)明者張盛東, 陳文新, 黃如, 劉曉彥, 張興, 韓汝琦, 王陽元 申請人:北京大學