專利名稱：球格陣列封裝體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種球格陣列封裝體，尤涉及一種可用同一電源接腳配置于引線封裝與倒片封裝的球格陣列封裝體。
背景技術(shù)：
在現(xiàn)代的信息社會中，由集成電路所構(gòu)成的微處理機(jī)系統(tǒng)早已被普遍運用于生活的各個層面。凡是自動化的家電用品、移動通訊設(shè)備、個人電腦，無不可見集成電路的蹤跡，而集成電路的主體，就是利用現(xiàn)有半導(dǎo)體工藝所生產(chǎn)的芯片(die)。制造芯片的過程，是由生產(chǎn)一晶片(wafer)開始，在一片晶片上劃分出多個區(qū)域，并在每個區(qū)域上，利用半導(dǎo)體工藝形成各種電路，最后，再對晶片上的各個區(qū)域進(jìn)行切割而成各個芯片。當(dāng)?shù)玫叫酒?，還須經(jīng)過一定的方式，將芯片電連接至一電路板，如一印刷電路板(printed circuitboard，PCB)，這樣，芯片就可通過該電路板得到所需的工作電壓以進(jìn)行一預(yù)定運算，舉例來說，該芯片是一編碼電路(encoder circuit)，當(dāng)提供該編碼電路工作所需的電壓后，該芯片即可針對該電路板所輸入的數(shù)據(jù)信號進(jìn)行編碼運算，最后輸出編碼信號至該電路板。一般而言，芯片電連接至電路板的方式可以是芯片直接電連接至電路板的裸片(bare chip)配置法，或是將芯片先封裝于一封裝體(package)后，再通過封裝體內(nèi)的電路電連接至電路板以接收電源與傳輸信號。
封裝體的主要功能在于提供芯片與電路板之間的信號傳輸介面以及保護(hù)芯片，此外，由于目前電子產(chǎn)品逐漸朝輕薄短小與高運算速度的趨勢發(fā)展，因此造成封裝體所要求的輸入/輸出接腳數(shù)(package pincount)也隨之增加，同時厚度必須越來越薄，且面積也必須越來越小，過去采用腳插入(pinthrough hole，PTH)的封裝技術(shù)由于受到電路板上相對應(yīng)插入孔的大小限制，因此封裝體的尺寸無法進(jìn)一步地縮小，且輸入/輸出接腳數(shù)也同時受到限制，因此表面封裝(surface mount technology，SMT)的封裝技術(shù)便逐漸取代該引腳插入的封裝技術(shù)以降低封裝體的尺寸，然而上述引腳插入與表面封裝的封裝技術(shù)均屬于周邊排列(peripheral)的封裝方式，因此在封裝體體積的縮減與輸入/輸出接腳數(shù)的增加上仍有其先天上的限制。舉例來說，對于表面封裝的封裝技術(shù)，當(dāng)周邊排列的接腳數(shù)增加時，相應(yīng)地，相鄰接腳之間的距離(pitch)也隨之縮短，因此當(dāng)封裝體安裝于電路板時會因為相鄰接腳之間的距離過短而造成組裝合格率不佳，所以面矩陣式(area array)的封裝技術(shù)便應(yīng)運而生，例如球格陣列(ball grid array，BGA)封裝體，其由于輸入/輸出接腳由周邊排列方式轉(zhuǎn)換為面矩陣排列方式，不但相鄰接腳之間的距離可擴(kuò)大以提高封裝體安裝在電路板時的組裝合格率，同時輸入/輸出接腳數(shù)也可大幅增加。依據(jù)芯片的電連接方式，球格陣列封裝體主要可分為引線接合(wire bonding)球格陣列封裝體與倒片(flip chip)接合球格陣列封裝體。
請參閱圖1，圖1為現(xiàn)有引線接合球格陣列封裝體10的第一示意圖。引線接合球格陣列封裝體10包含有一芯片(die)11，以及一基板(substrate)12。芯片11包含有一核心電路(core circuit)13用來執(zhí)行一預(yù)定運算，多個輸入/輸出電路14a、14b、14c用來控制各信號輸入與輸出該核心電路13，以及多個焊墊(bonding pad)18用來電連接芯片11與基板12?；?2設(shè)置有多個電源環(huán)(power ring)20a、20b、20c、20d分別用來提供不同的工作電壓，以及多個焊接點22，而電源環(huán)20a、20b、20c、20d與焊接點22設(shè)置在同一個第一布線層28上。舉例來說，當(dāng)封裝體10是一計算機(jī)系統(tǒng)的北橋芯片(north bridge chip)時，芯片11則是用來控制高速周邊裝置(例如存儲器與顯示卡)與一微處理器之間的信號傳輸，即通過核心電路13來執(zhí)行上述功能，此外，輸入/輸出電路14a、14b、14c則分別用來控制一存儲器，一顯示卡以及一微處理器與核心電路13之間的信號接收與傳送，由于存儲器，顯示卡，以及微處理器的工作電壓并不一致，例如存儲器的工作電壓為2.6伏特，顯示卡使用加速圖像端口(accelerated graphics port，AGP)而其需使用工作電壓1.5伏特，以及微處理器的工作電壓為1.2伏特，也即存儲器以2.6伏特來代表高邏輯準(zhǔn)位“1”以及接地電壓來代表低邏輯準(zhǔn)位“0”，因此相對應(yīng)的輸入/輸出電路14a也必須使用2.6伏特來做為其工作電壓以便正確地判斷與決定信號的邏輯準(zhǔn)位，并順利地傳送信號至存儲器及接收存儲器所輸出的信號。同樣地，輸入/輸出電路14b也必須使用1.5伏特來做為其工作電壓以判斷與決定信號的邏輯準(zhǔn)位，并正確地傳送信號至顯示卡及接收顯示卡所輸出的信號，而輸入/輸出電路14c也必須使用1.2伏特來做為其工作電壓以判斷與決定信號的邏輯準(zhǔn)位，并正確地傳送信號至微處理器及接收微處理器所輸出的信號。另外，核心電路13的工作電壓也可能與輸入/輸出電路14a、14b、14c不同，因此必須通過基板12來提供其所需的工作電壓(例如2.5伏特)。電源環(huán)20a、20b、20c、20d是分別用來提供輸入/輸出電路14a、14b、14c與核心電路13的工作電壓，請注意，焊墊18對應(yīng)于輸入/輸出電路14a、14b、14c與核心電路13，可用來傳輸信號與傳送電源。在圖1中，焊接線16a、16b、16c、16d是用來連接焊墊18與電源環(huán)20a、20b、20c、20d以分別輸入電壓至輸入/輸出電路14a、14b、14c與核心電路13，此外，焊接線16e連接焊墊18與焊接點22以用來傳輸信號，為便于說明，圖1并未示出所有的焊接線與焊接點(sloder joint)22的連接。所以，利用焊接線16a、16b、16c、16d、16e的輔助，芯片11可自基板12獲得所需的工作電壓，且芯片11與基板12之間可互相傳遞信號。
請參閱圖2以及圖3，圖2為圖1所示的引線接合球格陣列封裝體10的第二示意圖，而圖3為圖1所示的引線接合球格陣列封裝體10沿切線3-3′的截面圖。封裝體10包含有多個接腳24，其是以矩陣的方式設(shè)置在一第二布線層30上，其中該第二布線層30上包含有多個導(dǎo)電區(qū)塊26a、26b、26c、26d，各導(dǎo)電區(qū)塊26a、26b、26c、26d上的接腳24分別用來連接一電路板以向輸入/輸出電路14a、14b、14c與核心電路13供給電源，如圖3所示，第一布線層28與第二布線層30分別設(shè)置在引線接合球格陣列封裝體10的上下兩層。請注意，圖1與圖2為俯視圖，因此導(dǎo)電區(qū)塊26a、26b、26c、26d與相對應(yīng)的電源環(huán)20a、20b、20c、20d之間是通過通孔(via)32互相連接的，所以當(dāng)封裝體10經(jīng)由其底部焊錫球(solder ball)34被安裝在一電路板時，對應(yīng)該焊錫球的接腳24便電連接至該電路板，因此當(dāng)由該電路板輸入一電壓時，該電壓則經(jīng)由焊錫球34，接腳24，通孔32，電源環(huán)20a、20b、20c、20d，焊接線16a、16b、16c、16d，以及焊墊18而分別驅(qū)動輸入/輸出電路14a、14b、14c與核心電路13，同樣地，當(dāng)由該電路板輸入一信號時，該信號則經(jīng)由焊錫球34，接腳24，通孔32，焊接點22，焊接線16e，以及焊墊18而輸入至輸入/輸出電路14a、14b、14c，而由輸入/輸出電路14a、14b、14c輸出一信號時，該信號則經(jīng)由焊墊18，焊接線16e，焊接點22，通孔32，接腳24，以及焊錫球34而輸出至該電路板。
請參閱圖4，圖5以及圖6，圖4為現(xiàn)有倒片接合球格陣列封裝體40的第一示意圖，圖5為圖4所示的倒片接合球格陣列封裝體40的第二示意圖，而圖6為圖4所示的倒片接合球格陣列封裝體40沿切線6-6′的截面圖。倒片接合球格陣列封裝體40包含有一芯片41以及一基板42，該芯片41包含有一核心電路43以及多個輸入/輸出電路44a、44b、44c，基板42上設(shè)置有多個電源環(huán)50a、50b、50c、50d，分別用來提供不同的工作電壓，而電源環(huán)50a、50b、50c、50d設(shè)置在同一個第一布線層58上。核心電路43，輸入/輸出電路44a、44b、44c，以及電源環(huán)50a、50b、50c、50d的工作與上述引線接合球格陣列封裝體10的同名元件相同，因此不再重復(fù)贅述。由圖5可知封裝體40包含有多個接腳54，其是以矩陣的方式設(shè)置在一第二布線層60上的，其中該第二布線層60包含有多個導(dǎo)電區(qū)塊56a、56b、56c、56d，各導(dǎo)電區(qū)塊56a、56b、56c、56d上的接腳54是分別用來連接一電路板以輸入該輸入/輸出電路44a、44b、44c與核心電路43的工作電壓。倒片接合球格陣列封裝體40與引線接合球格陣列封裝體10之間最主要的不同在于芯片41是芯片11(如圖1所示)反轉(zhuǎn)后的狀態(tài)，即芯片11上的焊墊18(如圖3所示)位于芯片11的上表面，而芯片41上的焊墊48(如圖6所示)位于芯片41的下表面，并且在該焊墊48上形成金屬凸塊(bump)66，例如錫鉛凸塊(solder bump)或金凸塊(gold bump)以便與基板42的第一布線層58上的焊墊68相連接。此外，電源環(huán)50a、50b、50c、50d與焊墊68(亦即第一布線層58)均經(jīng)由通孔(via)62連接一第三布線層70，并通過在第三布線層70上適當(dāng)布線(trace)，使電源環(huán)50a、50b、50c、50d可經(jīng)由相對應(yīng)的焊墊68輸出工作電壓給核心電路43及輸入/輸出電路44a、44b、44c，同樣地，第三布線層70與第二布線層60亦經(jīng)由通孔62而互相電連接，因此，接腳62可用來傳輸信號與電源至芯片41，如同引線接合球格陣列封裝體10一樣，倒片接合球格陣列封裝體40也使用錫鉛球64以連接該電路板。
請參閱圖1及圖4，引線接合球格陣列封裝體10與倒片接合球格陣列封裝體40對應(yīng)不同的電源環(huán)配置，以引線接合球格陣列封裝體10來說，對應(yīng)輸入/輸出電路14a、14b、14c的電源環(huán)20a、20b、20c設(shè)置在對應(yīng)核心電路13的電源環(huán)20d的內(nèi)側(cè)，相反地，對于倒片接合球格陣列封裝體40而言，對應(yīng)輸入/輸出電路44a、44b、44c的電源環(huán)50a、50b、50c設(shè)置在對應(yīng)核心電路43的電源環(huán)50d的外側(cè)，因此造成引線接合球格陣列封裝體10與倒片接合球格陣列封裝體40的電源接腳對應(yīng)不同的位置配置(如圖2及圖5所示)，換句話說，當(dāng)同一功能的芯片使用不同的封裝技術(shù)而分別對應(yīng)引線接合球格陣列封裝體10與倒片接合球格陣列封裝體40的結(jié)構(gòu)時，由于電源腳位配置不同，所以必須使用不同的電路板(具有不同的電路布局)來分別組裝引線接合球格陣列封裝體10與倒片接合球格陣列封裝體40。當(dāng)封裝技術(shù)改變時，例如由引線接合球格陣列封裝體10改變?yōu)榈蛊雍锨蚋耜嚵蟹庋b體40，由于彼此腳位配置不相容，所以造成倒片接合球格陣列封裝體40無法應(yīng)用于原先適用于引線接合球格陣列封裝體10的電路板上，若電路板供應(yīng)廠商更改電路板的設(shè)計以組裝倒片接合球格陣列封裝體40則會使電路板供應(yīng)廠商的成本提高，相反地，若電路板供應(yīng)廠商不更改原先電路板的設(shè)計，因為封裝體供應(yīng)廠商所生產(chǎn)的倒片接合球格陣列封裝體40無法被采購使用，則會使封裝體供應(yīng)廠商的生產(chǎn)成本提高。

發(fā)明內(nèi)容
因此本發(fā)明的主要任務(wù)在于提供對應(yīng)同一電源接腳配置的引線接合球格陣列封裝體與倒片接合球格陣列封裝體，以解決上述問題。
本發(fā)明提供一種球格陣列(ball grid array，BGA)封裝體(package)，其包含有一基板(substrate)以及一芯片(die)。該基板包含有一第一電源環(huán)(first power ring)，設(shè)置在該基板的第一布線層上，用來傳輸一第一工作電壓；一第二電源環(huán)(second power ring)，設(shè)置在該第一布線層上，用來傳輸一第二工作電壓；多個第一接腳(first ballout)，用來連接組裝該球格陣列封裝體的電路板以由該電路板輸入該第一工作電壓，該多個第一接腳設(shè)置在該基板的第二布線層的第一導(dǎo)電區(qū)塊上，該第一導(dǎo)電區(qū)塊經(jīng)由至少一第一通孔(first via)電連接該第一電源環(huán)；以及多個第二接腳(second ballout)，用來連接組裝該球格陣列封裝體的電路板以由該電路板輸入該第二工作電壓，該多個第二接腳設(shè)置在該第二布線層的第二導(dǎo)電區(qū)塊上，該第二導(dǎo)電區(qū)塊經(jīng)由至少一第二通孔(second via)電連接該第二電源環(huán)。該芯片設(shè)置于該基板的第一布線層上，其包含有一核心電路(core circuit)，用來執(zhí)行一預(yù)定運算；至少一輸入/輸出電路(input/output circuit，I/O circuit)，電連接該核心電路，用來控制信號輸入與輸出該核心電路；以及多個焊墊(bonding pad)，設(shè)置在該芯片的表面上，分別經(jīng)由多條焊接線(bonding wire)連接該第一、第二電源環(huán)，以分別傳輸該第一工作電壓至該核心電路以及傳輸該第二工作電壓至該輸入/輸出電路。此外，該第一電源環(huán)設(shè)置在該第二電源環(huán)與該芯片之間。
本發(fā)明另提供一種球格陣列(ball grid array，BGA)封裝體(package)，其包含一基板(substrate)以及一芯片(die)。該基板包含一第一電源環(huán)(firstpower ring)，設(shè)置在一第一布線層上，用來傳輸一第一工作電壓；一第二電源環(huán)(second power ring)，設(shè)置在該第一布線層上，用來傳輸一第二工作電壓；多個接點，設(shè)置在該第一布線層上，并分別經(jīng)由介于該第一布線層及該第二布線層之間的第三布線層電連接該第一及第二電源環(huán)；多個第一接腳(first ballout)，用來連接組裝該球格陣列封裝體的電路板，以由該電路板輸入該第一工作電壓，該多個第一接腳設(shè)置在一第二布線層的第一導(dǎo)電區(qū)塊上，該第一導(dǎo)電區(qū)塊是經(jīng)由至少一第一通孔(first via)電連接該第一電源環(huán)；以及多個第二接腳(second ballout)，用來連接組裝該球格陣列封裝體的電路板，以由該電路板輸入該第二工作電壓，該多個第二接腳設(shè)置在該第二布線層的第二導(dǎo)電區(qū)塊上，該第二導(dǎo)電區(qū)塊是經(jīng)由至少一第二通孔(second via)電連接該第二電源環(huán)。該芯片包含有一核心電路(core circuit)，用來執(zhí)行一預(yù)定運算；至少一輸入/輸出電路(input/output circuit，I/O circuit)，電連接該核心電路，用來控制信號輸入與輸出該核心電路；以及多個焊墊(bondingpad)，設(shè)置在該芯片的表面上，該多個焊墊分別連接該多個接點，用來傳輸該第一工作電壓至該核心電路以及傳輸該第二工作電壓至該輸入/輸出電路。此外，該第二電源環(huán)設(shè)置在該第一電源環(huán)的內(nèi)側(cè)。


圖1為現(xiàn)有引線接合球格陣列封裝體的第一示意圖。
圖2為圖1所示的引線接合球格陣列封裝體的第二示意圖。
圖3為圖1所示的引線接合球格陣列封裝體沿切線3-3′的截面圖。
圖4為現(xiàn)有倒片接合球格陣列封裝體的第一示意圖。
圖5為圖4所示的倒片接合球格陣列封裝體的第二示意圖。
圖6為圖4所示的倒片接合球格陣列封裝體沿切線6-6′的截面圖。
圖7為本發(fā)明引線接合球格陣列封裝體的第一示意圖。
圖8為圖7所示的引線接合球格陣列封裝體的第二示意圖。
圖9為圖7所示的引線接合球格陣列封裝體沿切線9-9′的截面圖。
圖10為本發(fā)明倒片接合球格陣列封裝體的第一示意圖。
圖11為圖10所示的倒片接合球格陣列封裝體的第二示意圖。
圖12為圖10所示的倒片接合球格陣列封裝體沿切線12-12′的截面圖。
附圖標(biāo)記的說明10、80為引線接合球格陣列封裝體；12、42、82、112為基板；14a、14b、14c、44a、44b、44c、84a、84b、84c、114a、114b、114c為輸入/輸出電路；18、48、68、88、128為焊墊；22、92為焊接點；26a、26b、26c、26d、56a、56b、56c、56d、96a、96b、96c、96d、126a、126b、126c、126d為導(dǎo)電區(qū)塊；30、60、100、130為第二布線層；34、64、104、134為焊錫球；66、136為金屬凸塊；11、41、81、111為芯片；13、43、83、113為核心電路；16a、16b、16c、16d、86a、86b、86c、86d為焊接線；20a、20b、20c、20d、50a、50b、50c、50d、90a、90b、90c、90d、120a、120b、120c、120d為電源環(huán)；24、54、94、124為接腳；28、58、98、128為第一布線層；32、62、102、132為通孔；40、110為倒片接合球格陣列封裝體；以及70、140為第三布線層。
具體實施例方式
請參閱圖7，圖7為本發(fā)明引線接合球格陣列封裝體80的第一示意圖。封裝體80包含有一芯片81以及一基板82，芯片81包含有一核心電路83用來執(zhí)行一預(yù)定運算，多個輸入/輸出電路84a、84b、84c用來控制信號輸入與輸出核心電路83，以及多個焊墊88用來電連接芯片81與基板82?；?2的第一布線層98上設(shè)置有多個電源環(huán)90a、90b、90c、90d用來提供芯片81工作所需的工作電壓以及多個焊墊92用來傳輸信號，此外，芯片81與基板82之間是經(jīng)由多個焊接線86a、86b、86c、86d、86e互相電連接的，其中焊接線86a、86b、86c、86d分別連接電源環(huán)90a、90b、90c、90d以傳輸不同的電壓至芯片81，以及焊接線86e連接焊墊92以傳遞信號。舉例來說，若封裝體80是一計算機(jī)系統(tǒng)的北橋芯片，因此是用來控制高速周邊裝置與一微處理器之間的信號傳遞，即核心電路83用來執(zhí)行上述功能，而輸入/輸出電路84a、84b、84c則分別用來控制一存儲器，一顯示卡，以及一微處理器與核心電路13之間的信號接收與傳送，如前所述，存儲器、顯示卡，微處理器以及核心電路13的工作電壓彼此不同，因此需要電源環(huán)90a、90b、90c、90d來分別提供工作電壓，請注意，在不影響本發(fā)明技術(shù)的公開的條件下，為了便于說明，圖1并未示出所有的焊接線與焊點22的連接。焊墊88對應(yīng)于輸入/輸出電路84a、84b、84c與核心電路83，可用來傳輸信號與傳送電源。在圖7中，焊接線86a、86b、86c、86d用來連接焊墊88與電源環(huán)90a、90b、90c、90d，以分別輸入電壓至輸入/輸出電路84a、84b、84c與核心電路83，此外，焊接線86e連接焊墊88與焊接點92，以用來傳輸信號，所以，利用焊接線86a、86b、86c、86d、86e的輔助，芯片81可從基板82獲得所需的工作電壓，且芯片8 1與基板82之間可互相傳遞信號。
請參閱圖8以及圖9，圖8為圖7所示的引線接合球格陣列封裝體80的第二示意圖，而圖9為圖7所示的引線接合球格陣列封裝體80沿切線9-9′的截面圖。封裝體80包含有多個接腳94，其是以矩陣的方式設(shè)置在一第二布線層100上，其中該第二布線層100包含有多個導(dǎo)電區(qū)塊96a、96b、96c、96d，各導(dǎo)電區(qū)塊96a、96b、96c、96d上的接腳94是分別用來連接一電路板以輸入該輸入/輸出電路84a、84b、84c與核心電路83的工作電壓，如圖3所示，第一布線層98與第二布線層100分別設(shè)置在引線接合球格陣列封裝體80的上下兩層，請注意，圖7與圖8是為俯視圖，因此導(dǎo)電區(qū)塊96a、96b、96c、96d與相對應(yīng)的電源環(huán)90a、90b、90c、90d之間是通過通孔(via)102互相連接，因此當(dāng)封裝體80經(jīng)由其底部的金屬導(dǎo)電球，例如焊錫球(solder ball)104安裝于一電路板時，對應(yīng)焊錫球104的接腳94便電連接該電路板，因此當(dāng)由該電路板輸入一電壓時，該電壓則經(jīng)由焊錫球104，接腳94，通孔102，電源環(huán)90a、90b、90c、90d，焊接線86a、86b、86c、86d，以及焊墊88而分別驅(qū)動輸入/輸出電路84a、84b、84c與核心電路83，同樣地，當(dāng)由該電路板輸入一信號時，該信號則經(jīng)由焊錫球104，接腳94，通孔102，焊接點92，焊接線86e，以及焊墊88而輸入該輸入/輸出電路84a、84b、84c，而當(dāng)由輸入/輸出電路84a、84b、84c輸出一信號時，該信號則經(jīng)由焊墊88，焊接線86e，焊接點92，通孔102，接腳94，以及焊錫球104而輸出至該電路板。
由圖7、8可明顯地看出，在本實施例中，電源環(huán)90d在第一布線層上，設(shè)置在電源環(huán)90a、90b、90c與芯片81之間，因此對應(yīng)電源環(huán)90d的電源接腳就配置在電源環(huán)90a、90b、90c的相對應(yīng)電源接腳的內(nèi)側(cè)，因此對應(yīng)于用來組裝引線接合球格陣列封裝體80的電路板而言，其對應(yīng)于電源環(huán)90d的接腳的焊點也設(shè)置在對應(yīng)于電源環(huán)90a、90b、90c的接腳的內(nèi)側(cè)以便順利黏著接合，當(dāng)芯片81改變其封裝方式時，例如以倒片方式進(jìn)行封裝，如圖4、5所示，現(xiàn)有倒片接合球格陣列封裝體40的電源環(huán)配置及相對應(yīng)的腳位配置與本發(fā)明引線接合球格陣列封裝體80相同，所以當(dāng)芯片81以倒片方式來進(jìn)行封裝后，用來提供芯片81工作電壓的相關(guān)腳位同樣地可適用于原先用來組裝引線接合球格陣列封裝體80的電路板，因此對于供應(yīng)封裝體80的廠商而言可提升其產(chǎn)品競爭力，且提供電路板的廠商不必大幅更動電路板的電路布局。
請參閱圖10，圖11以及圖12，圖10為本發(fā)明倒片接合球格陣列封裝體110的第一示意圖，圖11為圖10所示的倒片接合球格陣列封裝體110的第二示意圖，而圖12為圖10所示的倒片接合球格陣列封裝體110沿切線12-12′的截面圖。倒片接合球格陣列封裝體110包含有一芯片111以及一基板112，該芯片111包含有一核心電路113以及多個輸入/輸出電路114a、114b、114c，基板112設(shè)置有多個電源環(huán)(power ring)120a、120b、120c、120d，分別用來提供不同的工作電壓，而電源環(huán)120a、120b、120c、120d設(shè)置在同一個第一布線層128上。核心電路113，輸入/輸出電路114a、114b、144c，以及電源環(huán)120a、120b、120c、120d的工作與前述本發(fā)明引線接合球格陣列封裝體80的同名元件相同，因此不再重復(fù)贅述。由圖11可知封裝體110包含有多個接腳124，其是以矩陣的方式設(shè)置在一第二布線層130上，其中該第二布線層包含有多個導(dǎo)電區(qū)塊126a、126b、126c、126d，各導(dǎo)電區(qū)塊126a、126b、126c、126d上的接腳124分別用來連接一電路板，以輸入該輸入/輸出電路114a、114b、114c與核心電路113的工作電壓。倒片接合球格陣列封裝體110與引線接合球格陣列封裝體80之間最主要的不同在于芯片111是芯片81反轉(zhuǎn)后的狀態(tài)，即芯片111上的焊墊48(如圖12所示)位于芯片111的下表面而非圖7所示的焊墊88位于芯片81的上表面，本實施例中，在該焊墊118上形成金屬凸塊(bump)136，例如錫鉛凸塊(solderbump)或金凸塊(gold bump)以便與基板112的第一布線層128上相對應(yīng)的焊墊138連接。此外，電源環(huán)120a、120b、120c、120d與焊墊188(即第一布線層58)均經(jīng)由通孔(via)132連接至一第三布線層140，并經(jīng)由第三布線層140上的布線(trace)，使電源環(huán)120a、120b、120c、120d可經(jīng)由適當(dāng)焊墊138輸出工作電壓給核心電路113及輸入/輸出電路114a、114b、114c，同樣地，第三布線層140與第二布線層130也經(jīng)由通孔132互相電連接，因此，接腳124可用來傳輸信號與電源至芯片111，如同引線接合球格陣列封裝體80，倒片接合球格陣列封裝體110也使用錫鉛球134之類的金屬導(dǎo)電球以連接該電路板。
由圖10、11可得知，本實施例中，電源環(huán)120a、120b、120c在第一布線層128上，設(shè)置在電源環(huán)120d與對應(yīng)芯片111的焊墊138之間，因此對應(yīng)電源環(huán)90d的電源接腳就配置在電源環(huán)90a、90b、90c的相對應(yīng)電源接腳的外側(cè)，所以對于用來組裝倒片接合球格陣列封裝體110的電路板而言，其對應(yīng)于電源環(huán)90d的電源接腳的焊點亦設(shè)置在對應(yīng)于電源環(huán)90a、90b、90c的接腳的外側(cè)以便兩者順利黏著接合，當(dāng)芯片111改變其原先封裝方式時，例如以引線方式進(jìn)行封裝，如圖1、2所示，現(xiàn)有引線接合球格陣列封裝體10的電源環(huán)配置及相對應(yīng)的腳位配置與本發(fā)明倒片接合球格陣列封裝體110相同，所以當(dāng)芯片111以引線方式來進(jìn)行封裝后，用來提供芯片111工作電壓的相關(guān)腳位可適用于原先用來組裝引線接合球格陣列封裝體80的電路板上的接點，因此對于供應(yīng)封裝體110的廠商而言可提升其產(chǎn)品競爭力，且提供電路板的廠商不必大幅更動電路板的電路布局。
與現(xiàn)有技術(shù)相比較，本發(fā)明公開了一種引線接合球格陣列封裝體，其中，一基板上對應(yīng)一芯片的核心電路的電源環(huán)設(shè)置在對應(yīng)該芯片的輸入/輸出電路的電源環(huán)的內(nèi)側(cè)，因此當(dāng)該芯片由引線封裝方式改為倒片封裝方式時，用來提供該芯片工作電壓的相關(guān)腳位可適用于原先用來組裝引線接合球格陣列封裝體的電路板，同樣地，本發(fā)明還公開了一種倒片接合球格陣列封裝體，其中，一基板上對應(yīng)一芯片的核心電路的電源環(huán)設(shè)置在對應(yīng)該芯片的輸入/輸出電路的電源環(huán)的外側(cè)，因此當(dāng)該芯片由倒片封裝方式改為引線封裝方式時，用來提供該芯片工作電壓的相關(guān)腳位可適用于原先用來組裝倒片接合球格陣列封裝體的電路板。當(dāng)供應(yīng)上述封裝體的廠商因為本身成本或其他因素考量而更改該芯片原先的封裝方式時，提供電路板的廠商可不必大幅地更動電路板上的電路布局，因此對于應(yīng)用不同封裝方式的封裝體而言，其皆使用同一腳位配置而適用于同一電路板上的相對應(yīng)接點，所以便可大幅提升該封裝體的產(chǎn)品競爭力。此外，對于該電路板與該封裝體所對應(yīng)的電子產(chǎn)品而言，由于同一電源接腳配置的電路板可適用于不同封裝技術(shù)所產(chǎn)生的封裝體，因此在該電子產(chǎn)品的制造過程中，整體生產(chǎn)成本不會因為組成元件之一的封裝體采用不同的封裝技術(shù)而大幅上漲，因此與現(xiàn)有技術(shù)相比較，本發(fā)明可降低整體成生產(chǎn)本。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡是屬于本發(fā)明權(quán)利要求范圍的調(diào)整與改動，應(yīng)屬于本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種球格陣列封裝體，其包含有一基板，其包含有一第一電源環(huán)，設(shè)置在該基板的第一表面上，用來傳輸一第一工作電壓；一第二電源環(huán)，設(shè)置在該基板的第一表面上，用來傳輸一第二工作電壓；多個第一接腳，用來連接組裝該球格陣列封裝體的電路板，由該電路板輸入該第一工作電壓，該多個第一接腳被設(shè)置在該基板的第二表面上，并電連接該第一電源環(huán)；以及多個第二接腳，用來連接組裝該球格陣列封裝體的電路板，由該電路板輸入該第二工作電壓，該多個第二接腳被設(shè)置在該基板的第二表面上，并電連接該第二電源環(huán)；以及一芯片，設(shè)置在該基板的第一表面上，其包含有一核心電路，用來執(zhí)行一預(yù)定運算；至少一輸入/輸出電路，電連接該核心電路，用來控制信號輸入與輸出該核心電路；以及多個焊墊，設(shè)置在該芯片的表面上，分別連接該第一、二電源環(huán)，以分別傳輸該第一工作電壓至該核心電路以及傳輸該第二工作電壓至該輸入/輸出電路；其中該第一電源環(huán)被設(shè)置在該第二電源環(huán)與該芯片之間。
2.如權(quán)利要求1所述的球格陣列封裝體，其中該多個第一接腳與該多個第二接腳是經(jīng)由金屬導(dǎo)電球連接該電路板的。
3.如權(quán)利要求1所述的球格陣列封裝體，其是一計算機(jī)系統(tǒng)的北橋芯片。
4.如權(quán)利要求1所述的球格陣列封裝體，其中該球格陣列封裝體是以倒片封裝的方式電連接該芯片與該電路板的。
5.如權(quán)利要求1所述的球格陣列封裝體，其中該球格陣列封裝體是以引線封裝的方式電連接該芯片與該電路板的。
6.一種球格陣列封裝體，其包含有一基板，其包含有一第一電源環(huán)，設(shè)置在一基板的第一表面上，用來傳輸一第一工作電壓；一第二電源環(huán)，設(shè)置在該基板的第一表面上，用來傳輸一第二工作電壓；多個第一接腳，用來連接組裝該球格陣列封裝體的電路板，由該電路板輸入該第一工作電壓，該多個第一接腳設(shè)置在該基板的第二表面上，并電連接該第一電源環(huán)；多個第二接腳，用來連接組裝該球格陣列封裝體的電路板，由該電路板輸入該第二工作電壓，該多個第二接腳設(shè)置在該基板的第二表面上，并電連接該第二電源環(huán)；以及一芯片，其包含有一核心電路，用來執(zhí)行一預(yù)定運算；至少一輸入/輸出電路，電連接該核心電路，用來控制信號輸入與輸出該核心電路；以及多個焊墊，設(shè)置在該芯片的表面上，該多個焊墊用來傳輸該第一工作電壓至該核心電路以及傳輸該第二工作電壓至該輸入/輸出電路；其中該第二電源環(huán)設(shè)置在該第一電源環(huán)的內(nèi)側(cè)。
7.如權(quán)利要求6所述的球格陣列封裝體，其中該多個第一接腳與該多個第二接腳是經(jīng)由金屬導(dǎo)電球連接該電路板的。
8.如權(quán)利要求6所述的球格陣列封裝體，其中該第二導(dǎo)電區(qū)塊在該第二布線層上，被設(shè)置在該第一導(dǎo)電區(qū)塊的內(nèi)側(cè)。
9.如權(quán)利要求6所述的球格陣列封裝體，其是一計算機(jī)系統(tǒng)的北橋芯片。
10.如權(quán)利要求6所述的球格陣列封裝體，其中該芯片另包含有多個金屬凸塊，分別形成于該多個焊墊上，用來連接該多個焊墊與該多個接點。
11.如權(quán)利要求6所述的球格陣列封裝體，其中該球格陣列封裝體是以倒片封裝的方式電連接該芯片與該電路板的。
12.如權(quán)利要求6所述的球格陣列封裝體，其中該球格陣列封裝體是以引線封裝的方式電連接該芯片與該電路板的。
全文摘要
本發(fā)明公開了一種引線接合球格陣列封裝體，其中，一基板上對應(yīng)一芯片的核心電路的電源環(huán)被設(shè)置在對應(yīng)該芯片的輸入/輸出電路的電源環(huán)內(nèi)側(cè)，因此當(dāng)該芯片由引線封裝方式更改為倒片封裝方式時，相對應(yīng)的電源腳位可適用于原先用來組裝引線接合球格陣列封裝體的電路板。此外，本發(fā)明還公開了一倒片接合球格陣列封裝體，其中，一基板上對應(yīng)一芯片的核心電路的電源環(huán)被設(shè)置在對應(yīng)該芯片的輸入/輸出電路的電源環(huán)外側(cè)，因此當(dāng)該芯片由倒片封裝方式更改為引線封裝方式時，相對應(yīng)的電源腳位可適用于原先用來組裝倒片接合球格陣列封裝體的電路板。
文檔編號H01L23/48GK1430267SQ03101578
公開日2003年7月16日 申請日期2003年1月15日 優(yōu)先權(quán)日2003年1月15日
發(fā)明者張乃舜 申請人:威盛電子股份有限公司