專利名稱：電荷泵裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電源電路等的大電流輸出的電荷泵裝置，尤其是涉及可通過防止發(fā)生閉鎖超載現(xiàn)象來獲得穩(wěn)定的動作的電荷泵裝置。
背景技術(shù)：
近年來的攝像機、數(shù)字照相機(DSC)、DSC(數(shù)字照相)電話機等圖像儀器為了取入其圖像使用了CCD(電荷耦合器件)。用于驅(qū)動CCD的CCD驅(qū)動電路需要正、負高電壓(+數(shù)V)且大電流(數(shù)mA)的電源電路。目前，該高電壓是使用開關(guān)式穩(wěn)壓器生成的。
開關(guān)式穩(wěn)壓器可高性能即高功率效率(輸出功率/輸入功率)地生成高電壓。但是，該電路存在電流開關(guān)時會產(chǎn)生高頻噪聲的缺點，必須屏蔽電源電路使用。另外，作為外部部件需要線圈。
作為上述移動設(shè)備用電源電路狄克遜(Dickson)電荷泵裝置受到了注目。該電路在例如技術(shù)文獻“John F.Dickson On-chipHigh-Voltage Generation inMNOS Integrated Circuits Using an Improved VoltageMultiplier Technique IEEEJOURNAL OF SOLID-STATE CIRCUITS，VOL.SC-11，NO.3 pp.374-378 JUNE1976.”中進行了詳細說明。
圖18表示4級狄克遜電荷泵裝置的電路圖。串聯(lián)連接有二極管D1～D5。C1～C4是連接在各二極管D1～D5的接點的耦合電容器(Coupling Capacitor)，CL是輸出電容(Output Capacitor)，CLK和CLKB是相互反相的輸入時鐘脈沖。標號51是輸入了CLK和CLKB的時鐘脈沖激勵器，標號52是電流電荷。電源電壓Vdd被供給到時鐘脈沖激勵器51。由此由時鐘脈沖激勵器51輸出的時鐘脈沖Φ1、Φ2的輸出振幅約為Vdd。時鐘脈沖Φ1被供給到電容器C2、C4，時鐘脈沖Φ2被供給到電容器C1、C3。
在穩(wěn)定狀態(tài)下，在輸出流動恒流Iout的情況下，向電荷泵裝置的輸入電流為來自輸入電壓Vin的電流及由時鐘脈沖激勵器供給的電流。這些電流若忽略對寄生電容的充放電電流，則如下。在Φ1＝高(High)、Φ2＝低(Low)的期間，在圖中實線箭頭方向分別流動2Iout的平均電流。
而在Φ1＝低(Low)、Φ2＝高(High)的期間，在圖中虛線箭頭方向分別流動2Iout的平均電流。在時鐘周期的這些各平均電流都是Iout。穩(wěn)定狀態(tài)的電荷泵裝置的升壓電壓Vout如下所示。
Vout＝Vin-Vd+n(V’-V1-Vd)其中，V’是在各連接結(jié)點隨著時鐘脈沖的變化由耦合電容產(chǎn)生的電壓振幅。V1是由輸出電流Iout產(chǎn)生的電壓降低，Vin是輸入電壓，通常在正升壓下是電源電壓Vdd，在負升壓下是0V。Vd是順向偏置二極管電壓(Forwardbias diode voltage)，n是泵激級數(shù)。另外，V1和V’由下式表示。
V1＝Iout/f(C+Cs)＝(2Iout T/2)/(C+Cs)V’＝VC/(C+Cs)其中，C1～C4是時鐘耦合電容(clock coupling capacitance)，Cs是各連接結(jié)點的寄生電容(stray capacitance at each node)，V是時鐘脈沖的振幅(clockpulse amplitude)，f是時鐘脈沖的頻率，T是時鐘周期(clock period)。電荷泵裝置的功率效率在忽略自時鐘脈沖激勵器流入寄生電容的充放電電流、設(shè)Vin＝Vdd時，由下式表示。
η＝Vout Iout/((n+1)Vdd Iout)＝Vout/((n+1)Vdd)這樣，在電荷泵裝置中，通過將二極管作為電荷轉(zhuǎn)送元件(charge transferdevice)使用，將電荷逐級轉(zhuǎn)送到下一級，來進行升壓。但是，若考慮到向半導體集成電路裝置的搭載，則考慮對工藝過程的適應(yīng)性，使用MOS晶體管比使用pn結(jié)的二極管更容易實現(xiàn)。
因此，如圖19所示，提出了用MOS晶體管M1～M5取代二極管D1～D5作為電荷轉(zhuǎn)送元件的方案。這種情況下，在式(1)中，Vd變?yōu)镸OS晶體管的閾值電壓(threshold voltage)Vth。

發(fā)明內(nèi)容
本發(fā)明分析了將電荷泵裝置用于電源電路的情況。其結(jié)果，發(fā)現(xiàn)了下述問題。
第一，為了由電荷泵電路得到電源電路所需的高電壓(+數(shù)V)且大電流(數(shù)mA)，如何降低電荷轉(zhuǎn)送用MOS晶體管的接通電阻成為問題。
第二，是防止大電流電荷泵裝置容易產(chǎn)生的閉鎖超載現(xiàn)象的問題。尤其是在大輸出電流的電荷泵裝置中，存在在動作開始的同時產(chǎn)生閉鎖超載現(xiàn)象的問題。該閉鎖超載現(xiàn)象的發(fā)生機理根據(jù)本發(fā)明人的分析如下。
圖20是用CMOS結(jié)構(gòu)實現(xiàn)電荷泵裝置時的剖面圖。
該剖面結(jié)構(gòu)與圖19所示的電荷轉(zhuǎn)送用MOS晶體管M2、M3的剖面結(jié)構(gòu)對應(yīng)。P型半導體基板10的表面上形成有N型阱區(qū)域20，該N型阱區(qū)域20中形成有分離的P型阱區(qū)域31、32。而在P型阱區(qū)域31內(nèi)形成有電荷轉(zhuǎn)送用MOS晶體管M2。在P型阱區(qū)域32內(nèi)形成有電荷轉(zhuǎn)送用MOS晶體管M3。
下面更詳細地說明P型阱區(qū)域31內(nèi)形成的電荷轉(zhuǎn)送用MOS晶體管M2，在P型阱區(qū)域31的表面上形成有N+型漏極層D及源極層S。在P型阱區(qū)域31內(nèi)形成有比P型阱區(qū)域31高濃度的P+層41。漏極層D和P+層41利用A1配線等電連接。
電荷轉(zhuǎn)送用晶體管M2的漏極層D和形成有電荷轉(zhuǎn)送用晶體管M2的P型阱區(qū)域31以低電阻電連接，故可可靠地防止反向柵偏置效應(yīng)引起的電荷轉(zhuǎn)送用晶體管M2的閾值電壓Vth的上升。在P型阱區(qū)域32內(nèi)形成的電荷轉(zhuǎn)送用MOS晶體管M3也同樣構(gòu)成。未圖示的電荷轉(zhuǎn)送用MOS晶體管M1、M4、M5也同樣構(gòu)成。
N型阱區(qū)域20通過供給電荷泵裝置的升壓后的輸出電壓Vout，在穩(wěn)定狀態(tài)下，N型阱區(qū)域20和P型阱區(qū)域31、32被反向偏置。
但是，如上所述，當單一的N型阱區(qū)域20內(nèi)形成多個P型阱區(qū)域31、32時，可判明會發(fā)生閉鎖超載現(xiàn)象且輸出電壓幾乎不會升壓。根據(jù)本發(fā)明人的推定，其發(fā)生機理如下首先，在鄰接的P型阱區(qū)域31、32之間形成寄生半導體開關(guān)元件。也就是說，圖20中，形成有縱型NPN晶體管Tr1及橫型PNP晶體管Tr2。這里，縱型NPN晶體管Tr1的發(fā)射極是電荷轉(zhuǎn)送用MOS晶體管M2的漏極層D，基極是P型阱區(qū)域31，集電極是N型阱區(qū)域20。
橫型PNP晶體管Tr2的發(fā)射極是P型阱區(qū)域32內(nèi)形成的P+層42，基極是P型阱區(qū)域31、32間的N型阱區(qū)域20，集電極是P型阱區(qū)域31。這些寄生NPN晶體管Tr1及寄生PNP晶體管Tr2構(gòu)成寄生半導體開關(guān)元件。
上述圖19的電荷泵裝置穩(wěn)定動作時，以下關(guān)系成立。輸出電壓Vout＞V3＞V2＞V1＞輸入電壓Vin。
其中，輸入電壓Vin通常為Vdd(等于時鐘脈沖激勵器的電源電壓)。V3是電荷轉(zhuǎn)送用MOS晶體管M3的源極電壓，V2是電荷轉(zhuǎn)送用MOS晶體管M2的源極電壓，V1是電荷轉(zhuǎn)送用MOS晶體管M1的源極電壓。
但是，在電荷泵裝置開始時(升壓動作開始時)，形成V1＞V2＞V3＞Vout的關(guān)系。也就是說，從初級開始依序?qū)﹄娙萜鰿1、C2、C3、C4充電。
其結(jié)果，在形成V1-Vout＞VF時，電流在寄生PNP晶體管Tr2的基極、發(fā)射極間流動。也就是說，寄生PNP晶體管Tr2接通。其中，VF是基極、發(fā)射極間的接通電壓。
該寄生PNP晶體管Tr2的集電極電流變?yōu)榧纳鶱PN晶體管Tr1的基極電流，故由此使寄生NPN晶體管Tr1接通，使其發(fā)射極、集電極間導通。這樣，寄生NPN晶體管Tr1在寄生PNP晶體管Tr2的基極、發(fā)射極間流入電流的同時，自輸出電壓Vout側(cè)向電壓V1側(cè)流入電流。
其結(jié)果，輸出電壓Vout不會上升。上述寄生NPN晶體管Tr1和寄生PNP晶體管Tr2的協(xié)同動作就是閉鎖超載現(xiàn)象。
圖21表示電荷泵裝置動作開始時V1、V2的電路模擬形成的波形圖。這里，V1是電荷轉(zhuǎn)送用MOS晶體管M2的漏極電壓，V2是電荷轉(zhuǎn)送用MOS晶體管M3的漏極電壓。圖中，Vds表示電荷轉(zhuǎn)送用MOS晶體管M3的源漏極間電壓，當其大于VF(＝約0.7V)時，NPN晶體管Tr1接通，引發(fā)閉鎖超載現(xiàn)象。
本發(fā)明就是針對上述現(xiàn)有技術(shù)的問題而開發(fā)的，其目的在于實現(xiàn)大電流、高效率的電荷泵裝置。
本發(fā)明的另一目的在于，防止以往的大電流、高效率電荷泵裝置未能避免的閉鎖超載現(xiàn)象的發(fā)生，實現(xiàn)穩(wěn)定的動作。
本發(fā)明的再一目的在于，在BICMOS設(shè)備中，實現(xiàn)大電流且防止了閉鎖超載現(xiàn)象的發(fā)生的電荷泵裝置。
本發(fā)明的主要特征結(jié)構(gòu)如下。
本發(fā)明提供一種電荷泵裝置，其具有串聯(lián)連接的多個電荷轉(zhuǎn)送用晶體管，自后級的電荷轉(zhuǎn)送用晶體管輸出升壓后的輸出電壓，其包括；第一導電型單晶半導體基板、在該單晶半導體基板上成長的第二導電型外延半導體層、在該外延半導體層內(nèi)間隔形成的多個第一導電型阱區(qū)域和在這些第一導電型阱區(qū)域間形成的第一導電型分離層，所述電荷轉(zhuǎn)送用晶體管分別形成在所述多個第一導電型阱區(qū)域內(nèi)。
根據(jù)這種結(jié)構(gòu)，寄生雙極晶體管由第一導電型分離層電分離，半導體開關(guān)元件不形成，因此可防止閉鎖超載現(xiàn)象發(fā)生。
在上述結(jié)構(gòu)中，所述第一導電型分離層具有自所述外延硅層的表面向下方擴散的上分離層和自所述單晶半導體基板向上方擴散的下分離層，所述上分離層的下部和下分離層的上部在所述外延半導體層內(nèi)重疊形成。
根據(jù)這種結(jié)構(gòu)，第一導電型分離層采用上下分離結(jié)構(gòu)，故可抑制橫向擴散，最大限度縮小其圖形面積。
另外，還包括第一導電型埋入層，其與所述第一導電型阱區(qū)域的底部相接并在與所述下分離層的形成工序同一工序形成；第二導電型埋入層，其與該埋入層局部重疊形成，使所述第一導電型阱區(qū)域自所述單晶半導體基板電分離。
根據(jù)這種結(jié)構(gòu)，通過設(shè)置第一導電型的第一埋入層，可減小第一導電型阱區(qū)域的電阻。
這樣，抗閉鎖超載現(xiàn)象能力提高。但是若僅是第一導電型第一埋入層，則第一導電型阱區(qū)域會與單晶半導體基板導通，故不能將第一導電型阱區(qū)域與電荷轉(zhuǎn)送用晶體管的漏極層設(shè)為同電位，不能抑制反向柵偏置效應(yīng)。因此，設(shè)置了第二導電型的第二埋入層。
這樣，可使第一導電型阱區(qū)域與所述單晶半導體基板電分離，將第一導電型阱區(qū)域與電荷轉(zhuǎn)送用晶體管的漏極層設(shè)為同電位。


圖1是表示本發(fā)明實施例1的用本發(fā)明的BICMOS技術(shù)形成的設(shè)備結(jié)構(gòu)的圖；圖2是表示本發(fā)明實施例1的用BICMOS技術(shù)形成的設(shè)備結(jié)構(gòu)的圖；圖3是本發(fā)明實施例1的縱型PNP雙極晶體管的剖面圖；圖4是本發(fā)明實施例1的電荷泵裝置的剖面結(jié)構(gòu)圖；圖5是本發(fā)明實施例2的電荷泵裝置的剖面圖；圖6是本發(fā)明實施例3的電荷泵裝置的剖面圖；圖7是本發(fā)明實施例4的電荷泵裝置的剖面圖；圖8是本發(fā)明實施例4的反轉(zhuǎn)電平移位電路S1、S2的電路結(jié)構(gòu)及動作波形圖；圖9是本發(fā)明實施例4的非反轉(zhuǎn)電平移位電路S3、S4的電路結(jié)構(gòu)及動作波形圖；圖10是本發(fā)明實施例4的電荷泵裝置的時鐘脈沖及電荷轉(zhuǎn)送晶體管的柵極信號的相位關(guān)系圖；圖11是本發(fā)明實施例4的電荷泵裝置的各泵結(jié)點的電壓波形V1、V2、V3的圖；圖12是本發(fā)明實施例4的電荷泵裝置的電荷轉(zhuǎn)送用晶體管M1、M2的結(jié)構(gòu)的剖面圖；圖13是用于本發(fā)明實施例4的電荷泵裝置的N溝道型的高耐壓MOS晶體管M11、M12的設(shè)備結(jié)構(gòu)的剖面圖；圖14是2級外延硅層結(jié)構(gòu)的制造方法圖；圖15是2級外延硅層結(jié)構(gòu)的制造方法圖；圖16是2級外延硅層結(jié)構(gòu)的制造方法圖；圖17是本發(fā)明實施例4的電荷泵裝置的電荷轉(zhuǎn)送用晶體管M1、M2、M3、M4的設(shè)備結(jié)構(gòu)的剖面圖；圖18是現(xiàn)有例的4級狄克遜電荷泵裝置的電路圖；圖19是現(xiàn)有例的電荷泵裝置的電路圖；圖20是用CMOS結(jié)構(gòu)實現(xiàn)現(xiàn)有例的電荷泵裝置時的剖面圖；圖21是由現(xiàn)有例的電荷泵裝置開始動作時的V1、V2的電路模擬形成的波形圖。
具體實施例方式
下面參照圖1～圖4說明本發(fā)明的實施例1。首先，參照圖1說明用于將電荷泵裝置作為集成電路構(gòu)成的、BICMOS的設(shè)備結(jié)構(gòu)。
在氣相成長在P型單晶硅基板50上的、具有例如1.25Ω.cm左右的比電阻的N型外延硅層51上，在各自規(guī)定的區(qū)域形成有N溝道型MOS晶體管(NMOS)、P溝道型MOS晶體管(PMOS)、NPN型雙極晶體管(NPN Tr)。
N溝道型MOS晶體管形成于N型外延硅層51的表面上形成的P型阱區(qū)域52內(nèi)。P型阱區(qū)域52的深度例如為2μm左右。N溝道型MOS晶體管具有P型阱區(qū)域52表面上形成的n+型漏極層D及n+型源極層S和柵極絕緣膜上形成的柵極電極G。N溝道型MOS晶體管為了實現(xiàn)微細化，可采用所謂LDD結(jié)構(gòu)。另外，與該N溝道型MOS晶體管鄰接，在P型阱區(qū)域52的表面上形成有基體(阱區(qū)域)偏置用P+型層53。
P溝道型MOS晶體管形成于N型外延硅層51的表面上形成的N型阱區(qū)域54內(nèi)。P溝道型MOS晶體管具有N型阱區(qū)域54表面上形成的P+型漏極層D及P+型源極層S和柵極絕緣膜上形成的柵極電極G。
與P型阱區(qū)域52的底部相接，形成有降低阱電阻用P+型埋入層55。該P+型埋入層55是與后述的下分離層58在同一工序形成的擴散層，跨著P型單晶硅基板50和N型外延硅層51的邊界區(qū)域而形成。
N+型埋入層56跨著P型單晶硅基板50和N型外延硅層51的邊界區(qū)域而形成。N+型埋入層56自形成P溝道型MOS晶體管的N型阱區(qū)域54的下方延伸至形成N溝道型MOS晶體管的P型阱區(qū)域52的下方。
也就是說，N+型埋入層56與P+型埋入層55局部重疊。當使N+型埋入層56的雜質(zhì)濃度高于P+型埋入層55的雜質(zhì)濃度時，該重疊區(qū)域57的導電型通過校正變?yōu)镹型。
這樣，可將P型阱區(qū)域52自P型單晶硅基板50電分離，并獨立地設(shè)定阱電位。具體地說，通過向連接在基體偏置用P+型層53的端子BG施加電壓，可設(shè)定P型阱區(qū)域52的電位。
這樣，可將N溝道型MOS晶體管的漏極層D和P型阱區(qū)域52電連接，并且不產(chǎn)生反向柵偏置效應(yīng)。為此只要形成連接P型層53和漏極層D的配線(例如A1配線)即可。
N溝道型MOS晶體管在電荷泵裝置中是作為電荷轉(zhuǎn)送用晶體管使用的，故可降低其接通電阻，并可謀求電荷泵裝置的大電流化。另外，雖然N溝道型MOS晶體管也用作所謂傳輸門，但是，這種情況下也可以降低接通電阻。且可提高傳輸門的輸入輸出特性的線形性。
這里，將本實施例的BICMOS結(jié)構(gòu)和其他的BICMOS結(jié)構(gòu)對比則如下。如圖2所示，在其他結(jié)構(gòu)中，N+型埋入層56局限于在形成有P溝道型MOS晶體管的N型阱區(qū)域54的下方形成，起到了降低阱電阻的效果。
但是，在該結(jié)構(gòu)中，N溝道型MOS晶體管的P+型阱區(qū)域52通過P+型埋入層55與P型單晶硅基板50導通。P型單晶硅基板50通常設(shè)定為接地電平，故P+型阱區(qū)域52的電位也被固定在接地電位。
于是，在本實施例中，通過使N+型埋入層56延伸至N溝道型MOS晶體管的區(qū)域，將P型阱區(qū)域52自P型單晶硅基板50電分離。
NPN型雙極晶體管(NPN Tr)利用P型下分離層58、P型上分離層59形成于自鄰接的設(shè)備電分離的N型外延硅層51內(nèi)。P型下分離層58通過自P型單晶硅基板50上方擴散硼等雜質(zhì)而形成。而P型上分離層59通過自N型外延基板51的上面下方擴散硼等雜質(zhì)而形成。這樣，P型下分離層58的上部和P型上分離層59的下部在N型外延硅層51內(nèi)重疊，形成一體化的分離層。
然后，在電分離的N型外延硅層51的表面上形成P型基極區(qū)域60。該P型基極區(qū)域60的表面上形成有N+型發(fā)射極層E、基極電極取出用P+型層B。另外，在與P型基極區(qū)域60鄰接的N型外延硅層51的表面上形成有集電極電極取出用N+型層C。在N型外延硅層51和P型單晶硅基板50的邊界上形成有N+型埋入層61。該N+型埋入層61是用于降低集電極電阻的層，與N+型埋入層56在同一工序形成。
在N型外延硅層51的表面的設(shè)備形成區(qū)域以外形成有分離元件用場氧化膜62。場氧化膜62用所謂LOCOS(Local Oxidation Of Silicon(硅局部氧化))法形成。
圖3是表示縱型PNP雙極晶體管的剖面圖。在N型外延硅層51的表面上形成有N型基極區(qū)域65。該N型基極區(qū)域65的表面上形成有P+型發(fā)射極層E、基極電極取出用N+型層B。另外，與N型基極區(qū)域65鄰接，在N型外延硅層51的表面上形成有集電極電極取出用P+型層66。
集電極電極取出用P+型層66通過與P型上分離層59在同一工序形成的P型層67與P+型埋入層68連接。P+型埋入層68是用于降低集電極電阻的層。與P+型埋入層68重疊形成有N+型埋入層69。P+型埋入層68和N+型埋入層69的重疊區(qū)域70形成N型區(qū)域。這樣，集電極就自P型單晶硅基板50被電分離。由P+型埋入層68和N+型埋入層69形成重疊區(qū)域70的結(jié)構(gòu)與所述N溝道型MOS晶體管的結(jié)構(gòu)同樣。也就是說，它們的制造工序同化，故不會增加制造工時。
下面參照圖4說明電荷泵裝置的剖面結(jié)構(gòu)。該電荷泵裝置的電路結(jié)構(gòu)與圖19所示的同樣。本實施例中，電荷轉(zhuǎn)送用MOS晶體管的漏極層與基體(阱區(qū)域)連接。另外，與圖1相同的結(jié)構(gòu)元件賦予同一符號，并省略其詳細說明。
圖4表示圖19的電荷泵裝置的電荷轉(zhuǎn)送用MOS晶體管M2、M3。由P型下分離層58、P型上分離層59相互電分離的N型外延硅層51內(nèi)形成有P型阱區(qū)域52A、52B。而在P型阱區(qū)域52A、52B分別形成電荷轉(zhuǎn)送用MOS晶體管M2、M3。P+型埋入層55、N+型埋入層56及重疊區(qū)域57的結(jié)構(gòu)與圖1同樣。
電荷轉(zhuǎn)送用MOS晶體管M2的漏極層D與P型阱區(qū)域52A上形成的P+型層53由A1配線等連接。由此，電荷轉(zhuǎn)送用MOS晶體管M2的柵極、基體間電壓Vgb＝M2的柵極、漏極間電壓Vgd這一關(guān)系成立，故可防止反向柵偏置效應(yīng)引起的電荷轉(zhuǎn)送用晶體管的閾值電壓Vth的上升。電荷轉(zhuǎn)送用MOS晶體管M3也同樣。由此，電荷泵裝置的電荷轉(zhuǎn)送用MOS晶體管M1～M5的接通電阻降低，故可實現(xiàn)大電流輸出的電荷泵裝置。
在與P型阱區(qū)域52A、52B各自鄰接的N型外延硅層51的表面上形成電極取出用N+型層71。通過在這些各N+型層71施加電荷泵裝置的輸出電壓Vout，N型外延硅層51被偏置為正的高電壓nVdd。
這里，n是電荷泵裝置的級數(shù)，Vdd是其電源電壓。P型單晶硅基板50被偏置為接地電位0V或負電位。這樣，由P型阱區(qū)域52A、52B和N型外延硅層51形成的PN結(jié)、由N型外延硅層51和P型單晶硅基板50形成的PN結(jié)被分別逆向偏置。
根據(jù)上述設(shè)備結(jié)構(gòu)，不會發(fā)生閉鎖超載現(xiàn)象。其理由如下。
如圖4所示，形成有寄生NPN晶體管Tr3及寄生PNP晶體管Tr4。這里，寄生NPN晶體管Tr3的發(fā)射極由電荷轉(zhuǎn)送用MOS晶體管M2的漏極層D構(gòu)成，基極由P型阱區(qū)域52A構(gòu)成，集電極由N型重疊區(qū)域57(其與N型外延硅層51連接)構(gòu)成。寄生PNP晶體管Tr4的發(fā)射極是P型阱區(qū)域52B，基極是被分離的N型外延硅層51，集電極是P型下分離層58及P型上分離層59(其與P型單晶硅基板50連接)。
但是，寄生NPN晶體管Tr3及寄生PNP晶體管Tr4由下分離層58和上分離層59電氣分斷。因此，不形成圖20所示的半導體開關(guān)元件。因此，抗閉鎖超載現(xiàn)象的性能可大幅度提高。
在上述實施例中，對本發(fā)明在4級狄克遜電荷泵裝置的應(yīng)用例進行了說明，但很清楚，其級數(shù)并不限于4級。
另外，上述是用N溝道型形成電荷轉(zhuǎn)送用MOS晶體管，但即使是在用P溝道型形成的情況下，通過使阱區(qū)域等的極性反轉(zhuǎn)也可同樣適用。在負升壓的電荷泵裝置中，只是電荷轉(zhuǎn)送用MOS晶體管的基板和源極的連接關(guān)系及時鐘的定時相對于正升壓的電荷泵裝置相反。
電荷轉(zhuǎn)送用晶體管M1～M5采用了柵極和漏極共同連接的結(jié)構(gòu)，但并不限于此，在未連接柵極和漏極而使電荷轉(zhuǎn)送用MOS晶體管M1～M5接通時，本發(fā)明也可應(yīng)用于采用柵源極間施加高電壓的電路結(jié)構(gòu)的電荷泵裝置，并可得到同樣的效果。
圖5是本發(fā)明實施例2的電荷泵裝置的剖面圖。該電荷泵裝置的電路結(jié)構(gòu)與實施例1相同。圖5與實施例1同樣，表示圖19的電荷泵裝置的電荷轉(zhuǎn)送用MOS晶體管M2、M3。
本實施例與實施例1的不同點是在P型阱區(qū)域52A、52B的下方未形成P+型埋入層55。由于沒有P+型埋入層55，故相當于該部分的降低P型阱區(qū)域52A、52B的阱電阻的效果消失，但是通過設(shè)置下分離層59及上分離層59，與現(xiàn)有技術(shù)比較提高了抗閉鎖超載現(xiàn)象的性能。
圖6是本發(fā)明實施例3的電荷泵裝置的剖面圖。該電荷泵裝置的電路結(jié)構(gòu)與實施例1同樣。圖6表示圖19的電荷泵裝置的電荷轉(zhuǎn)送用MOS晶體管M2、M3。
本實施例與實施例1的不同點除在P型阱區(qū)域52A、52B的下方未形成P+型埋入層55外，也未形成N+型埋入層56。
由于沒有N+型埋入層56，故相當于該部分的降低N型外延硅層51的阱電阻的效果消失，但是在本實施例中，通過設(shè)置下分離層59及上分離層59，與現(xiàn)有技術(shù)比較也提高了抗閉鎖超載現(xiàn)象的性能。
下面參照圖7～圖17說明本發(fā)明的實施例4。在本實施例的電荷泵裝置中，通過利用電平移動電路將電平移動后的電壓施加到電荷轉(zhuǎn)送用MOS晶體管的柵極，進一步減小其接通電阻。由此更能實現(xiàn)大電流的電荷泵裝置。但是，電平移動電路由于要輸出高電壓，故必須用高耐壓晶體管構(gòu)成電路。因此，在上述實施例1所用的設(shè)備上增加了高耐壓MOS晶體管。
因此，在說明應(yīng)用于本實施例的電荷泵裝置的設(shè)備結(jié)構(gòu)之前，就包括電平移動電路的電荷泵裝置的電路結(jié)構(gòu)進行說明。
圖7中串聯(lián)連接了四個電荷轉(zhuǎn)送用MOS晶體管M1～M4。前級的M1、M2是N溝道型，后級的M3、M4是P溝道型。這一點與實施例1～3不同。連接為M1～M4的柵極、基體間電壓Vgb與柵漏極間電壓Vgd為同一值，漏極與基體為同電位，抑制了反向柵偏置效應(yīng)。這一點與實施例1～3相同。
另外，作為輸入電壓Vin，向M1的源極供給電源電壓Vdd。而來自M4的漏極的升壓電壓Vout被輸出并供給電流負荷L。
C1、C2、C3是一端連接在電荷轉(zhuǎn)送用MOS晶體管M1～M4的接點(泵結(jié)點)的耦合電容器。在耦合電容器C1～C3的另一端，交替施加時鐘脈沖CLK及與其反相的時鐘脈沖CLKB。時鐘脈沖CLK及時鐘脈沖CLKB由未圖示的時鐘激勵器輸出。電源電壓Vdd被供給到該時鐘激勵器。
電荷轉(zhuǎn)送用MOS晶體管M1和M2的各柵極被供給反轉(zhuǎn)電平移動電路S1和S2的輸出。電荷轉(zhuǎn)送用MOS晶體管M3和M4的各柵極被供給非反轉(zhuǎn)電平移動電路S3和S4的輸出。
反轉(zhuǎn)電平移動電路S1、S2的電路結(jié)構(gòu)及動作波形圖示于圖8。如圖8(a)所示，該反轉(zhuǎn)電平移動電路具有輸入倒相器INV、差動輸入MOS晶體管M11和M12、時鐘連接的MOS晶體管M13和M14。還具有上拉連接的MOS晶體管M15和M16。并且，向MOS晶體管M15的柵極施加電壓V12，同時，向源極施加電位A。
另外，向MOS晶體管M16的柵極施加與V12反相的電壓V11，同時，向源極施加電位B。這里，電位A＞電位B。M11、M12是N溝道型，M13～M16是P溝道型，都是高耐壓MOS晶體管。
如圖8(b)所示，在上述結(jié)構(gòu)的電平移動電路中，也可以進行變更，使MOS晶體管M15、M16采用倒相器結(jié)構(gòu)。
上述結(jié)構(gòu)的反轉(zhuǎn)電平移動電路的動作波形示于圖8(c)。該電平移動電路交替輸出電位A和中間電位B(A＞B＞0)。
另外，非反轉(zhuǎn)電平移動電路S3、S4的電路結(jié)構(gòu)及動作波形圖示于圖9。與反轉(zhuǎn)電平移動電路S1、S2不同的是向上拉為電位A的MOS晶體管M15的柵極施加電壓V11，向上拉為電位B的MOS晶體管M16的柵極施加電壓V12(圖9(a))。另外，如圖9(b)所示，也可以使MOS晶體管M15、M16采用倒相器結(jié)構(gòu)。
如圖9(c)的動作波形圖所示，該非反轉(zhuǎn)電平移動電路S3、S4相對于輸入電壓IN進行非反轉(zhuǎn)的電平移動動作。
通過采用上述電平移動電路，如后所述，可將電荷轉(zhuǎn)送用MOS晶體管M3、M4的柵漏極間電壓的絕對值統(tǒng)一為一恒壓(2Vdd)。
反轉(zhuǎn)電平移動電路S1、S2及非反轉(zhuǎn)電平移動電路S3、S4和電荷泵電路的連接關(guān)系如下。時鐘脈沖CLK’被輸入反轉(zhuǎn)電平移動電路S1，時鐘脈沖CLKB’被輸入反轉(zhuǎn)電平移動電路S2。時鐘脈沖CLK’及CLKB’分別由時鐘脈沖CLK及CLKB形成，但為了防止電流倒流入電荷轉(zhuǎn)送用MOS晶體管M1～M4，低(Low)的期間變短。
也就是說，在電荷轉(zhuǎn)送用MOS晶體管M1～M4完全斷開后，利用時鐘脈沖CLK及CLKB的變化進行各泵結(jié)點的升壓。上述時鐘脈沖的相位關(guān)系示于圖10。
如圖7所示，作為反轉(zhuǎn)電平移動電路S1的高電位側(cè)的電源(電位A)反饋并使用升壓后的1級后的泵結(jié)點的電壓V2。
同樣，作為反轉(zhuǎn)電平移動電路S2的高電位側(cè)的電源(電位A)反饋并使用升壓后的1級后的泵結(jié)點的電壓V3。作為反轉(zhuǎn)電平移動電路S1、S2的低電位側(cè)的電源(電位B)分別施加了各級的電壓即Vdd、V1。
另外，作為非反轉(zhuǎn)電平移動電路S3的低電位側(cè)的電源(電位B)使用1級前泵結(jié)點的電壓V1，同樣，作為非反轉(zhuǎn)電平移動電路S4的低電位側(cè)的電源(電位B)使用1級前的泵結(jié)點的電壓V2。作為非反轉(zhuǎn)電平移動電路S3、S4的高電位側(cè)的電源(電位A)分別施加了各級的電壓即V3、Vout。
根據(jù)這些結(jié)構(gòu)，可如下導出電荷轉(zhuǎn)送用MOS晶體管M1～M4的柵漏極間電壓Vgd(晶體管接通狀態(tài)時)統(tǒng)一為2Vdd。首先下述關(guān)系式成立。
Vgd(M1)＝V2(High)-VddVgd(M2)＝V3(High)-V1(High)Vgd(M3)＝V1(Low)-V3(Low)Vgd(M4)＝V2(Low)-Vout其次，根據(jù)正常狀態(tài)的電荷泵的升壓動作，下述關(guān)系式成立。
V1(High)＝2Vdd，V1(Low)＝VddV2(High)＝3Vdd，V2(Low)＝2VddV3(High)＝4Vdd，V3(Low)＝3Vdd，Vout＝4Vdd根據(jù)這些關(guān)系式，可導出所有電荷轉(zhuǎn)送用MOS晶體管的接通時的Vgd的絕對值如表1所示，是同一值2Vdd。因此，利用高的Vgd使電荷轉(zhuǎn)送用MOS晶體管M1～M4的接通電阻降低，可實現(xiàn)高效率、大輸出電流的電荷泵電路。電荷轉(zhuǎn)送用MOS晶體管M1～M4的柵極氧化膜厚度(thickness ofgate oxide)只要一律設(shè)計成能耐2Vdd的厚度即可，故與電荷轉(zhuǎn)送用MOS晶體管的Vgd不均勻的情況相比，可將接通電阻(ON-state resistance)設(shè)計得較低，效率高。
表1 電荷轉(zhuǎn)送用MOS晶體管的柵極/漏極間電壓Vgd

圖10是用于說明電荷泵電路的動作的同步波形圖。電荷轉(zhuǎn)送用MOS晶體管M1～M4按照時鐘脈沖交替反復接通、斷開。這里，施加在反轉(zhuǎn)電平移動電路S1和S2、非反轉(zhuǎn)電平移動電路S3和S4的時鐘脈沖CLK’、CLKB’工作狀態(tài)不是50％。也就是說，如圖所示，低(Low)的期間設(shè)定得較短。因此，電荷轉(zhuǎn)送用MOS晶體管M1～M4的接通期間變短。其理由如下。
電荷轉(zhuǎn)送用MOS晶體管M1～M4由于未連接二極管，故有可能流動反向電流，這會使功率效率惡化。因此，為了防止該反向電流，使電荷轉(zhuǎn)送用MOS晶體管M1～M4的接通期間短，在斷開期間，改變施加在耦合電容器C1～C3的時鐘脈沖CLK、CLKB來進行泵激。
圖11是顯示各泵結(jié)點的電壓波形V1、V2、V3的圖。圖中，V是時鐘脈沖CLK’、CLKB’的振幅，ΔVds是MOS晶體管M1～M4的漏極、源極間電壓。
下面，參照附圖12及圖13說明上述電荷泵裝置的設(shè)備結(jié)構(gòu)。圖12是表示圖7所示的電荷泵裝置的電荷轉(zhuǎn)送用MOS晶體管M1、M2的結(jié)構(gòu)的剖面圖。圖13是圖8所示的反轉(zhuǎn)電平移動電路S1、S2及圖9所示的非反轉(zhuǎn)電平移動電路S3、S4的N溝道型高耐壓MOS晶體管M11、M12的設(shè)備結(jié)構(gòu)的剖面圖。
如上所述，在實施例1中，N+型埋入層56與P+型埋入層55重疊(參照圖1、圖4)。因此，當N溝道型MOS晶體管的源漏極耐壓某種程度增高時，N溝道型MOS晶體管的耐壓由漏極層D(或源極層S)和N+型埋入層56之間的耐壓決定。這是由于來自漏極層D(或源極層S)的耗盡層會到達N+型埋入層56的緣故。
尤其是，用于電平移動電路的高耐壓MOS晶體管需要例如20V左右的源漏極耐壓，但是，由于是由漏極層D(或源極層S)和N+型埋入層56之間的耐壓決定，故由此可知，難于實現(xiàn)該目標耐壓。
因此，考慮將N型外延硅層51較厚地形成，并增大漏極層D(或源極層S)和N+型埋入層56的距離Xd(參照圖1)。但是，如果這樣做，則P型阱區(qū)域52B和P+型埋入層55之間就會分離，設(shè)置P+型埋入層55的效果即降低阱電阻及提高抗閉鎖超載現(xiàn)象的性能的效果就不能得到了。
因此，在本實施例中，N型外延硅層51采用2級層積的結(jié)構(gòu)(以下稱2級外延硅層結(jié)構(gòu))。也就是說，在P型單晶硅基板50上的N+型埋入層56的形成預定區(qū)域利用離子注入法等導入N型雜質(zhì)(銻或砷)后，使第一N型外延硅層51A氣相成長。然后，在將P型雜質(zhì)(硼等)用離子注入法等導入P+型埋入層55、下分離層58的形成預定區(qū)域后，氣相成長第二N型外延硅層51B。
上述N型雜質(zhì)及P型雜質(zhì)在氣相成長中熱擴散，為了得到足夠的擴散距離，可實施規(guī)定的擴散工序。然后，自第二N型外延硅層51B的上面利用離子注入或熱擴散法導入雜質(zhì)，并形成P型阱區(qū)域52A、52B、52C。同樣，形成和下分離層58上下方向一體化的上分離層59。
由此，如圖12所示，在電荷轉(zhuǎn)送用MOS晶體管M1、M2的形成區(qū)域中，P型阱區(qū)域52A、52B形成于第二N型外延硅層51B內(nèi)，P+型埋入層55接觸并形成于P型阱區(qū)域52A、52B之下。P+型埋入層55跨著第一N型外延硅層51A和第二N型外延硅層51B的邊界形成，N+型埋入層56相接并形成于P+型埋入層55之下。
因此，通過采用2級外延結(jié)構(gòu)，P+型埋入層55和N+型埋入層56的重疊區(qū)域變窄，其結(jié)果，P+型埋入層55形成上下方向?qū)?。因此，可增大電荷轉(zhuǎn)送用MOS晶體管M1、M2的漏極層D(或源極層S)和N+型埋入層56的距離Xd1，可確保源漏極耐壓。
如圖13所示，高耐壓MOS晶體管也同樣。也就是說，P型阱區(qū)域52C形成于第二N型外延硅層51B內(nèi)，P+型埋入層55接觸并形成于P型阱區(qū)域52之下。P型埋入層55跨著第一N型外延硅層51A和第二N型外延硅層51B的邊界形成，N+型埋入層56相接并形成于P+型埋入層55之下。
另外，高耐壓MOS晶體管形成于P型阱區(qū)域52C內(nèi)。高耐壓MOS晶體管具有高濃度的源極層N+S和高濃度的漏極層N+D、低濃度且深的源極層N-S和低濃度且深的漏極層N-D、及形成于柵極絕緣膜上的柵極電極G。
因此，通過采用2級外延結(jié)構(gòu)，P+型埋入層55和N+型埋入層56的重疊區(qū)域變窄，其結(jié)果，P+型埋入層55形成上下方向?qū)?。因此，可增大高耐壓MOS晶體管的漏極層(或源極層)和N+型埋入層56的距離Xd2，可確保源漏極耐壓。
圖14～圖16是表示2級外延層結(jié)構(gòu)的制造方法的圖。該制造方法可通用于圖13的高耐壓MOS晶體管、圖12的電荷轉(zhuǎn)送用MOS晶體管M1、M2，這里就應(yīng)用于圖13的高耐壓MOS晶體管進行說明。
首先，如圖14(A)所示，將銻或砷這樣的N型雜質(zhì)以氧化膜90為掩模選擇性地向P型單晶硅基板50的表面擴散。由此形成N+型層56。其方阻是30Ω/□左右。
然后，如圖14(B)所示，氣相成長第一N型外延硅層51A。最好其厚度為1～3μm左右，比電阻是1～2Ω.cm左右。N+型層56也擴散到第一N型外延硅層51A，形成N+型埋入層56。
然后，如圖14(C)所示，在第一N型外延硅層51A上形成光致抗蝕劑層91，在P+型埋入層55及P型下分離層58的形成預定區(qū)域離子注入P型雜質(zhì)例如硼。其加速電壓是160KeV，劑(ド-ズ)量是1×1014/cm2左右。然后，在1000℃下進行1小時左右的熱擴散處理。
其次，如圖15(A)所示，在第一N型外延硅層51A上，氣相成長第二N型外延硅層51B。其厚度最好是2～4μm左右，比電阻最好是1～2Ω.cm左右。這樣，跨著第一N型外延硅層51A和第二N型外延硅層51B的邊界形成P+型埋入層55。同時，形成P型下分離層58。
另外，如圖15(B)所示，在第二N型外延硅層51B上形成光致抗蝕劑層92，以光致抗蝕劑層92為掩模在P型阱區(qū)域52C的形成預定區(qū)域離子注入P型雜質(zhì)例如硼。其條件是加速電壓為40KeV，劑量是3×1014/cm2。然后，除去光致抗蝕劑層92，并在1100℃下進行1小時左右的熱擴散處理，則在第二N型外延硅層51B內(nèi)形成P型阱區(qū)域52C。
另外，如圖16(A)所示，在第二N型外延硅層51B上形成光致抗蝕劑層93，以光致抗蝕劑層93為掩模在P型上分離層59的形成預定區(qū)域離子注入P型雜質(zhì)例如硼。其條件是加速電壓為40KeV，劑量是1×1014/cm2。然后，除去光致抗蝕劑層93，并在1100℃下進行1小時左右的熱擴散處理，則如圖16(B)所示，形成P型上分離層59。P型上分離層59與下分離層58形成一體。
如上所述，通過采用2級外延結(jié)構(gòu)，P+型埋入層55和N+型埋入層56的重疊區(qū)域變窄，其結(jié)果，P+型埋入層55于上下方向?qū)挿纬?。換言之，能形成更深的P型阱區(qū)域52。深阱有利于高耐壓化。也就是說，可增大高耐壓MOS晶體管的漏極層(或源極層)和N+型埋入層56的距離，故可提高源漏極耐壓。
為了提高高耐壓MOS晶體管的源漏極耐壓，如圖13所示，只要將低濃度的漏極層N-D形成得深于高濃度漏極層N+D，將低濃度的源極層N-S形成得深于高濃度源極層N+S即可。這是由于擴展了來自漏極(或源極)的耗盡層，緩和了電場集中的緣故。
這種情況下，通過采用2級外延結(jié)構(gòu)，低濃度的漏極層N-D(或低濃度源極層N-S)和N+型埋入層56的距離Xd2也會變大，故防止了源漏極耐壓由低濃度的漏極層N-D(或低濃度源極層N-S)和N+型埋入層56之間的耐壓決定的情況。也就是說，不會帶來抗閉鎖超載現(xiàn)象的性能的降低等，可進一步追求高耐壓化。
這里，目標源漏極耐壓和外延條件的關(guān)系為在耐壓以20V為目標時，第一N型外延硅層51A的厚度是2μm，在耐壓以30V為目標時，第一N型外延硅層51A的厚度是3μm。這種情況下，第二N型外延硅層51B的厚度是3.5μm。
上述2級外延結(jié)構(gòu)還具有可利用少的熱擴散量形成深的P型阱區(qū)域的效果。也就是說，由于P型阱區(qū)域52A、52B、52C與其下方的P+型埋入層55一體化，故實質(zhì)上直至P+型埋入層55的深度可看作是P型阱區(qū)域的深度。
例如，CMOS的P型阱區(qū)域是自基板表面使硼等雜質(zhì)向基板內(nèi)部擴散而形成的，但是，為了形成深的阱需要高溫、長時間的熱擴散處理。
與此相對，在2級外延結(jié)構(gòu)中，由于使P+型埋入層55自第一N型外延硅層51A向第二N型外延硅層51B擴散，使P型阱區(qū)域52A自第二N型外延硅層51B向下方擴散，故可最大限度地抑制熱處理量。
例如，為了形成相同深度的阱，現(xiàn)有的CMOS工藝下，所需的熱處理溫度為1200℃，而2級外延結(jié)構(gòu)中，如上所述，1100℃左右就可以了。這樣，P型阱區(qū)域52A、52B、52C的橫向擴散也被抑制，故其結(jié)果，可縮小電荷泵裝置的圖形面積。
圖17是表示圖7所示的電荷泵裝置的電荷轉(zhuǎn)送用MOS晶體管M1、M2、M3的設(shè)備結(jié)構(gòu)的剖面圖。另外，與圖12相同的結(jié)構(gòu)部分采用同一符號并省略其詳細說明。
在2級外延結(jié)構(gòu)中，在第二N型外延硅層51B內(nèi)部分別鄰接形成有P型阱區(qū)域52A、52B和N型阱區(qū)域80A、80B。這四個阱區(qū)域被設(shè)于鄰接區(qū)域的P型下分離層58及P型上分離層59相互分離。
另外，在P型阱區(qū)域52A內(nèi)形成有N溝道的電荷轉(zhuǎn)送用MOS晶體管M1，在P型阱區(qū)域52B內(nèi)形成有N溝道的電荷轉(zhuǎn)送用MOS晶體管M2。在N溝道的電荷轉(zhuǎn)送用MOS晶體管M1的柵極施加反轉(zhuǎn)電平移位電路S1的輸出電壓VS1，在N溝道的電荷轉(zhuǎn)送用MOS晶體管M2的柵極施加反轉(zhuǎn)電平移位電路S2的輸出電壓VS2。另外，N溝道的電荷轉(zhuǎn)送用MOS晶體管M1的漏極層連接在P型阱區(qū)域52A上，N溝道的電荷轉(zhuǎn)送用MOS晶體管M2的漏極層連接在P型阱區(qū)域52B上。
在N型阱區(qū)域80A內(nèi)形成有P溝道的電荷轉(zhuǎn)送用MOS晶體管M3，在N型阱區(qū)域80B內(nèi)形成有P溝道的電荷轉(zhuǎn)送用MOS晶體管M4。在P溝道的電荷轉(zhuǎn)送用MOS晶體管M3的柵極施加非反轉(zhuǎn)電平移位電路S3的輸出電壓VS3，在P溝道的電荷轉(zhuǎn)送用MOS晶體管M4的柵極施加非反轉(zhuǎn)電平移位電路S4的輸出電壓VS4。
另外，P溝道的電荷轉(zhuǎn)送用MOS晶體管M3的漏極層連接在N型阱區(qū)域80A上，P溝道的電荷轉(zhuǎn)送用MOS晶體管M4的漏極層連接在N型阱區(qū)域80B上。
P型單晶硅基板50被偏置為接地電位或負電位，同時，N型外延硅層51B被偏置為電荷泵裝置的輸出電壓Vout。
根據(jù)上述結(jié)構(gòu)的電荷泵裝置，由于可抑制電荷轉(zhuǎn)送用MOS晶體管M1～M4的反向柵偏置效應(yīng)，故可實現(xiàn)接通電阻降低且大電流的電荷泵裝置。
由于將電荷轉(zhuǎn)送用MOS晶體管M1～M4形成于N型外延硅層51B內(nèi)，并由P型下分離層58及P型上分離層59分離，不形成寄生雙極晶體管構(gòu)成的半導體開關(guān)元件，故可提高抗閉鎖超載現(xiàn)象的性能。
如上所述，根據(jù)本發(fā)明的電荷泵裝置，由于利用BICMOS的分離結(jié)構(gòu)使電荷轉(zhuǎn)送用晶體管相互分離，故寄生雙極晶體管被電氣分斷，因此，可防止閉鎖超載現(xiàn)象的發(fā)生。由此，可實現(xiàn)高效率、大電流的電荷泵裝置。
由于設(shè)置了將形成有電荷轉(zhuǎn)送用晶體管的阱區(qū)域自單晶半導體基板分離的埋入層，故可將電荷轉(zhuǎn)送用晶體管、漏極層和阱區(qū)域電連接、可抑制反向柵偏置效應(yīng)，實現(xiàn)大電流的電荷泵裝置。
權(quán)利要求
1.一種電荷泵裝置，其具有串聯(lián)連接的多個電荷轉(zhuǎn)送用晶體管，自最終級的電荷轉(zhuǎn)送用晶體管輸出升壓后的輸出電壓，其特征在于，其具有第一導電型單晶半導體基板、在該單晶半導體基板上成長的第二導電型外延半導體層、在該外延半導體層內(nèi)間隔形成的多個第一導電型阱區(qū)域和在這些第一導電型阱區(qū)域間形成的第一導電型分離層，所述電荷轉(zhuǎn)送用晶體管分別形成在所述多個第一導電型阱區(qū)域內(nèi)。
2.如權(quán)利要求1所述的電荷泵裝置，其特征在于，所述第一導電型分離層具有自所述外延半導體層向下方擴散的上分離層和自所述單晶半導體基板向上方擴散的下分離層，所述上分離層的下部和所述下分離層的上部在所述外延半導體層內(nèi)重疊形成。
3.如權(quán)利要求1所述的電荷泵裝置，其特征在于，還包括第一導電型埋入層，其與所述第一導電型阱區(qū)域的底部相接而形成；第二導電型埋入層，其與所述第一導電型埋入層局部重疊形成，使所述第一導電型阱區(qū)域自所述單晶半導體基板電分離。
4.如權(quán)利要求3所述的電荷泵裝置，其特征在于，所述第二導電型埋入層與所述第一導電型埋入層相比是高濃度的。
5.如權(quán)利要求3所述的電荷泵裝置，其特征在于，所述第一導電型阱區(qū)域和所述電荷轉(zhuǎn)送用晶體管的漏極層電連接。
6.如權(quán)利要求3所述的電荷泵裝置，其特征在于，所述第一導電型阱區(qū)域內(nèi)形成比所述第一導電型阱區(qū)域雜質(zhì)濃度高的擴散層，所述擴散層和所述電荷轉(zhuǎn)送用晶體管的漏極層相連接。
7.如權(quán)利要求1所述的電荷泵裝置，其特征在于，所述單晶半導體基板和所述外延半導體層構(gòu)成的PN結(jié)反向偏置。
8.如權(quán)利要求7所述的電荷泵裝置，其特征在于，在所述外延半導體層上施加自所述最終級電荷轉(zhuǎn)送用晶體管輸出的升壓電壓。
全文摘要
一種電荷泵裝置，可防止閉鎖超載現(xiàn)象的發(fā)生，同時實現(xiàn)大電流。其設(shè)有在P型單晶硅基板50上成長的N型外延硅層51、在該外延硅層51寧間隔形成的P型阱區(qū)域52A、52B、這些P型阱區(qū)域52A、52B間形成的P型下分離層58及P型上分離層59。而且，在P型阱區(qū)域52A內(nèi)形成電荷轉(zhuǎn)送用晶體管M2，在P型阱區(qū)域52B內(nèi)形成電荷轉(zhuǎn)送用晶體管M3。P型單晶硅基板50被偏置為接地電位或負的電位。
文檔編號H01L27/02GK1428862SQ02159819
公開日2003年7月9日 申請日期2002年12月27日 優(yōu)先權(quán)日2001年12月28日
發(fā)明者金子智, 大古田敏幸, 名野隆夫 申請人:三洋電機株式會社