專(zhuān)利名稱(chēng)：消除深亞微米工藝中連線耦合電容造成的信號(hào)串?dāng)_的方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種消除連線耦合電容造成的信號(hào)串?dāng)_的方法，特別是指一種消除深亞微米工藝中連線耦合電容造成的信號(hào)串?dāng)_的方法。
背景技術(shù)：
CPU是中央處理器(Central Processing Unit)的英文縮寫(xiě)。是計(jì)算機(jī)和各類(lèi)現(xiàn)代電子設(shè)備的核心裝置，擔(dān)負(fù)執(zhí)行各種命令，完成各種數(shù)學(xué)和邏輯操作的任務(wù)。縱觀各類(lèi)CPU芯片，通用CPU芯片領(lǐng)導(dǎo)著技術(shù)發(fā)展的潮流。提高芯片性能的各類(lèi)技術(shù)都是首先在通用CPU芯片中得到應(yīng)用和推廣的。Intel公司的奔騰(pentium)系列中PentiumIV的主頻已經(jīng)接近3000MHz，高速是CPU產(chǎn)業(yè)的重要特征。
眾所周知，美國(guó)等發(fā)達(dá)國(guó)家把半導(dǎo)體工業(yè)稱(chēng)為“戰(zhàn)略工業(yè)”因?yàn)榘雽?dǎo)體工業(yè)影響到諸多相關(guān)工業(yè)(如計(jì)算機(jī)，電信，家電)的技術(shù)領(lǐng)先地位，和國(guó)家安全所依賴(lài)的技術(shù)優(yōu)勢(shì)。盡管今天全球半導(dǎo)體的總產(chǎn)值只有2千億美元，僅是整個(gè)電子工業(yè)產(chǎn)值的5％。但是半導(dǎo)體的2千億美元控制著整個(gè)電子工業(yè)的4萬(wàn)億美元。而正是高性能CPU芯片的巨大需求，推動(dòng)著半導(dǎo)體工藝技術(shù)從亞微米到深亞微米到超深亞微米的不斷進(jìn)步。因此CPU芯片技術(shù)在信息產(chǎn)業(yè)中具有核心的基礎(chǔ)地位。
在未來(lái)信息領(lǐng)域的經(jīng)濟(jì)競(jìng)爭(zhēng)和產(chǎn)業(yè)競(jìng)爭(zhēng)中，是否掌握核心技術(shù)，將是決定成敗的關(guān)鍵所在。尤其是因特網(wǎng)的發(fā)展使政府、企業(yè)和公眾的日常工作越來(lái)越多的依賴(lài)于網(wǎng)絡(luò)。因此保障信息系統(tǒng)的安全性已是一個(gè)突出的關(guān)鍵問(wèn)題。而計(jì)算機(jī)系統(tǒng)大量至關(guān)重要的數(shù)據(jù)和信息都存儲(chǔ)在服務(wù)器端。可以認(rèn)為保障服務(wù)器端的安全性是最為關(guān)鍵的。這就要求我們必須研制CPU的安全性體現(xiàn)在如下兩個(gè)方面不會(huì)留有不可知的安全方面的后門(mén)及可以加入抵御攻擊的安全控制。從而保證服務(wù)器的安全。當(dāng)前對(duì)集成電路芯片的需求量每年正以15％的速度增加。1999年集成電路產(chǎn)量達(dá)24億塊，銷(xiāo)售額接近100億元。而1997到2009年國(guó)際集成電路工藝的發(fā)展趨勢(shì)可歸納出兩個(gè)特征線條是愈來(lái)愈小，從0.25u到0.09u(IBM已研制成功0.09u工藝的電路)；規(guī)模愈來(lái)愈大，從500萬(wàn)門(mén)到1500萬(wàn)門(mén)(富士通己研制成功6億晶體管電路)。這就導(dǎo)致了由于連線間的耦合電容產(chǎn)生的串?dāng)_信號(hào)。如圖1所示這種信號(hào)間的串?dāng)_是隨線條寬度不同而不同0.25u開(kāi)始出現(xiàn)，0.18u較為嚴(yán)重，而＜0.18u則非常嚴(yán)重。這個(gè)問(wèn)題若不解決，其后果是非?？膳碌募词辜庸すに囃昝罒o(wú)缺，設(shè)計(jì)規(guī)則完美符合，模擬仿真正確無(wú)誤，生產(chǎn)出來(lái)的芯片還是無(wú)法工作?？吹靡?jiàn)功能不正常，摸不著不能工作的原因。因此，解決耦合電容導(dǎo)致的信號(hào)串?dāng)_的問(wèn)題已成為研制高速I(mǎi)C芯片的最熱門(mén)的技術(shù)之一。全球各大IC研制公司如Intel等，均提出了自己解決這個(gè)問(wèn)題的方法但都秘而不宣。全球各大EDA軟件公司如益華(Cadence)公司開(kāi)發(fā)了具有信號(hào)完整性的布局布線工具(EnvisiaTMPlaceand Route With Signal Integrity)稱(chēng)為SE_SI(Silicon Ensemble Place andRoute-EnvisiaTMPlace and Route with Signal Integrity)，但SE_SI對(duì)耦合電容造成的信號(hào)串?dāng)_的算法與實(shí)際的串?dāng)_值相比過(guò)于悲觀，原因在于這種算法將一個(gè)周期內(nèi)所有入侵連線(aggressive net)的耦合電容值都疊加起來(lái)加害于被害連線(victim net)中。事實(shí)上，有些入侵的耦合電容會(huì)加害于被害連線，有些入侵的耦合電容則對(duì)被害連線沒(méi)有影響。這就是Celtic程序中提出的“時(shí)間窗口”(Timing window)的概念。每一個(gè)連線由靜態(tài)時(shí)序分析器(Pearl)計(jì)算出它們?cè)谕粋€(gè)時(shí)鐘周期內(nèi)的信號(hào)上升(或下降)的最早時(shí)間和最晚時(shí)間，信號(hào)上升(或下降)的最小斜率，信號(hào)上升(或下降)的最大斜率，信號(hào)上升(或下降)的最小源電阻，信號(hào)上升(或下降)的最大源電阻。只有當(dāng)入侵連線的“時(shí)間窗口”與受害連線的“時(shí)間窗口”重疊而且相位相反時(shí)，才會(huì)可能使受害連線的功能改變。后來(lái)又推出了物理綜合工具PKS(EnvisiaTMPhysicallyKnowledgeable Synthesis)。形成了SE-PKS修復(fù)耦合電容造成信號(hào)串?dāng)_的流程，如圖2所示。2002年3月9日，Cadence又推出最新的5.0版本的PKS。它將耦合電容對(duì)信號(hào)串?dāng)_的恢復(fù)完全打包到PKS中，其流程
圖4
布線的版圖數(shù)據(jù)提出全部耦合電容，對(duì)地電容及電阻的標(biāo)準(zhǔn)寄生參數(shù)交換文件；步驟3，標(biāo)準(zhǔn)延遲文件產(chǎn)生為了產(chǎn)生不含信號(hào)上升或下降的最小源電阻和最大源電阻的“時(shí)間窗口”文件；步驟4，耦合電容串?dāng)_檢查并產(chǎn)生修復(fù)文件；步驟5，修復(fù)方式選擇根據(jù)修復(fù)文件中所含必須修復(fù)的連線的數(shù)量，確定用手工修復(fù)還是返回到全局布線中修復(fù)；步驟6，修復(fù)在全局布線中，對(duì)受耦合電容串?dāng)_的連線進(jìn)行修復(fù)；步驟7，輸出掩模版的數(shù)據(jù)格式在完全清除了耦合電容造成的串?dāng)_后，將芯片的版圖數(shù)據(jù)進(jìn)行設(shè)計(jì)規(guī)則檢查和版圖對(duì)邏輯圖一致性的檢查無(wú)誤后，輸出掩模版數(shù)據(jù)格式，進(jìn)行加工工藝。
其中所述標(biāo)準(zhǔn)延遲文件的產(chǎn)生步驟包括由標(biāo)準(zhǔn)延遲文件生成“時(shí)間窗口”的步驟，和所有連線的信號(hào)上升或下降最小源電阻值，連線的信號(hào)上升或下降最大源電阻值均已置為“0”。
所述修復(fù)文件的產(chǎn)生，包括直接定義這些連線的屬性是與其它連線的間距要被加寬的，并加到詳細(xì)布線后生成的帶有幾何位置的網(wǎng)表中。
所述在全局布線中對(duì)有耦合電容串?dāng)_問(wèn)題的連線進(jìn)行修復(fù)，包括時(shí)序優(yōu)化和面積優(yōu)化。


為進(jìn)一步說(shuō)明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作一詳細(xì)的描述，其中圖1是耦合電容產(chǎn)生的串?dāng)_結(jié)構(gòu)示意圖；圖2是現(xiàn)有修復(fù)耦合電容造成信號(hào)串?dāng)_的流程圖；圖3是現(xiàn)有另一修復(fù)耦合電容造成信號(hào)串?dāng)_的流程圖；圖4是本發(fā)明的修復(fù)耦合電容造成信號(hào)串?dāng)_的流程圖。
具體實(shí)施例方式
請(qǐng)參閱圖4所示，為了克服上面分析的SE-PKS及在PKS 5.0中修復(fù)耦合電容造成信號(hào)串?dāng)_方法中的三個(gè)缺點(diǎn)。我們的發(fā)明提出了圖4所示的流程來(lái)達(dá)到我們發(fā)明的目的。
步驟1(S10)詳細(xì)布線，超大規(guī)模集成電路在制作工藝之前，必須要有刻蝕好的掩膜版，掩膜版的數(shù)量是由已經(jīng)通過(guò)時(shí)序檢查合格、后仿真功能合格的詳細(xì)布線數(shù)據(jù)提供，將詳細(xì)布線完成的版圖數(shù)據(jù)，提取出帶耦合電容，對(duì)地電容及電阻的標(biāo)準(zhǔn)寄生參數(shù)交換文件(SPEF)；步驟2(S20)寄生參數(shù)提取，為了分析耦合電容對(duì)芯片的影響，必須將詳細(xì)布線的版圖數(shù)據(jù)提出包含全部耦合電容，對(duì)地電容及電阻的標(biāo)準(zhǔn)寄生參數(shù)交換文件(SPEF)，利用靜態(tài)時(shí)序分析器(Pearl)將寄生參數(shù)文件(SPEF)轉(zhuǎn)換成標(biāo)準(zhǔn)延遲文件(SDF)。這個(gè)文件自動(dòng)濾掉了每一根連線的信號(hào)源電阻，相當(dāng)增大了每一根連線的驅(qū)動(dòng)能力。由于入侵連線要比受害連線在同一個(gè)時(shí)鐘周期中要多，這樣，受害連線受到的串?dāng)_比實(shí)際受害連線要多，從而避免了因寄生參數(shù)提取精度的波動(dòng)和系統(tǒng)誤差而濾掉了本該修復(fù)的連線；步驟3(S30)標(biāo)準(zhǔn)延遲文件(SDF)產(chǎn)生，用標(biāo)準(zhǔn)延遲文件生成“時(shí)間窗口”(Timing Window)，所謂“時(shí)間窗口”是指用靜態(tài)時(shí)序分析器(Pearl)將每一條連線在同一個(gè)時(shí)鐘周期內(nèi)的信號(hào)上升(或下降)的最早時(shí)間和最晚時(shí)間、信號(hào)上升(或下降)的最小斜率和最大斜、信號(hào)上升(或下降)的最小源電阻和最大源電阻都計(jì)算出來(lái)，生成一個(gè)“時(shí)間窗口”(Timing Window)文件；生成標(biāo)準(zhǔn)延遲文件(SDF)的目的，是將信號(hào)的最小、最大源電阻自動(dòng)置為“0”以便提高修復(fù)的精度；步驟4(S40)修復(fù)文件的產(chǎn)生，“時(shí)間窗口”(Timing Window)文件由標(biāo)準(zhǔn)延遲文件(SDF)產(chǎn)生后，用Celtic程序結(jié)合相關(guān)的噪聲庫(kù)、芯片設(shè)計(jì)數(shù)據(jù)及“時(shí)間窗口”文件中計(jì)算出哪些受害連線需要修復(fù)，生成修復(fù)文件；步驟5(S50)修復(fù)方式選擇，根據(jù)修復(fù)文件中需要修復(fù)的連線數(shù)目若＜10，則可以用手工修復(fù)后，直接生成GDSII文件做DRC、LVS、天線檢查。合格后即可投片；修復(fù)文件中需要修復(fù)的連線數(shù)目＞10，則將修復(fù)文件中的連線與其他連線的間距賦予加寬的屬性，并加入到詳細(xì)布線后生成的帶有幾何位置的網(wǎng)表中，從而獲得一個(gè)新的、帶幾何位置的、要修復(fù)的連線具有加寬與其它連線距離屬性的網(wǎng)表；
步驟6(S60)修復(fù)，在全局布線(Globle Route)中，對(duì)受耦合電容串?dāng)_的連線進(jìn)行修復(fù)，將新生成的網(wǎng)表投入“全局布線”的程序中，所謂“全局布線”(Globle Route)即“詳細(xì)布線”之前的規(guī)劃布線。它是在布局之后進(jìn)行的。由于規(guī)劃布線時(shí)就可以考慮到哪些連線必須拉開(kāi)與其它連線之間的距離，一旦規(guī)劃布線完成后，程序本身還會(huì)按整個(gè)系統(tǒng)的時(shí)間約束進(jìn)行優(yōu)化。因此，當(dāng)全局規(guī)劃布線完成后，既不會(huì)增加芯片的延遲時(shí)間。(因?yàn)橐迯?fù)的連線數(shù)比總的連線數(shù)要小得多，對(duì)于100萬(wàn)門(mén)規(guī)模的芯片，要修復(fù)的連線數(shù)大約有3000條，而其總的連線數(shù)是1000萬(wàn)條以上)又不會(huì)要花許多時(shí)間來(lái)修復(fù)連線，程序運(yùn)行最多一天即可完成。按SE-PKS或PKS 5.0的流程，是在詳細(xì)布線程序中去讀一個(gè)修復(fù)文件，這樣在一個(gè)已經(jīng)布完線的設(shè)計(jì)中再去調(diào)整許多連線的距離，往往會(huì)增加芯片的延遲時(shí)間而且非常費(fèi)時(shí)。
步驟7(S70)輸出掩膜版的數(shù)據(jù)格式(GDSII)，在完全清除了耦合電容造成的串?dāng)_后，將芯片的版圖數(shù)據(jù)進(jìn)行設(shè)計(jì)規(guī)劃?rùn)z查(DRC)和版圖對(duì)邏輯圖一致性的檢查(LVS)無(wú)誤后，輸出掩膜版數(shù)據(jù)格式(GDSII)，進(jìn)行工藝加工；全局布線完成后，再按常規(guī)流程回到詳細(xì)布線中；重復(fù)圖4流程，即可獲得消除耦合電容造成的信號(hào)串?dāng)_。根據(jù)我們的經(jīng)驗(yàn)，只要一次全局布線修復(fù)，一次手工修復(fù)即可進(jìn)入輸出掩膜版的數(shù)據(jù)格式(GDSII)程序了。
本發(fā)明的效果本發(fā)明設(shè)計(jì)了兩塊32位的CPU。根據(jù)境外設(shè)計(jì)公司估計(jì)0.18u工藝70萬(wàn)門(mén)左右的芯片要修復(fù)耦合電容造成的信號(hào)串?dāng)_約需2-3周時(shí)間而且芯片的工作頻率要下降。而我們僅用了2-3天時(shí)間，修復(fù)完了由于耦合電容產(chǎn)生的信號(hào)串?dāng)_，芯片一次投片成功，仿真的工作頻率及功能與實(shí)際測(cè)出的工作頻率及功能完全一致，這就說(shuō)明，雖然是0.18u的工藝，62萬(wàn)門(mén)規(guī)模，并無(wú)信號(hào)串?dāng)_。說(shuō)明本發(fā)明收到了預(yù)期的效果。
權(quán)利要求
1.一種消除深亞微米工藝中連線耦合電容造成的信號(hào)串?dāng)_的方法，其特征在于，該方法包括如下步驟步驟1，詳細(xì)布線為制作超大規(guī)模集成電路的制作工藝作準(zhǔn)備；步驟2，寄生參數(shù)提取為了分析耦合電容對(duì)芯片的影響，將詳細(xì)布線的版圖數(shù)據(jù)提出全部耦合電容，對(duì)地電容及電阻的標(biāo)準(zhǔn)寄生參數(shù)交換文件；步驟3，標(biāo)準(zhǔn)延遲文件產(chǎn)生為了產(chǎn)生不含信號(hào)上升或下降的最小源電阻和最大源電阻的“時(shí)間窗口”文件；步驟4，耦合電容串?dāng)_檢查并產(chǎn)生修復(fù)文件；步驟5，修復(fù)方式選擇根據(jù)修復(fù)文件中所含必須修復(fù)的連線的數(shù)量，確定用手工修復(fù)還是返回到全局布線中修復(fù)；步驟6，修復(fù)在全局布線中，對(duì)受耦合電容串?dāng)_的連線進(jìn)行修復(fù)；步驟7，輸出掩模版的數(shù)據(jù)格式在完全清除了耦合電容造成的串?dāng)_后，將芯片的版圖數(shù)據(jù)進(jìn)行設(shè)計(jì)規(guī)則檢查和版圖對(duì)邏輯圖一致性的檢查無(wú)誤后，輸出掩模版數(shù)據(jù)格式，進(jìn)行加工工藝。
2.根據(jù)權(quán)利要求1所述的消除深亞微米工藝中連線耦合電容造成的信號(hào)串?dāng)_的方法，其特征在于，其中所述標(biāo)準(zhǔn)延遲文件的產(chǎn)生步驟包括由標(biāo)準(zhǔn)延遲文件生成“時(shí)間窗口”的步驟，和所有連線的信號(hào)上升或下降最小源電阻值，連線的信號(hào)上升或下降最大源電阻值均已置為“0”。
3.根據(jù)權(quán)利要求1所述的消除深亞微米工藝中連線耦合電容造成的信號(hào)串?dāng)_的方法，其特征在于，所述修復(fù)文件的產(chǎn)生，包括直接定義這些連線的屬性是與其它連線的間距要被加寬的，并加到詳細(xì)布線后生成的帶有幾何位置的網(wǎng)表中。
4.根據(jù)權(quán)利要求1所述的消除深亞微米工藝中連線耦合電容造成的信號(hào)串?dāng)_的方法，其特征在于，所述在全局布線中對(duì)有耦合電容串?dāng)_問(wèn)題的連線進(jìn)行修復(fù)，包括時(shí)序優(yōu)化和面積優(yōu)化。
全文摘要
本發(fā)明一種消除深亞微米工藝中連線耦合電容造成的信號(hào)串?dāng)_的方法，包括如下步驟詳細(xì)布線為制作超大規(guī)模集成電路的制作工藝作準(zhǔn)備；寄生參數(shù)提取分析耦合電容對(duì)芯片的影響；標(biāo)準(zhǔn)延遲文件產(chǎn)生為了產(chǎn)生不含信號(hào)上升或下降的最小源電阻和最大源電阻的時(shí)間窗口文件；耦合電容串?dāng)_檢查并產(chǎn)生修復(fù)文件；修復(fù)方式選擇根據(jù)修復(fù)文件中的數(shù)量，確定用手工修復(fù)還是返回到全局布線中修復(fù)；修復(fù)在全局布線中，對(duì)受耦合電容串?dāng)_的連線進(jìn)行修復(fù)；輸出掩模板的數(shù)據(jù)格式，進(jìn)行加工工藝。
文檔編號(hào)H01L21/82GK1484294SQ02142489
公開(kāi)日2004年3月24日 申請(qǐng)日期2002年9月20日 優(yōu)先權(quán)日2002年9月20日
發(fā)明者黃令儀, 陳守順, 楊旭, 蔣見(jiàn)花, 左紅軍 申請(qǐng)人:中國(guó)科學(xué)院微電子中心