專利名稱：存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試元件及測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試元件(test key)和方法，特別涉及一種檢測(cè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的字線結(jié)構(gòu)與深溝電容器(deep trench capacitor)重疊偏移的測(cè)試元件、檢測(cè)溝道電容器與主動(dòng)區(qū)(active area)的誤對(duì)準(zhǔn)(misalignment)的測(cè)試元件。
背景技術(shù)：
溝道電容器為一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic random access memory；簡(jiǎn)稱DRAM)中常見的電容器結(jié)構(gòu)，其形成于半導(dǎo)體硅基底中，并通過增加溝道電容器于半導(dǎo)體硅基底中的深度可以增加其表面積，以增加其電容量。
圖1是傳統(tǒng)的溝道電容器的布局圖。溝道電容器10是配置在路過字線(passing wordline)下方。晶體管14是經(jīng)由擴(kuò)散區(qū)18電性耦接至溝道電容器10的儲(chǔ)存節(jié)點(diǎn)16。另一擴(kuò)散區(qū)20是連接至接觸窗22，而接觸窗22則連接至位元線(未繪示)，以通過晶體管14米讀取或?qū)懭胫羶?chǔ)存節(jié)點(diǎn)16。晶體管14是通過字線12來驅(qū)動(dòng)。當(dāng)電壓施加至字線12時(shí)，字線12下方的通道會(huì)導(dǎo)通，而于兩擴(kuò)散區(qū)18和20之間產(chǎn)生電流并流入或流出儲(chǔ)存節(jié)點(diǎn)16。
圖2是為圖1的A-A剖面圖。當(dāng)溝道電容器10完成后，會(huì)于基底和溝道電容器中形成淺溝道隔離28，以定義主動(dòng)區(qū)AA，并用以隔離將形成的路過字線12和溝道電容器10。之后，于基底上形成字線12。再配合以字線和淺溝道隔離28為離子植入罩幕，于字線兩側(cè)的主動(dòng)區(qū)形成做為源極/漏極的摻雜區(qū)18和20。因此，若字線的光罩與溝道電容器的光罩未對(duì)準(zhǔn)時(shí)，會(huì)影響所形成的摻雜區(qū)18和20的大小。如此會(huì)使得相鄰的存儲(chǔ)單元產(chǎn)生漏電流，以及存儲(chǔ)單元無效，因而造成制造過程合格率的下降。
因此，若能控制字線結(jié)構(gòu)的光罩與溝道電容器的光罩的對(duì)準(zhǔn)誤差在可允許的范圍內(nèi)，則可提高存儲(chǔ)單元的可靠度及制造過程的合格率。

發(fā)明內(nèi)容
本發(fā)明的首要目的在于提供一種可檢測(cè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的字線結(jié)構(gòu)與深溝電容器重疊是否產(chǎn)生偏移的測(cè)試方法，控制字線結(jié)構(gòu)的光罩與溝道電容器的光罩的對(duì)準(zhǔn)誤差在可允許的范圍內(nèi)。
此外，本發(fā)明的另一目的在于提供一種可檢測(cè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的字線結(jié)構(gòu)與深溝電容器重疊是否產(chǎn)生偏移的測(cè)試元件。
根據(jù)上述目的，本發(fā)明是提供的一種用于檢測(cè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的字線結(jié)構(gòu)與深溝電容器重疊是否產(chǎn)生偏移的測(cè)試元件，是設(shè)置于一芯片的切割道中。上述測(cè)試元件包括一溝道電容器，設(shè)置于上述切割道中，具有一埋入板；一矩形字線，設(shè)置于上述切割道之上，覆蓋部分的深溝電容器；一第一路過字線和一第二路過字線，設(shè)置于溝道電容器上方兩側(cè)；一第一摻雜區(qū)和一第二摻雜區(qū)，分別設(shè)置于矩形字線與第一路過字線之間，以及矩形字線與第二路過字線之間；一第一接觸插塞，耦接至第一摻雜區(qū)；一第二接觸插塞，耦接至第二摻雜區(qū)；以及一第三接觸插塞，耦接至埋入板。
根據(jù)上述目的，本發(fā)明并提供一種檢測(cè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的字線結(jié)構(gòu)與深溝電容器重疊是否產(chǎn)生偏移的測(cè)試方法，包括提供一芯片，上述芯片至少具有一切割道和一存儲(chǔ)單元區(qū)；于上述芯片的切割道中形成一測(cè)試元件，并同時(shí)于上述芯片的存儲(chǔ)單元區(qū)形成復(fù)數(shù)存儲(chǔ)單元，其中該測(cè)試元件包括一溝道電容器，設(shè)置于切割道中，具有一埋入板；一矩形字線，設(shè)置于切割道之上，覆蓋部分的溝道電容器；一第一路過字線和一第二路過字線，設(shè)置于溝道電容器上方兩側(cè)；一第一摻雜區(qū)和一第二摻雜區(qū)，分別設(shè)置于矩形字線與第一路過字線之間，以及矩形字線與第二路過字線之間；一第一接觸插塞，耦接至第一摻雜區(qū)；一第二接觸插塞，耦接至第二摻雜區(qū)；一第三接觸插塞，耦接至埋入板；分別測(cè)量第一接觸插塞和第三接觸插塞間的一第一電流值，以及第二接觸插塞和第三接觸窗插塞的一第二電流值；根據(jù)第一與第二電流值，估算測(cè)試元件上的矩形字線結(jié)構(gòu)與溝道電容器的重疊偏移程度；以及通過測(cè)試元件上的矩形字線結(jié)構(gòu)與溝道電容器的重疊偏移程度，估算存儲(chǔ)單元區(qū)內(nèi)存儲(chǔ)單元中的字線結(jié)構(gòu)與溝道電容器的重疊偏移程度。
為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖作詳細(xì)說明如下。


圖1是為常見DRAM電容器的布局圖。
圖2是為圖1沿線段A-A’的剖面圖；圖3為本發(fā)明的檢測(cè)字線結(jié)構(gòu)與深溝電容器重疊是否產(chǎn)生偏移的測(cè)試元件的布局圖；圖4a是為圖3沿線段B-B’的剖面圖；圖4b是為圖3沿線段C-C’的剖面圖。
具體實(shí)施例方式
請(qǐng)參照?qǐng)D3以及圖4a、圖4b，用以說明本發(fā)明的一實(shí)施例。其中圖3為本發(fā)明中用以檢測(cè)一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的檢測(cè)字線結(jié)構(gòu)與深溝電容器重疊偏移的測(cè)試元件的布局圖，其中測(cè)試元件是設(shè)置于芯片的切割道中。圖4a是為圖3沿線段B-B’的剖面圖，而圖4b是為圖3沿線段C-C’的剖面圖。
首先在一芯片100的切割道區(qū)域160上設(shè)置一溝道電容器110。此溝道電容器110包括儲(chǔ)存節(jié)點(diǎn)116、位于埋入式n型井區(qū)NW中的埋入板(buried plate)181和置于兩者之間的電容器介電層。儲(chǔ)存節(jié)點(diǎn)116與摻雜的p型井區(qū)PW之間通過介電領(lǐng)圈126做電性隔離。
接著，于該切割道區(qū)域160之上，分別設(shè)置一矩形字線12a、一第一路過字線12b和一第二路過字線12c，其中矩形字線12a覆蓋部分的該深溝電容器110，而第一路過字線12b和第二路過字線12c是設(shè)置于溝道電容器110上方兩側(cè)。另外，第一、第二路過字線12b、12c的寬度均相等，大體為0.2微米，而矩形字線12a的寬度會(huì)大于該第一、第二路過字線12b、12c的寬度，大體為0.6微米。
接下來，通過離子布植的方式，于分別于矩形字線12a與第一路過字線12b之間，形成一第一摻雜區(qū)201以及于矩形字線12a與第二路過字線12c之間，形成一第二摻雜區(qū)202，如圖4a中所示。
最后，分別設(shè)置第一至第四接觸插塞CS1、CS2、CB1、CB2，耦接至第一摻雜區(qū)201、第二摻雜區(qū)202、上述埋入板181以及矩形字線12a，如圖所不。
請(qǐng)?jiān)賲⒖紙D4a及圖4b，埋入板181、第一摻雜區(qū)201以及矩形字線12a可構(gòu)成一晶體管141，其中埋入板181作為晶體管141的源極，第一摻雜區(qū)201作為晶體管141的漏極，而矩形字線12a則作為晶體管141的柵極。另一方面，埋入板181、第二摻雜區(qū)202以及矩形字線128可構(gòu)成一晶體管142，其中埋入板181作為晶體管142的源極，第一摻雜區(qū)202作為晶體管142的漏極，而矩形字線12a則作為晶體管142的柵極。
因此，本發(fā)明可通過施加一既定偏壓Vbias至矩形字線12a，以及一既定電壓VDC于第一接觸插塞CS1和該第三接觸插塞CB1間，且浮接第二接觸插塞CS2，而測(cè)得一第一電流I1，并且第一電流I1會(huì)符合數(shù)學(xué)式一I1＝C×W/(LS-LBS+ΔL) (式一)其中，W為第三接觸插塞CB1的寬度，LBS為埋入板的擴(kuò)散距離，ΔL為矩形字線的偏移量，LS為第一摻雜區(qū)與溝道電容器間的距離，C為數(shù)個(gè)系數(shù)所組成的一固定常數(shù)。
另一方面，通過施加一既定偏Vbias至矩形字線12a，以及一既定電壓VDC于第二接觸插塞CS2和該第三接觸插塞CS1間，且浮接第一接觸插塞CS1，而測(cè)得一第二電流I2，并且第二電流I2會(huì)符合數(shù)學(xué)式二I2＝C×W/(LS-LBS-ΔL) (式一)其中，W為第二接觸插塞CB2的寬度，LBS為埋入板的擴(kuò)散距離，PL為矩形字線的偏移量，LS為第二摻雜區(qū)與溝道電容器間的距離，C為數(shù)個(gè)系數(shù)所組成的一固定常數(shù)。
由于是在相同的制造過程條件下，形成晶體管141、142，因此第一、第二接觸插塞CS1、CS2的寬度皆為W，埋入板的擴(kuò)散距離皆為L(zhǎng)BS，第一、第二摻雜區(qū)與溝道電容器間的距離皆為L(zhǎng)S。故式一及式二可改寫為I1/I2＝(LS-LBS+ΔL)/(LS-LBS-ΔL)；(式三)ΔL＝(LBS-LS)×(I1-I2)/(I1+I2)； (式四)根據(jù)上述式三及式四，可以得知若矩形字線的偏移量ΔL為零時(shí)，第一電流會(huì)相等于第二電流。反過來說，若第一電流不等于第二電流時(shí)，則表示矩形字線與溝道電容器間的重疊有產(chǎn)生偏移，并且偏移量及偏移方向可通過式四求得。舉例來說，若字線12a、12b、12c往晶體管141方向偏移時(shí)，第一電流I1會(huì)小于第二電流I2。反過來說，若字線12a、12b、12c往晶體管141方向偏移時(shí)，第一電流I1會(huì)大于第二電流I2。因此，可通過測(cè)量上述測(cè)試元件中對(duì)稱的兩MOS晶體管141、142于相同條件下產(chǎn)生的導(dǎo)通電流，來監(jiān)控制造過程中字線結(jié)構(gòu)與深溝電容間是否產(chǎn)生偏移。
本發(fā)明提供的檢測(cè)溝道電容器中埋入層的濃度異常的方法，包括下列步驟，首先提供一芯片100，該芯片至少具有一切割道區(qū)和一存儲(chǔ)單元區(qū)。
接著，于該芯片100的該切割道160形成一測(cè)試元件，并同時(shí)于該芯片100的該存儲(chǔ)單元區(qū)形成復(fù)數(shù)存儲(chǔ)單元，其中該測(cè)試元件的構(gòu)造如圖3所示，且該存儲(chǔ)單元的結(jié)構(gòu)如圖1、圖2所示。
然后，通過施加一既定偏壓Vbias至矩形字線12a，以及一既定電壓VDC于第一接觸插塞CS1和該第三接觸插塞CB1間，且浮接第二接觸插塞CS2，以測(cè)得晶體管141的第一電流I1。另外，通過施加一既定偏壓Vbias至矩形字線12a，以及一既定電壓LDC于第二接觸插塞CS2和該第三接觸插塞CB1間，且浮接第一接觸插塞CS1，以測(cè)得晶體管142的第一電流I2。
接著，根據(jù)第一與第二電流I1、I2，以及上述式三、式四，來估算測(cè)試元件上的矩形字線12a與溝道電容器110的重疊偏移程度。最后，通過測(cè)試元件上的矩形字線12a與溝道電容器110的重疊偏移程度，估算存儲(chǔ)單元區(qū)的復(fù)數(shù)存儲(chǔ)單元中的字線結(jié)構(gòu)與溝道電容器的重疊偏移程度。
由于當(dāng)光罩偏移時(shí)，無論是存儲(chǔ)單元區(qū)或是切割道上的測(cè)試元件均會(huì)產(chǎn)生一致的偏移，因此，通過切割道上的測(cè)試元件，可以反應(yīng)出存儲(chǔ)單元的柵極結(jié)構(gòu)與深溝電容間是否產(chǎn)生重疊偏移的狀況。
此外，本發(fā)明的測(cè)試元件與測(cè)試方法，將測(cè)試元件設(shè)置于切割道上，可以同步與存儲(chǔ)單元區(qū)進(jìn)行相同制造過程，監(jiān)控溝道電容器中埋入層的摻雜濃度是否有異常，且避免占據(jù)言存儲(chǔ)單元區(qū)的空間雖然本發(fā)明已以較佳實(shí)施例公開如上，然其并非用以限制本發(fā)明，任何本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可做等效更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試元件，設(shè)置于一芯片的切割道中，其特征在于，該測(cè)試元件包括一溝道電容器，設(shè)置于該切割道中，具有一埋入板；一矩形字線，設(shè)置于該切割道之上，覆蓋部分的該深溝電容器；一第一路過字線和一第二路過字線，設(shè)置于該溝道電容器上方兩側(cè)；一第一摻雜區(qū)和一第二摻雜區(qū)，分別設(shè)置于該矩形字線與該第一路過字線之間，以及該矩形字線與該第二路過字線之間；一第一接觸插塞，耦接至該第一摻雜區(qū)；一第二接觸插塞，耦接至該第二摻雜匾；以及一第三接觸插塞，耦接該埋入板。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試元件，其特征在于，還包括至少一第四接觸插塞，耦接至該矩形字線。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試元件，其特征在于所述的第一接觸插塞和該第三接觸插塞之間用以測(cè)得一第一電流值，以及該第二接觸插塞和該第三接觸插塞之間用以測(cè)得一第二電流值。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試元件，其特征在于所述的第一、第二路過字線的寬度均相等，且該矩形字線的寬度大于該第一、第二路過字線的寬度。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試元件，其特征在于所述的矩形字線的寬度為0.6微米。
6.一種存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試方法，其特征在于，它包括下列步驟提供一芯片，該芯片至少具有一切割道和一存儲(chǔ)單元區(qū)；于該芯片的該切割道形成一測(cè)試元件，開同時(shí)于該芯片的該存儲(chǔ)單元區(qū)形成復(fù)數(shù)存儲(chǔ)單元，其中該測(cè)試元件包括一溝道電容器，設(shè)置于該切割道中，具有一埋入板；一矩形字線，設(shè)置于該切割道之上，覆蓋部分的該溝道電容器；一第一路過字線和一第二一路過字線，設(shè)置于該溝道電容器上方兩側(cè)；一第一摻雜區(qū)和一第二摻雜區(qū)，分別設(shè)置于該矩形字線與該第一路過字線之間，以及該矩形字線與該第二路過字線之間；一第一接觸插塞，耦接至該第一摻雜區(qū)；一第二接觸插塞，耦接至該第二摻雜區(qū)；以及一第三接觸插塞，耦接該埋入板；分別測(cè)量第一接觸插塞和該第三接觸插塞間的一第一電流值，以及該第二接觸插塞和該第三接觸窗插塞的一第二電流值；根據(jù)該第一與該第二電流值，估算該測(cè)試元件上的該矩形字線結(jié)構(gòu)與該溝道電容器的重疊偏移程度；以及通過該測(cè)試元件上的該矩形字線與該溝道電容器的重疊偏移程度，估算該存儲(chǔ)單元區(qū)的該等存儲(chǔ)單元中的字線結(jié)構(gòu)與溝道電容器的重疊偏移程度。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試方法，其特征在于所述的測(cè)試元件還包括至少一第四接觸插塞，耦接至該矩形字線。
8.根據(jù)權(quán)利要求6所述的存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試方法，其特征在于，通過施加一既定偏壓至該矩形字線，一既定電壓于該第一接觸插塞和該第三接觸插塞間，并同時(shí)浮接該第二接觸插塞，而測(cè)得該第一電流。
9.根據(jù)權(quán)利要求6所述的存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試方法，其特征在于，通過施加一既定偏壓至該矩形字線，一既定電壓于該第二接觸插塞和該第三接觸插塞間，并同時(shí)浮接該第一接觸插塞，而測(cè)得該第二電流。
10.根據(jù)權(quán)利要求6所述的存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試方法，其特征在于所述的測(cè)試元件的該第一、第二路過字線的寬度均相等，且該矩形字線的寬度大于該第一、第二路過字線的寬度。
11.根據(jù)權(quán)利要求6所述的存儲(chǔ)器字線結(jié)構(gòu)與電容器重疊偏移的測(cè)試方法，其特征在于所述的測(cè)試元件的該矩形字線的寬度為0.6微米。
全文摘要
本發(fā)明涉及一種半導(dǎo)體測(cè)試元件及方法，特別涉及一種用于檢測(cè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的字線結(jié)構(gòu)與深溝電容器重疊是否產(chǎn)生偏移的測(cè)試元件，是設(shè)置于一芯片的切割道中，包括一溝道電容器，設(shè)置于上述切割道中，具有一埋入板；一矩形字線，設(shè)置于上述切割道之上，覆蓋部分的深溝電容器；一第一路過字線和一第二路過字線，設(shè)置于溝道電容器上方兩側(cè)；一第一摻雜區(qū)和一第二摻雜區(qū)，分別設(shè)置于矩形字線與第一路過字線之間，以及矩形字線與第二路過字線之間；一第一接觸插塞，耦接至第一摻雜區(qū)；一第二接觸插塞，耦接至第二摻雜區(qū)；以及一第三接觸插塞，耦接至埋入板。
文檔編號(hào)H01L21/66GK1481009SQ0214156
公開日2004年3月10日 申請(qǐng)日期2002年9月2日 優(yōu)先權(quán)日2002年9月2日
發(fā)明者吳鐵將, 黃建章, 丁裕偉, 姜伯青 申請(qǐng)人:南亞科技股份有限公司