專利名稱：一種集成電容及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種集成電容(integrated capacitor)及其制法，尤指一種可具有極性且具有接近完美匹配(matching)特性的集成電容結(jié)構(gòu)，特別適合應(yīng)用于模擬/數(shù)字轉(zhuǎn)換器(A/D converter)或數(shù)字/模擬轉(zhuǎn)換器(D/Aconverter)或切換電路(switch cap circuit)領(lǐng)域。


圖1為公知高集成度集成電容的部分結(jié)構(gòu)側(cè)視圖。如圖1所示，公知的集成電容1由多個平行排列的垂直金屬板100及120構(gòu)成，其中無陰影的為垂直金屬板120，表示其為電連接一節(jié)點A，有陰影的為垂直金屬板100，表示其為電連接一節(jié)點B。垂直金屬板100及120皆形成于一半導(dǎo)體襯底(未顯示)上。每一垂直金屬板100皆由多個金屬層10a、10b、10c及10d以及電連接多個金屬層10a、10b、10c及10d的金屬插塞11a、11b及11c構(gòu)成。每一垂直金屬板120皆由多個金屬層12a、12b、12c及12d以及電連接多個金屬層12a、12b、12c及12d的金屬插塞13a、13b及13c構(gòu)成。垂直金屬板100及120之間為一介電層(未顯示)。一般而言，公知的集成電容1的多個金屬層10a、10b、10c及10d以及多個金屬層12a、12b、12c及12d與集成電路的金屬內(nèi)連線制造過程同時限定完成，不需要額外的掩膜來限定圖案，因此可以節(jié)省成本。此外，公知的集成電容1可提供較高的單位面積電容值(capacitance per unit area)。
然而，公知的集成電容1由于連接節(jié)點A的垂直金屬板120以及連接節(jié)點B的垂直金屬板100，操作時皆會與位于其下方的半導(dǎo)體襯底產(chǎn)生所謂的寄生電容(parasitic capacitance)。請參閱圖2，圖2為圖1中的公知集成電容1的等效電路圖。如前所述，公知集成電容1的垂直金屬板120，其為電連接一節(jié)點A，垂直金屬板100，其為電連接一節(jié)點B。在A節(jié)點與B節(jié)點之間，除了本身電容結(jié)構(gòu)所貢獻的電容值Cin之外，在節(jié)點A端尚有一寄生電容CA產(chǎn)生，而在節(jié)點B端尚有一寄生電容CB產(chǎn)生。寄生電容CA以及寄生電容CB皆由于垂直金屬板100及120的最下層金屬層(分別為金屬層10a與金屬層12a)與接地的半導(dǎo)體襯底感應(yīng)產(chǎn)生。如此一來，使得公知集成電容1由于在設(shè)計上兩端節(jié)點皆有寄生電容而不具有極性，因此不適合應(yīng)用于模擬/數(shù)字轉(zhuǎn)換器(A/D)或數(shù)字/模擬轉(zhuǎn)換器(D/A)或切換電路(switch cap circuit)領(lǐng)域。
此外，為了增加電容值，傳統(tǒng)的集成電容經(jīng)常采用“指型”電容(fingercapacitor)結(jié)構(gòu)，卻產(chǎn)生不匹配的問題。請參閱圖3，圖3為公知集成電容30的部分布局上視圖。如圖3所示，集成電容30由多個“指型”電容單元31構(gòu)成。每一“指型”電容單元31包含有一電連接節(jié)點A的垂直金屬板311以及一電連接節(jié)點B的垂直金屬板312。根據(jù)如圖3所示的公知集成電容結(jié)構(gòu)，“指型”電容單元31有四個邊，其分別為a、b、c、d，其四邊所看到周圍環(huán)境不盡相同，即稱為不匹配(not match)。曾有利用仿真金屬(dummy metal)布設(shè)于各“指型”電容單元31的四周，但仍未改善匹配問題，而且仿真金屬布局亦會浪費寶貴的晶片面積。
在本發(fā)明的最佳實施例中，公開了一種可具有極性的集成電容，包含一半導(dǎo)體襯底；一外垂直板設(shè)于該半導(dǎo)體襯底上，該第一垂直板由多個并列第一導(dǎo)電條上下經(jīng)由多個第一插塞互相電連接構(gòu)成，該外垂直板限定出一格狀區(qū)域；一內(nèi)垂直板，設(shè)置于該格狀區(qū)域的該半導(dǎo)體襯底上，該內(nèi)垂直板由多個并列第二導(dǎo)電條上下經(jīng)由多個第二插塞互相電連接構(gòu)成；及一水平導(dǎo)電板，設(shè)于該外垂直板及該內(nèi)垂直板之下，且介于該外垂直板及該內(nèi)垂直板與該半導(dǎo)體襯底之間。其中該內(nèi)垂直板經(jīng)由至少一第三插塞與該水平導(dǎo)電板電連接。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下。
圖2為圖1中的公知集成電容的等效電路圖。
圖3為公知集成電容的部分布局上視圖。
圖4為本發(fā)明具有高匹配度的集成電容單元上視圖。
圖5為圖4中集成電容的部分結(jié)構(gòu)放大立體剖面圖。
圖6為圖5中的集成電容的等效電路圖。
圖7為本發(fā)明集成電容的部分布局上視圖。附圖符號說明1集成電容10a、10b、10c 及10d金屬層11a、11b及11c金屬插塞12a、12b、12c及12d金屬層13a、13b及13c金屬插塞100、120垂直金屬板30集成電容 31集成電容單元311垂直金屬板312垂直金屬板40集成電容41外垂直金屬板42a、42b、42c、42d內(nèi)垂直金屬板41a、41b、41c、41d格狀區(qū)域43底部水平導(dǎo)電板431金屬插塞45介電層411a、411b、411c、411d金屬層412a、412b、412c金屬插塞421a、421b、421c、421d金屬層422a、422b、422c金屬插塞70電容單元
71、72垂直金屬板此外，本領(lǐng)域技術(shù)人員亦可在參酌本發(fā)明內(nèi)容之后，隨意更改外垂直金屬板41所限定出格狀區(qū)域數(shù)量，例如更改為三個格狀區(qū)域或為兩個格狀區(qū)域。需強調(diào)的是，上述圖4中的電容布局結(jié)構(gòu)為方便說明而舉的較佳實施例，其中尤需注意外垂直金屬板41所限定出格狀區(qū)域數(shù)量可以為至少一個，而以此衍生的其它變化，可為解決匹配問題的對稱性布局結(jié)構(gòu)，皆為本發(fā)明請求保護的范疇。
請參閱圖5，圖5為圖4中集成電容40的部分結(jié)構(gòu)放大立體剖面圖。如圖5所示，本發(fā)明高集成度集成電容40由外垂直金屬板41及內(nèi)垂直金屬板42構(gòu)成，其中無陰影的為外垂直金屬板41，表示其為電連接一節(jié)點A，有陰影的為內(nèi)垂直金屬板42，表示其為電連接一節(jié)點B。垂直金屬板41及42皆形成于一半導(dǎo)體襯底上(未顯示)。外垂直金屬板41由多個金屬層411a、411b、411c及411d以及電連接多個金屬層411a、411b、411c及411d的金屬插塞412a、412b及412c構(gòu)成。內(nèi)垂直金屬板42由多個金屬層421a、421b、421c及421d以及電連接多個金屬層421a、421b、421c及421d的金屬插塞422a、422b及422c構(gòu)成。垂直金屬板41及42之間為一介電層(未顯示)。依據(jù)本發(fā)明較佳實施例，集成電容40的多個金屬層411a、411b、411c及411d以及多個金屬層421a、421b、421c及421d與集成電路的金屬內(nèi)連線制造過程同時限定完成，不需要額外的掩膜來限定圖案，因此可以節(jié)省成本。
仍然參閱圖5，本發(fā)明高集成度集成電容40另包含有一底部水平導(dǎo)電板43，設(shè)于外垂直金屬板41及內(nèi)垂直金屬板42之下，且介于外垂直金屬板41及內(nèi)垂直金屬板42與半導(dǎo)體襯底(未顯示)之間。底部水平導(dǎo)電板43為導(dǎo)電材料構(gòu)成，例如金屬或多晶硅。依據(jù)本發(fā)明較佳實施例，底部水平導(dǎo)電板43與集成電路的金屬內(nèi)連線制造過程中的第一層金屬導(dǎo)線(metall)同時限定完成。底部水平導(dǎo)電板43與內(nèi)垂直金屬板42之間通過至少一個金屬插塞431電連接。底部水平導(dǎo)電板43與外垂直金屬板41之間為介電層，以形成絕緣。
請參閱圖6，圖6為圖5中的集成電容40的等效電路圖。如前所述，本發(fā)明高集成度集成電容40的外垂直金屬板41，其為電連接一節(jié)點A，內(nèi)垂直金屬板42，其經(jīng)由底部水平導(dǎo)電板43而電連接一節(jié)點B。在A節(jié)點與B節(jié)點之間，除了本身電容結(jié)構(gòu)所貢獻的電容值Cin之外，在節(jié)點B端有一寄生電容CB產(chǎn)生。寄生電容CB皆由于底部水平導(dǎo)電板43與接地的半導(dǎo)體襯底(未顯示)感應(yīng)產(chǎn)生。在節(jié)點A端則由于底部水平導(dǎo)電板43的遮蔽，而無寄生電容產(chǎn)生。如此一來，使得公知集成電容40由于在設(shè)計上只有一端節(jié)點有寄生電容因而具有極性，適合應(yīng)用于模擬/數(shù)字轉(zhuǎn)換器(A/D)或數(shù)字/模擬轉(zhuǎn)換器(D/A)或切換電路(switch cap circuit)領(lǐng)域。
請參閱圖7，圖7為本發(fā)明集成電容的部分布局上視圖。如圖7所示，集成電容由多個對稱電容單元70構(gòu)成。電容單元70包含有一電連接節(jié)點A的垂直金屬板71以及一電連接節(jié)點B的垂直金屬板72。根據(jù)如圖3所示的公知集成電容結(jié)構(gòu)，電容單元70有四個邊，其四邊所看到周圍環(huán)境相同，因此接近完美匹配(match)。本發(fā)明不需利用仿真金屬(dummy metal)布設(shè)于各電容單元70的四周，因此可以節(jié)省寶貴的晶片面積。
與公知技術(shù)相比較，本發(fā)明可具有極性的高集成度集成電容，可以解決匹配問題，適合應(yīng)用模擬/數(shù)字轉(zhuǎn)換器(A/D)或數(shù)字/模擬轉(zhuǎn)換器(D/A)或切換電路設(shè)計中。集成電容的金屬層與集成電路的金屬內(nèi)連線制造過程同時限定完成，不需要額外的掩膜來限定圖案，因此可以節(jié)省成本。
以上所述僅為本發(fā)明的較佳實施例，本發(fā)明的效用并不限于前述的電容結(jié)構(gòu)，蓋所有其他公知的集成電容結(jié)構(gòu)，若其具有雙邊寄生電容，均可以依前述實施例的做法，在基板與電容間增加一導(dǎo)電板，而形成一具有極性的集成電容。因此，凡依上述方法所完成的集成電容，以及根據(jù)本發(fā)明實施例與權(quán)利要求所作的等效變化與修改，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種集成電容，包含有一半導(dǎo)體襯底；一外垂直板設(shè)于該半導(dǎo)體襯底上，該外垂直板由多個并列第一導(dǎo)電條上下經(jīng)由多個第一插塞互相電連接構(gòu)成，該外垂直板限定出一格狀區(qū)域；一內(nèi)垂直板，設(shè)置于該格狀區(qū)域的該半導(dǎo)體襯底上，該內(nèi)垂直板由多個并列第二導(dǎo)電條上下經(jīng)由多個第二插塞互相電連接構(gòu)成；及一水平導(dǎo)電板，設(shè)于該外垂直板及該內(nèi)垂直板之下，且介于該外垂直板及該內(nèi)垂直板與該半導(dǎo)體襯底之間；其中該內(nèi)垂直板經(jīng)由至少一第三插塞與該水平導(dǎo)電板電連接。
2.如權(quán)利要求1所述的集成電容，其中該水平導(dǎo)電板由金屬構(gòu)成。
3.如權(quán)利要求1所述的集成電容，其中該水平導(dǎo)電板與該外垂直板由一介電層形成電絕緣。
4.如權(quán)利要求1所述的集成電容，其中該第一導(dǎo)電條及該條二導(dǎo)電條皆由金屬構(gòu)成。
5.如權(quán)利要求1所述的集成電容，其中該外垂直板與該內(nèi)垂直板互為電絕緣。
6.如權(quán)利要求1所述的集成電容，其中該外垂直板電連接一節(jié)點A，該內(nèi)垂直板電連接一節(jié)點B，該集成電容于該節(jié)點B端與該半導(dǎo)體襯底構(gòu)成一寄生電容。
7.如權(quán)利要求6所述的集成電容，其中該外垂直板電連接一節(jié)點A，該內(nèi)垂直板電連接一節(jié)點B，該集成電容于該節(jié)點A端并無寄生電容產(chǎn)生。
8.一種形成具有極性集成電容的方法，包含有提供一半導(dǎo)體襯底，包含有一外垂直板，其由多個并列第一導(dǎo)電條上下經(jīng)由多個第一插塞互相電連接構(gòu)成，并限定至少一格狀區(qū)域；及一內(nèi)垂直板，設(shè)于該格狀區(qū)域中，其由多個并列第二導(dǎo)電條上下經(jīng)由多個第二插塞互相電連接構(gòu)成；提供一導(dǎo)電板，設(shè)于該外垂直板及該內(nèi)垂直板之下，且介于該外垂直板及該內(nèi)垂直板與該半導(dǎo)體襯底之間；及經(jīng)由至少一第三插塞電連接該內(nèi)垂直板與該導(dǎo)電板。
9.如權(quán)利要求8所述的方法，其中該導(dǎo)電板由金屬構(gòu)成。
10.如權(quán)利要求8所述的方法，其中該導(dǎo)電板與該外垂直板由一介電層形成電絕緣。
11.如權(quán)利要求8所述的方法，其中該外垂直板電連接一節(jié)點A，該內(nèi)垂直板電連接一節(jié)點B，該集成電容于該節(jié)點B端與該半導(dǎo)體襯底構(gòu)成一寄生電容。
12.如權(quán)利要求8所述的方法，其中該外垂直板電連接一節(jié)點A，該內(nèi)垂直板電連接一節(jié)點B，該集成電容于該節(jié)點A端并無寄生電容產(chǎn)生。
13.一種形成具有極性集成電容的方法，包含有提供一半導(dǎo)體襯底；提供一導(dǎo)電板于該半導(dǎo)體襯底之上，該導(dǎo)電板與該半導(dǎo)體襯底電絕緣；提供第一電容金屬件與第二電容金屬件于該導(dǎo)電板上，該第一電容金屬件以絕緣方式平行包覆圍繞該第二電容金屬件構(gòu)成一集成電容；使該第一電容金屬件與該導(dǎo)電板電絕緣；及使該第二電容金屬件與該導(dǎo)電板電連接。
14.如權(quán)利要求13所述的方法，其中該電容金屬件為垂直電容板，其由多個并列導(dǎo)電條上下經(jīng)由多個插塞互相電連接構(gòu)成。
15.如權(quán)利要求13所述的方法，其中該電容金屬件為垂直電容柱，由多個導(dǎo)電塊上下經(jīng)由多個插塞互相電連接構(gòu)成。
16.如權(quán)利要求13所述的方法，其中該第一電容金屬件與該第二電容金屬件形成對稱匹配的電容結(jié)構(gòu)。
全文摘要
本發(fā)明提供一種可具有極性且具有接近完美匹配特性的集成電容，包含一半導(dǎo)體襯底；一外垂直板設(shè)于該半導(dǎo)體襯底上，該外垂直板由多個并列第一導(dǎo)電條上下經(jīng)由多個第一插塞互相電連接構(gòu)成，該外垂直板限定出一格狀區(qū)域；一內(nèi)垂直板，設(shè)置于該格狀區(qū)域的該半導(dǎo)體襯底上，該內(nèi)垂直板由多個并列第二導(dǎo)電條上下經(jīng)由多個第二插塞互相電連接構(gòu)成；及一水平導(dǎo)電板，設(shè)于該外垂直板及該內(nèi)垂直板之下，且介于該外垂直板及該內(nèi)垂直板與該半導(dǎo)體襯底之間。其中該內(nèi)垂直板經(jīng)由至少一第三插塞與該水平導(dǎo)電板電連接。
文檔編號H01L21/70GK1477708SQ02130448
公開日2004年2月25日 申請日期2002年8月20日 優(yōu)先權(quán)日2002年8月20日
發(fā)明者林文忠, 胡曼君 申請人:揚智科技股份有限公司