專利名稱：：可隨機編程的非揮發(fā)半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明提供一種非揮發(fā)半導(dǎo)體存儲器(non-volatilesemiconductormemory)，尤其是涉及一種可隨機編程(randomprogramming)的NAND型非揮發(fā)半導(dǎo)體存儲器。
背景技術(shù)：
：由于快閃(flash)可電擦除可編程只讀存儲器(electricallyerasableprogrammableread-onlymemory，EEPROM)具有高密度等優(yōu)點，在現(xiàn)今的可重復(fù)電寫入的非揮發(fā)性(或稱永久性)數(shù)據(jù)儲存用途方面，有相當(dāng)廣泛的應(yīng)用。快閃存儲器主要的制作工藝架構(gòu)可分為NOR型及NAND型兩種，產(chǎn)品分別為程序轉(zhuǎn)換為主的儲存程序快閃存儲器(codeflash)，以及數(shù)據(jù)存取為主的儲存數(shù)據(jù)快閃存儲器(dataflash)。前者因為程序轉(zhuǎn)換、讀取快速，多用于移動電話，至于后者則因密度較高，故為數(shù)字?jǐn)z影機、資訊家電等產(chǎn)品的存儲卡所用。其中，NAND型快閃存儲器由于需求日增，故其發(fā)展的潛力無限。就目前快閃EEPROM而言，又可分為數(shù)種不同的形式，其中之一即為利用雙向(bi-directional)福樂諾漢隧穿機制(Fowler-Nordheimtunnelingmechanism，F(xiàn)N)來運作的EEPROM。請參閱圖1，圖1為現(xiàn)有NAND型EEPROM10的剖面示意圖。如圖1所示，NAND型EEPROM10包含有一半導(dǎo)體基底12，具有一存儲器區(qū)；一半導(dǎo)體井(semiconductorwell)14，設(shè)于該存儲器區(qū)內(nèi)的半導(dǎo)體基底12中；多個NAND存儲串區(qū)塊(NANDcellblock)B，設(shè)于半導(dǎo)體基底12的半導(dǎo)體井14上；以及一位線(bitline)BL1，設(shè)于半導(dǎo)體基底12上方。并且，NAND存儲串區(qū)塊B包含有多個可重復(fù)寫入的存儲單元(memorycell)M，且其沿著位線BL1的方向，彼此間以串聯(lián)形式相連接，同時，在同一位線BL1下方的相鄰存儲器M共用其下的摻雜區(qū)以做為源極(source)及漏極(drain)而形成NAND型存儲單元。例如，存儲單元M114以摻雜區(qū)16做為源極，而以摻雜區(qū)18做為漏極，然而，摻雜區(qū)18也同時為存儲單元M115的源極。此外，存儲單元M具有一堆疊柵極(stackedgate)結(jié)構(gòu)，例如，存儲單元M114的上層為控制柵(controlgate)20，下層為儲存電荷的浮置柵(floatinggate)22，其間以一絕緣膜(insulatorfilm)24隔開。并且，該串聯(lián)存儲單元的一端藉由一插塞26電連接于位線BL1，且一選擇晶體管(selectingtransistor)ST設(shè)于該串聯(lián)存儲單元的另一端，并與一源極線(sourceline)SL電連接。同時，存儲單元M的控制柵電連接于一垂直于位線BL1的字線(wordline)(未示出)。如此，則由同一字線所驅(qū)動的所有串聯(lián)存儲單元即定義為一NAND存儲串區(qū)塊。對于現(xiàn)有的NAND型EEPROM10而言，當(dāng)進行一編程模式時，必須要施加一高電壓(如20V)至選定的字線方能驅(qū)動存儲器的運作。同時，對于非選定的字線來說，也需要一不小的電壓(如12V)才能將通道(channel)導(dǎo)通。這樣則會非常耗電，并且，由于每條字線都得施加電壓，在速度上也會顯得緩慢。此外，由于高電壓的存在，在可靠性方面也有可能發(fā)生問題，例如，發(fā)生結(jié)崩潰(junctionbreakdown)等情形。
發(fā)明內(nèi)容因此本發(fā)明的主要目的在于提供一種可隨機編程(randomprogramming)的非揮發(fā)半導(dǎo)體存儲器(non-volatilesemiconductormemory)，以解決上述現(xiàn)有技術(shù)存在的問題。在本發(fā)明的最佳實施例中，一種可進行隨機編程(randomprogramming)的非揮發(fā)半導(dǎo)體存儲器包含有一第一導(dǎo)電型半導(dǎo)體基底，具有一存儲器區(qū)；一第二導(dǎo)電型深離子井，設(shè)于該存儲器區(qū)內(nèi)的該半導(dǎo)體基底中；一第一導(dǎo)電型淺離子井(shallowwell)，設(shè)于該深離子井內(nèi)，且由一淺溝絕緣層(STIlayer)所隔離；至少一NAND存儲串區(qū)塊(NANDcellblock)，設(shè)于該淺離子井內(nèi)的該半導(dǎo)體基底上；以及一位線，設(shè)于該半導(dǎo)體基底上方，用來藉由一延伸至該淺離子井的插塞(plug)，于一編程模式下提供該淺離子井一第一預(yù)定電壓，而于一擦除模式下提供該淺離子井一第二預(yù)定電壓。由于本發(fā)明的非揮發(fā)半導(dǎo)體存儲器是在深離子井內(nèi)再形成一淺離子井，并將插塞延伸至該淺離子井內(nèi)而作為一共同電極(commonelectrode)，因此可以避免現(xiàn)有方法中每條字線都得施加電壓的需要。也就是說，根據(jù)本發(fā)明的結(jié)構(gòu)，當(dāng)該非揮發(fā)半導(dǎo)體存儲器進行一編程模式時，只需將選定的字線施加一適當(dāng)大小的電壓即可，如此一來，則可大幅地節(jié)省電力，并縮短存取時間(accesstime)，進而提高存儲器的效能。圖1為現(xiàn)有NAND型EEPROM的剖面示意圖。圖2為本發(fā)明NAND型非揮發(fā)半導(dǎo)體存儲器的等效電路圖。圖3為本發(fā)明NAND型非揮發(fā)半導(dǎo)體存儲器的布局圖。圖4為圖3中NAND型非揮發(fā)半導(dǎo)體存儲器沿著位線的剖視圖。圖5為本發(fā)明NAND型非揮發(fā)半導(dǎo)體存儲器的另一實施例。圖6為本發(fā)明中具有堆疊柵極結(jié)構(gòu)的非揮發(fā)半導(dǎo)體存儲器的操作條件。圖7為本發(fā)明中具有SONOS存儲單元的非揮發(fā)半導(dǎo)體存儲器的操作條件。附圖符號說明10NAND型EEPROM12、32半導(dǎo)體基底14半導(dǎo)體井16、18摻雜區(qū)20、46控制柵22、48浮置柵24絕緣膜26、40、52插塞30、50非揮發(fā)半導(dǎo)體存儲器34深離子井36淺離子井38淺溝絕緣層42、44、54重?fù)诫s區(qū)BNAND存儲串區(qū)塊M存儲單元SL源極線SL′金屬導(dǎo)線ST選擇晶體管具體實施方式請參閱圖2，圖2為本發(fā)明NAND型非揮發(fā)半導(dǎo)體存儲器30的等效電路圖。如圖2所示，NAND存儲串區(qū)塊B包含有多個可重復(fù)寫入的存儲單元(memorycell)M，且其沿著位線(bitline)BL1的方向，彼此間以串聯(lián)形式相連接。并且，該串聯(lián)存儲單元的一端電連接于位線BL1，而一選擇晶體管(selectingtransistor)ST則設(shè)于該串聯(lián)存儲單元的另一端，并與一源極線(sourceline)SL電連接。請參閱圖3及圖4，圖3為本發(fā)明NAND型非揮發(fā)半導(dǎo)體存儲器30的布局圖。圖4為圖3中NAND型非揮發(fā)半導(dǎo)體存儲器30沿著位線BL1的剖視圖。如圖3及圖4所示，NAND型非揮發(fā)半導(dǎo)體存儲器30包含有一第一導(dǎo)電型半導(dǎo)體基底32，其具有一存儲器區(qū)；一第二導(dǎo)電型深離子井34，設(shè)于該存儲器區(qū)內(nèi)的該半導(dǎo)體基底32中；一第一導(dǎo)電型淺離子井(shallowwell)36，設(shè)于該深離子井內(nèi)，且由一淺溝絕緣層(STIlayer)38所隔離；多個NAND存儲串區(qū)塊(NANDcellblock)B，設(shè)于該淺離子井36內(nèi)的該半導(dǎo)體基底32上；以及一位線BL，設(shè)于該半導(dǎo)體基底32上方，用來藉由一延伸至該淺離子井36的插塞(plug)40，于一編程模式下提供該淺離子井36一第一預(yù)定電壓，而于一擦除模式下提供該淺離子井36一第二預(yù)定電壓。根據(jù)本發(fā)明的一優(yōu)選實施例，半導(dǎo)體基底32為一P型半導(dǎo)體基底，而深離子井34為N型導(dǎo)電型，至于淺離子井36則為P型導(dǎo)電型。當(dāng)然，本發(fā)明也適用于以N型導(dǎo)電型為半導(dǎo)體基底32的情形，此時，深離子井34為P型導(dǎo)電型，而淺離子井36則為N型導(dǎo)電型。并且，淺離子井36具有一井深(welldepth)小于淺溝絕緣層38的厚度，于本實施例中，淺溝絕緣層38的厚度約為3000至4000。同時，深離子井34的摻雜劑量約為1×1012至1×1013atoms/m2，而淺離子井的摻雜劑量則為1×1013至1×1014atoms/m2左右。此外，NAND存儲串區(qū)塊B包含有多個可重復(fù)寫入的存儲單元M，且其沿著位線BL的方向，彼此間以串聯(lián)形式相連接，同時，在同一位線BL下方的相鄰存儲器M共用其下的摻雜區(qū)以做為源極(source)及漏極(drain)而形成NAND型存儲單元。例如，存儲單元M114以摻雜區(qū)42做為源極，而以摻雜區(qū)44做為漏極，然而，摻雜區(qū)44也同時為存儲單元M115的源極。并且，根據(jù)本發(fā)明的一優(yōu)選實施例，存儲單元M具有一堆疊柵極(stackedgate)結(jié)構(gòu)，例如，存儲單元M114的上層為以多晶硅(polysilicon)形成的控制柵(controlgate)46，下層為儲存電荷的浮置柵(floatinggate)48，其間以一絕緣膜(insulatorfilm)50隔開，此絕緣膜50可為一氧氮氧膜(oxide-nitride-oxide，ONO)。當(dāng)然，本發(fā)明的柵極結(jié)構(gòu)也可為一SONOS的柵極結(jié)構(gòu)，亦即，當(dāng)淺離子井36上直接沉積一ONO層，而后再沉積一層多晶硅層做為控制柵46。同時，各垂直于位線BL的存儲單元M的控制柵分別電連接于相對應(yīng)的字線(wordline)WL。如此，則由同一字線所驅(qū)動的所有串聯(lián)存儲單元即定義為一NAND存儲串區(qū)塊。并且，該串聯(lián)存儲單元的一端藉由一插塞40電連接于位線BL，為了使此插塞40延伸至淺離子井36中，需在將接觸孔(contacthole)蝕刻至淺離子井36表面后，再向下垂直地蝕刻貫穿存儲單元漏極摻雜區(qū)至淺離子井36中。此外，如圖5所示，源極線SL的形式，除了非揮發(fā)半導(dǎo)體存儲器30中所表示的埋藏式(buried)重?fù)诫s區(qū)SL1外，也可以一金屬導(dǎo)線(metalwiring)SL1′經(jīng)由插塞52來和重?fù)诫s區(qū)54連接。圖6為本發(fā)明中具有堆疊柵極結(jié)構(gòu)的非揮發(fā)半導(dǎo)體存儲器的操作條件。如圖6所示且以非揮發(fā)半導(dǎo)體存儲器30為例，當(dāng)非揮發(fā)半導(dǎo)體存儲器30進行一編程模式時，需施加5V的電壓于位線BL上。由于位線BL藉由延伸至淺離子井36的插塞40與淺離子井36電連接，故位線BL也將提供淺離子井5V的電壓，而可視此淺離子井36為一共同電極(commonelectrode)。如此，則當(dāng)選定一存儲單元M來進行編程時，只需于選定的字線WL上施加一適當(dāng)大小的電壓，而不必對所有的字線WL施加電壓，就可利用福樂諾漢隧穿機制(Fowler-Nordheimtunnelingmechanism，F(xiàn)N)使得電子寫入。在本發(fā)明的最佳實施例中，此施加于選定字線WL的電壓約為-10V，而源極線SL為浮置(floating)，選擇晶體管ST的柵極電壓皆為0V。此外，當(dāng)非揮發(fā)半導(dǎo)體存儲器30進行一擦除模式時，則需施加-10V的電壓于源極線SL上。由于擦除模式是將所有的存儲單元M一并進行擦除，故所有的字線WL都施加10V的電壓。同樣地，此時的位線BL為浮置(floating)，選擇晶體管ST皆為0V，也是利用FN隧穿機制來進行擦除。意即，此非揮發(fā)半導(dǎo)體存儲器30的運作是利用雙向FN隧穿機制來進行。并且，當(dāng)非揮發(fā)半導(dǎo)體存儲器30進行一讀取模式時，則施加0V電壓于位線BL上，并對選定的選擇晶體管ST的柵極施加5V的電壓，至于未選的選擇晶體管STx的柵極則保持為0V。同時，將未選的字線WLx也施加5V的電壓，而將選定的字線WL設(shè)為0V以進行讀取，并施加1至5V電壓于源極線SL。如前所述，除了堆疊柵極結(jié)構(gòu)外，本發(fā)明的非揮發(fā)半導(dǎo)體存儲器也可利用SONOS存儲單元來構(gòu)成。至于此具有SONOS存儲單元的非揮發(fā)半導(dǎo)體存儲器的操作條件則如圖7所示。由圖7中可看出，于編程及擦除模式中，利用SONOS存儲單元的非揮發(fā)半導(dǎo)體存儲器所需的電壓會較具有堆疊柵極結(jié)構(gòu)者為低。也就是說，此利用SONOS存儲單元來構(gòu)成的非揮發(fā)半導(dǎo)體存儲器，不僅制作工藝較為簡單，同時也更為省電。相比于現(xiàn)有的非揮發(fā)半導(dǎo)體存儲器，本發(fā)明在深離子井內(nèi)再形成一淺離子井，并將連接于位線的插塞延伸至該淺離子井內(nèi)而作為一共同電極，如此則可以避免現(xiàn)有方法中每條字線都得施加電壓的需要。并且，藉由本發(fā)明所揭露的非揮發(fā)半導(dǎo)體存儲器結(jié)構(gòu)，也可免除現(xiàn)有技術(shù)中所需的高驅(qū)動電壓。換言之，根據(jù)本發(fā)明的結(jié)構(gòu)，當(dāng)該非揮發(fā)半導(dǎo)體存儲器進行一編程模式時，只需將選定的字線施加一適當(dāng)大小的電壓即可，如此一來，則可大幅地節(jié)省電力，并縮短存取時間(accesstime)，進而提升存儲器的效能。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的等效變化與修飾，都應(yīng)屬本發(fā)明專利的涵蓋范圍。權(quán)利要求1.一種非揮發(fā)半導(dǎo)體存儲器，可進行隨機編程(randomprogramming)，該非揮發(fā)半導(dǎo)體存儲器包括一第一導(dǎo)電型半導(dǎo)體基底，具有一存儲器區(qū)；一第二導(dǎo)電型深離子井，設(shè)于該存儲器區(qū)內(nèi)的該半導(dǎo)體基底中；一第一導(dǎo)電型淺離子井(shallowwell)，設(shè)于該深離子井內(nèi)，且由一淺溝絕緣層(STIlayer)所隔離；至少一NAND存儲串區(qū)塊(NANDcellblock)，設(shè)于該淺離子井內(nèi)的該半導(dǎo)體基底上；以及一位線，設(shè)于該半導(dǎo)體基底上方，用來藉由一延伸至該淺離子井的插塞(plug)，于一編程模式下提供該淺離子井一第一預(yù)定電壓，而于一擦除模式下提供該淺離子井一第二預(yù)定電壓。2.如權(quán)利要求1所述的非揮發(fā)半導(dǎo)體存儲器，其中該淺離子井具有一井深(welldepth)小于該淺溝絕緣層的厚度。3.如權(quán)利要求1所述的非揮發(fā)半導(dǎo)體存儲器，其中該第一導(dǎo)電型為P型，該第二導(dǎo)電型為N型。4.如權(quán)利要求1所述的非揮發(fā)半導(dǎo)體存儲器，其中該NAND存儲串區(qū)塊包括多個可重復(fù)寫入(rewritable)串聯(lián)存儲單元(memorycells)以及一選擇晶體管(selectingtransistor)設(shè)于該串聯(lián)存儲單元的一端，而該插基設(shè)于該串聯(lián)存儲單元的另一端。5.如權(quán)利要求4所述的非揮發(fā)半導(dǎo)體存儲器，其中該選擇晶體管與一源極線(sourceline)電連接。6.如權(quán)利要求4所述的非揮發(fā)半導(dǎo)體存儲器，其中該存儲單元包括一堆疊柵極結(jié)構(gòu)。7.如權(quán)利要求4所述的非揮發(fā)半導(dǎo)體存儲器，其中該存儲單元為一SONOS存儲單元。8.一種可擦除可編程只讀存儲器(electricallyerasableprogrammableread-onlymemory，EEPROM)包含有一半導(dǎo)體基底，具有一存儲器區(qū)；一淺離子井，設(shè)于該存儲器區(qū)內(nèi)，且由一淺溝絕緣層隔離；一深離子井，設(shè)于該存儲器區(qū)內(nèi)的該淺離子井下方；多個NAND存儲串區(qū)塊(NANDcellblock)，設(shè)于該淺離子井內(nèi)的該半導(dǎo)體基底上；以及至少一位線，設(shè)于該半導(dǎo)體基底上方，該位線藉由一延伸至該淺離子井的插塞(plug)與該淺離子井電連接。9.如權(quán)利要求8所述的可擦除可編程只讀存儲器，其中各該淺離子井具有一井深(welldepth)小于該淺溝絕緣層的厚度。10.如權(quán)利要求8所述的可擦除可編程只讀存儲器，其中于一編程模式下該位線提供該淺離子井一第一預(yù)定電壓，而于一擦除模式下提供該淺離子井一第二預(yù)定電壓。11.如權(quán)利要求10所述的可擦除可編程只讀存儲器，其中該編程模式利用一福樂諾漢隧穿機制(Fowler-Nordheimtunnelingmechanism)進行。12.如權(quán)利要求10所述的可擦除可編程只讀存儲器，其中該第一預(yù)定電壓為5伏特，該第二預(yù)定電壓為-10伏特。13.如權(quán)利要求8所述的可擦除可編程只讀存儲器，其中各該NAND存儲串區(qū)塊包括多個可重復(fù)寫入(rewritable)串聯(lián)存儲單元(memorycells)以及一選擇晶體管(selectingtransistor)設(shè)于該串聯(lián)存儲單元的一端。14.如權(quán)利要求13所述的可擦除可編程只讀存儲器，其中該選擇晶體管與源極線(sourceline)電連接。15.如權(quán)利要求13所述的可擦除可編程只讀存儲器，其中該存儲單元包括一堆疊柵極結(jié)構(gòu)。16.如權(quán)利要求13所述的可擦除可編程只讀存儲器，其中該存儲單元為一SONOS存儲單元。全文摘要本發(fā)明提供一種可進行隨機編程(randomprogramming)的非揮發(fā)半導(dǎo)體存儲器。該非揮發(fā)半導(dǎo)體存儲器包括有一具有一存儲器區(qū)的第一導(dǎo)電型半導(dǎo)體基底，一設(shè)于該存儲器區(qū)內(nèi)的該半導(dǎo)體基底中的第二導(dǎo)電型深離子井，及一設(shè)于該深離子井內(nèi)且由一淺溝絕緣層(STIlayer)所隔離的第一導(dǎo)電型淺離子井(shallowwell)。并且，于該淺離子井內(nèi)的該半導(dǎo)體基底上設(shè)有多個NAND存儲串區(qū)塊(NANDcellblock)，而在該半導(dǎo)體基底上方設(shè)有一位線，其用來藉由一延伸至該淺離子井的插塞(plug)，于一編程模式下提供該淺離子井一第一預(yù)定電壓，而于一擦除模式下提供該淺離子井一第二預(yù)定電壓。文檔編號H01L27/10GK1431712SQ0210098公開日2003年7月23日申請日期2002年1月11日優(yōu)先權(quán)日2002年1月11日發(fā)明者楊青松,沈士杰,徐清祥申請人:力旺電子股份有限公司