專(zhuān)利名稱(chēng)：高k介電薄膜及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用在制造集成電路中的設(shè)備及用于制造集成電路的方法，更具體地說(shuō)，涉及用在制造集成電路中的高K電介質(zhì)。
背景技術(shù)：
到目前為止，二氧化硅已經(jīng)是用在制造集成電路中的最通用和最有效的絕緣體。這具有非常高的集成度，以及特別地，能用非常低的缺陷密度制造。結(jié)果是，在低泄漏中二氧化硅能夠工作地非常有效。關(guān)于柵極電介質(zhì)，該電介質(zhì)所需的特征之一是將上覆(overlying)柵極耦合到下面的(underlying)溝道以使該溝道對(duì)應(yīng)用于該柵極上的激源(stimulus)起作用。在這點(diǎn)上，需要那個(gè)電介質(zhì)具有高的、通常被稱(chēng)為K的介電常數(shù)。
當(dāng)前，在開(kāi)發(fā)具有高于二氧化硅的介電常數(shù)的高K電介質(zhì)方面正在做許多工作。二氧化硅具有多個(gè)優(yōu)點(diǎn)，而其中的一個(gè)優(yōu)點(diǎn)是使它成為高效絕緣體的高帶隙。因此，已經(jīng)發(fā)現(xiàn)針對(duì)高K目的而開(kāi)發(fā)的許多材料都具有問(wèn)題，因?yàn)樗鼈儾痪哂凶銐蚋叩膸痘蛘咭驗(yàn)樗鼈冸y以產(chǎn)生足夠的完整性來(lái)防止通過(guò)該電介質(zhì)發(fā)生電流泄漏。
高K電介質(zhì)所需的一個(gè)特征在于它是非晶(amorphous)的。在其整個(gè)使用壽命，包括制造期間和隨后的使其成為完整的集成電路部分的功能操作期間，它都必須保持非晶形。許多高K電介質(zhì)在淀積時(shí)都具有足夠高的K以及足夠的完整性，但經(jīng)過(guò)隨后的處理步驟以及與此有關(guān)的加熱，結(jié)果是使這些薄膜結(jié)晶。如此結(jié)晶的這些薄膜并不是在它們的整個(gè)長(zhǎng)度和寬度完全結(jié)晶，而是在形成結(jié)晶結(jié)構(gòu)間具有被稱(chēng)為晶界(grain boundary)的區(qū)域。這些晶界是泄漏和其它影響電性能的問(wèn)題的區(qū)域。
可以用單晶薄膜來(lái)替代非晶形。理論上，通常將這些薄膜制成單晶體。對(duì)此存在幾個(gè)問(wèn)題。一個(gè)是像將其實(shí)際上完全形成的形成過(guò)程期間一樣，將該薄膜的晶體結(jié)構(gòu)與下面半導(dǎo)體(通常是硅)的晶體結(jié)構(gòu)匹配。單晶層的外延層是在本行業(yè)中公知的?？蓪⒐柚瞥赏庋拥摹Ｅc其它淀積過(guò)程相比，這些外延過(guò)程通常相對(duì)較慢。一種能以單晶形式放下非常小的薄膜的技術(shù)是分子束外延技術(shù)。這種方法的問(wèn)題在于它太慢，以致與諸如CVD的傳統(tǒng)淀積過(guò)程相比，生產(chǎn)量太低，也即每時(shí)間周期內(nèi)生產(chǎn)的晶片數(shù)量的太少。因此，通常不將分子束外延(MBE)視為可制造技術(shù)。即使使用MBE技術(shù)，仍然很難確保缺陷游離薄膜。為實(shí)現(xiàn)此，壓力必須極其低而且過(guò)程要非常慢。一個(gè)非常薄的層，即厚度為10至30埃的層，能在MBE機(jī)上輕易地花費(fèi)掉2個(gè)小時(shí)。
在開(kāi)發(fā)新的高K電介質(zhì)的過(guò)程中，還有另外一個(gè)潛在問(wèn)題具有的介電常數(shù)太高。如果介電常數(shù)太高，存在一種被稱(chēng)為彌散場(chǎng)效應(yīng)的效應(yīng)，能逆向地影響晶體管的性能。這就必須利用柵極和源/漏極間的過(guò)耦合。因此，所需開(kāi)發(fā)的材料的介電常數(shù)通常在20到40之間的范圍。該范圍可根據(jù)該技術(shù)的進(jìn)一步開(kāi)發(fā)而稍微改變。
所需高K電介質(zhì)的另一方面是根據(jù)其等效于二氧化硅的一定厚度的等效電容。二氧化硅已經(jīng)得到了非常廣泛和有效的使用，以致它已經(jīng)成為標(biāo)準(zhǔn)，并且該行業(yè)通常根據(jù)其與二氧化硅的關(guān)系來(lái)描述某一特征。在這種情況下，典型所需的二氧化硅等效于5到15埃之間，但通過(guò)5到15埃的二氧化硅，其具有泄漏、可靠性和增長(zhǎng)率的問(wèn)題。因此，當(dāng)薄膜那么小時(shí)，在制造它及使用它中會(huì)有困難。所需耦合是具有這樣的電介質(zhì)該電介質(zhì)具有二氧化硅的5至15埃的等效厚度，但實(shí)際厚度更大。通常視為所需的實(shí)際最小厚度是約25埃。因此，需要具有在所需范圍內(nèi)的介電常數(shù)、用高完整性制成的能力、在所需范圍內(nèi)的厚度以及在制造過(guò)程中制造的能力的介電薄膜。
附圖的簡(jiǎn)單描述

圖1是根據(jù)本發(fā)明的第一實(shí)施例的集成電路一部分的橫截面；圖2是根據(jù)本發(fā)明的第二實(shí)施例的集成電路一部分的橫截面；圖3是根據(jù)本發(fā)明的第三實(shí)施例的集成電路一部分的橫截面；圖4是根據(jù)本發(fā)明的第四實(shí)施例的集成電路一部分的橫截面；圖5是根據(jù)本發(fā)明的第五實(shí)施例的集成電路一部分的橫截面；圖6是根據(jù)本發(fā)明的第六實(shí)施例的集成電路一部分的橫截面。
發(fā)明描述包括鑭、鋁和氧化物在內(nèi)的高K介電薄膜提供出色的高K材料。它組合了具有所需介電常數(shù)范圍、能夠在高溫時(shí)保持非晶能力等優(yōu)點(diǎn)，并提供低泄漏。
圖1所示的是具有半導(dǎo)體材料的襯底12、介電薄膜14和導(dǎo)電薄膜16的集成電路的一部分10。襯底12在其至少一個(gè)表面上具有半導(dǎo)體區(qū)。未示出的基礎(chǔ)部分可以也是半導(dǎo)體材料或者可以是典型用于SOI的絕緣材料。半導(dǎo)體材料的例子包括單晶硅、砷化鎵、硅鍺合金以及鍺。在襯底12上為介電層14。在介電層14上是充當(dāng)柵電極的導(dǎo)電薄膜16。介電層14操作為柵極絕緣體或柵極電介質(zhì)。在靠近與介電薄膜14相接的表面的區(qū)域上所示的襯底12是晶體管的溝道。
柵極電介質(zhì)14包括鑭鋁合金，它是由鑭、鋁和氧組成的化合物。當(dāng)鋁和鑭的濃度相同時(shí)，書(shū)寫(xiě)為L(zhǎng)aAlO3。最好使用原子層化學(xué)汽相淀積(ALCVD)形成柵極電介質(zhì)14?？墒褂玫钠渌椒òㄎ锢砥嗟矸e、有機(jī)金屬化學(xué)汽相淀積以及脈沖激光淀積。ALVCD方法允許精確控制包括厚度在內(nèi)的層的形成，在這種情況下，厚度不小于約25埃并且最好在30至90埃的范圍內(nèi)。當(dāng)前集成電路技術(shù)中的柵極導(dǎo)體16典型地是多晶硅，但也可以是其它導(dǎo)體，諸如鎢、氮化鈦、氮化鉭或可用作柵極導(dǎo)體的任何導(dǎo)體。
通過(guò)ALVCD淀積的柵極電介質(zhì)14也可用于確保在非晶狀態(tài)下淀積薄膜。使用當(dāng)前的ALCVD技術(shù)，典型的溫度范圍為200-400度，壓力在0.1至10托之間，1.0托是對(duì)于ALCVD的通用選擇。選擇溫度和壓力以確保柵極電介質(zhì)14的非晶狀態(tài)。在ALCVD過(guò)程中，在一個(gè)周期的不同時(shí)間引入鋁和鑭，以及氧氣源。每種材料在周期中具有其自己的點(diǎn)，在該點(diǎn)，由于與現(xiàn)有層反應(yīng)的結(jié)果，將其引入并淀積，然后抽空并凈化。隨后，引入其它材料，與現(xiàn)有層反應(yīng)并通過(guò)凈化去除。然后，引入第三種材料從而反應(yīng)和凈化。因此，一個(gè)完成的周期是所有三種材料，但處于周期中的不同點(diǎn)和時(shí)間。也可以看出，可以是鋁，然后是氧氣、鑭，然后氧氣，鋁，然后氧氣等等。因此，每個(gè)其它步驟將是引入氧氣源。因此，在一種意義上，每次材料的引入都是淀積層。在這種情況下，每個(gè)完整的周期由一層鑭、一層鋁以及兩層氧這四個(gè)淀積層組成以便逐層淀積，但最終四層將視為兩個(gè)金屬氧化物層，一個(gè)鋁/氧以及另一個(gè)為鑭/氧。因此，這兩層包含一個(gè)鑭鋁合金的單層。
該鑭鋁合金在優(yōu)化介電系數(shù)和低泄漏的區(qū)域中提供許多好處。一些其它的材料具有可識(shí)別的缺陷。例如，氧化鑭具有處在正確范圍內(nèi)的介電常數(shù)但它吸收水。對(duì)所需的集成電路的制造來(lái)說(shuō)，吸引水是非常有害的。例如，氧化鑭的吸水會(huì)導(dǎo)致結(jié)構(gòu)完整性問(wèn)題。它會(huì)變得軟，將使其不能用于形成集成電路結(jié)構(gòu)。例如，氧化鋁存在具有兩個(gè)低介電常數(shù)的問(wèn)題。氧化鋁的介電常數(shù)稍微高于氧化硅，但不足以使其用于連續(xù)定標(biāo)。因此，存在一些單獨(dú)的過(guò)程幾何結(jié)構(gòu)，對(duì)這些幾何結(jié)構(gòu)，可使用氧化鋁，但由于尺寸變得更小，隨后的生產(chǎn)將不能進(jìn)行。
鑭鋁合金的另一好處在于可根據(jù)鑭含量的范圍改變介電常數(shù)。因此，可獲得約在10和25之間的優(yōu)化介電常數(shù)。甚至能獲得稍微大些的系數(shù)，其中鑭含量甚至大于鋁含量，但這可能會(huì)導(dǎo)致與水吸收有關(guān)的問(wèn)題。
即使在溫度高達(dá)1,025度和可能甚至更高的情況下，鑭鋁合金也有利地保持非晶。1,025攝氏度是用于當(dāng)前過(guò)程的典型的最高溫度。已經(jīng)發(fā)現(xiàn)鑭鋁合金承受最高溫度并保持非晶，該最高溫度將在對(duì)最先進(jìn)的幾何結(jié)構(gòu)的許多典型處理所進(jìn)行的集成電路的處理期間接收。期望最大處理溫度下降一些，但最大溫度將很可能保持相當(dāng)高，因?yàn)榛罨?漏極中的摻雜劑要求高溫并且這種活化是被期望用于預(yù)測(cè)未來(lái)的。最大溫度可下降到稍微低于1,025，但仍然期望至少在相當(dāng)長(zhǎng)的一段時(shí)間內(nèi)高于900攝氏度。但是，并不是必然將發(fā)生顯著的降溫，在相當(dāng)長(zhǎng)的一段時(shí)間內(nèi)，1,025將繼續(xù)是有效的要求。因此，非晶鑭鋁合金在預(yù)期溫度范圍上提供了所需的高K特性以及高完整性。
能淀積非晶鑭鋁合金的有效高K介電薄膜的另一好處在于，其不僅在硅上，而且在砷化鎵上也能非常有效。在有效實(shí)現(xiàn)砷化鎵及其較高遷移率的優(yōu)點(diǎn)中的一個(gè)問(wèn)題在于，用在砷化鎵中的柵極電介質(zhì)很難與通過(guò)在高溫生長(zhǎng)氧化硅獲得的硅的柵極電介質(zhì)的完整性匹配。因此，在大多數(shù)應(yīng)用中，已經(jīng)證明硅優(yōu)于砷化鎵。現(xiàn)在通過(guò)使用ALCVD淀積的有效高K介電質(zhì)，結(jié)果是在硅、砷化鎵或某些其它半導(dǎo)體材料上淀積，柵極電介質(zhì)都可以具有高完整性，。該結(jié)果說(shuō)明砷化鎵將變成用于大多數(shù)集成電路的最優(yōu)選擇而不僅僅是當(dāng)今半導(dǎo)體市場(chǎng)中的適合的選擇。
圖2所示的是包括襯底20、阻擋層電介質(zhì)(barrier dielectric)22、高K電介質(zhì)24以及半導(dǎo)體26的集成電路的一部分18。在這種情況下，高K介電質(zhì)24與圖1的薄膜14相像或類(lèi)似之處在于它是鑭鋁合金。導(dǎo)體26類(lèi)似于導(dǎo)體16，襯底20類(lèi)似于圖1中的襯底12。由于其所需特性，選擇也可被稱(chēng)為間層(interfacial layer)的阻擋層電介質(zhì)22作為絕緣體。例如，其可能是氧化鋁、氧化硅或氮氧化硅。對(duì)于這種情況，氧化鋁是特別好的選擇，因?yàn)樗哂辛己玫慕^緣特性并且具有稍微高于氧化硅的介電常數(shù)。提供阻擋層電介質(zhì)22可以確保高K電介質(zhì)24與阻擋層電介質(zhì)22的組合具有足夠的絕緣特性來(lái)防止不希望的電流。例如，該組合將具有高帶隙并且將具有足夠高的介電常數(shù)。特別地，這使得高帶隙材料直接與作為電子注入的電勢(shì)源的襯底20相接觸。如果選擇用于襯底20的材料具有鑭鋁合金的問(wèn)題，那么對(duì)阻擋層電介質(zhì)22的另一種可能的使用是將其作為擴(kuò)散阻擋層。
圖3所示的為由襯底30、介電薄膜32以及導(dǎo)體34組成的集成電路的一部分28。在這種情況下，襯底30類(lèi)似于襯底20和12，導(dǎo)體34類(lèi)似于導(dǎo)體26和16。介電薄膜32代替了電介質(zhì)14和電介質(zhì)22與24的組合。在這種情況下，介電薄膜32具有鑭的分級(jí)濃度。在介電薄膜32中，在與襯底30的接觸面附近，該材料基本上是純氧化鋁。在移向?qū)w34過(guò)程中，鑭濃度持續(xù)增加，直到在接觸面附近以及在與導(dǎo)體34的接觸面處的介電薄膜32中，鋁和鑭達(dá)到1比1的比率為止。這種方法的好處在于在幾乎緊挨襯底30處提供所需高帶隙從而避免氧化鋁和鑭鋁合金間的任何突變接觸面。也可通過(guò)控制濃度增長(zhǎng)的速率來(lái)調(diào)整最終的介電常數(shù)，即在與導(dǎo)體34的接觸面之前，能很好地實(shí)現(xiàn)鋁和鑭間1比1的比率。用于分級(jí)的另一種替代方案是繼續(xù)超過(guò)1比1的比率以使鑭的濃度超過(guò)鋁的濃度。
在使用ALCVD的情況下，淀積的初相將不包括鑭。第一層將僅為鋁和氧，從而可繼續(xù)所需的多層并且鑭可以以一個(gè)增長(zhǎng)的速率來(lái)代替鋁，直到鑭和鋁間達(dá)到1比1的比率為止。實(shí)際上，可期望獲得高于鋁濃度的鑭濃度。風(fēng)險(xiǎn)在于如果鑭太多，而在提供較高介電常數(shù)中的較高鑭濃度的好處在于可提供實(shí)際上期望鑭多于鋁的情況，那么這將會(huì)降低薄膜的質(zhì)量。在這種情況下，在最接近導(dǎo)體34的接觸面，在濃度方面，鑭將高于鋁。
圖4所示的為由襯底34、阻擋層電介質(zhì)36、高K電介質(zhì)38、阻擋層電介質(zhì)40和導(dǎo)體42組成的集成電路的一部分32。在這種情況下，襯底34類(lèi)似于襯底12、20和30。阻擋層電介質(zhì)36類(lèi)似于阻擋層22。高K電介質(zhì)38類(lèi)似于高K電介質(zhì)14和24。導(dǎo)體24類(lèi)似于導(dǎo)體16、26和34。阻擋層40在高K電介質(zhì)38和導(dǎo)體42間提供阻擋。阻擋層40用于導(dǎo)體42具有與高K電介質(zhì)38兼容問(wèn)題的情況。同樣最有可能在氧化鋁、氧化硅以及氮氧化硅中選擇阻擋層40。阻擋層電介質(zhì)40的目的將是在導(dǎo)體42和高K電介質(zhì)38間提供擴(kuò)散阻擋。當(dāng)然，將期望阻擋層40具有高介電常數(shù)，但其目的是防止導(dǎo)體42和高K電介質(zhì)38間的問(wèn)題。最優(yōu)選擇很可能是氧化鋁，因?yàn)樗哂懈哂谘趸璧慕殡姵?shù)。
圖5所示是由導(dǎo)體46、高K電介質(zhì)48以及導(dǎo)體50組成的集成電路的一部分44。在這種情況下，高K電介質(zhì)適合處于兩個(gè)導(dǎo)體之間。這主要出現(xiàn)在導(dǎo)體46是用于存儲(chǔ)電荷的浮柵的情況中。這也可發(fā)生在46和50由用于存儲(chǔ)電荷的電容偏板組成的情況中。一個(gè)這種例子是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元。在這種情況下，也期望高K電介質(zhì)48具有高介電常數(shù)以及具有所需的低泄漏特性。
如圖5所示，高K電介質(zhì)48是具有分級(jí)濃度的鑭鋁合金。在中間最大化鑭的濃度，而在與導(dǎo)體46的接觸面處以及在導(dǎo)體50的接觸面處為純的或幾乎純的氧化鋁。這在與導(dǎo)體46的接觸面以及與導(dǎo)體50的接觸面處提供了相對(duì)高的介電常數(shù)以及高帶隙，以便它成為高K電介質(zhì)和良好的絕緣體。通過(guò)給高K電介質(zhì)48分級(jí)，避免了絕緣體類(lèi)型間的急劇接觸面。材料類(lèi)型間的急劇過(guò)渡有助于截留電荷的位置。通過(guò)濃度分級(jí)，避免了急劇接觸面。在晶體管的情況下，最重要的是在僅僅挨著襯底的位置要具有高帶隙，因?yàn)樵谠撎幙赡茏⑷腚姾?，而在部?4的情況中，可從導(dǎo)體50或?qū)w46注入電荷。因此，期望在與導(dǎo)體50和導(dǎo)體46的接觸面處具有高帶隙。
圖6所示為由導(dǎo)體54、阻擋層電介質(zhì)56、高K電介質(zhì)58、阻擋層電介質(zhì)60以及導(dǎo)體62組成的集成電路的一部分52。其類(lèi)似于圖5的結(jié)構(gòu)。導(dǎo)體54類(lèi)似于導(dǎo)體46，導(dǎo)體62類(lèi)似于導(dǎo)體50，層56、58和60的組合類(lèi)似于圖5中的高K電介質(zhì)48。在圖6的情況中，同時(shí)操作介電層56和60以提供高帶隙以及作為導(dǎo)體62和54與高K電介質(zhì)58間的擴(kuò)散阻擋層。因此，增加阻擋層56和60對(duì)于足夠的絕緣質(zhì)量和向高K電介質(zhì)58提供擴(kuò)散阻擋層來(lái)說(shuō)均是必要的。導(dǎo)體54和62可具有不同特性。一種可是多晶硅。另一種可是金屬，在其中情況下，阻擋層電介質(zhì)的類(lèi)型可期望是不同的。高K電介質(zhì)58包括鑭鋁合金，具有用于圖1-5的襯底的薄膜的鑭鋁合金所述的好處。
在兩個(gè)導(dǎo)體不同于晶體管的形成的情況下，需要阻擋層的可能性增加了，因?yàn)閷?shí)際上，在某些情況下，期望在導(dǎo)體2和54間出現(xiàn)注入。因此，需要阻擋層56和60或如圖5中的分級(jí)的可能性(以使當(dāng)不期望這種注入發(fā)生時(shí)就不會(huì)發(fā)生)將很可能是實(shí)際上發(fā)生的情況。因此，需要阻擋層56和60或圖5所示的分級(jí)的可能性大于通過(guò)注入存儲(chǔ)電荷的情況。同樣，在完全充當(dāng)電容器的情況下，仍然更有可能需要阻擋層56和60。電容器的主要目的是存儲(chǔ)電荷以使在導(dǎo)體的接觸面處具有高帶隙的重要性甚至將比用于晶體管更重要。
盡管在不同的實(shí)施例中已經(jīng)描述了該發(fā)明，但是也可以有可用在組合中的其它實(shí)施例以及其它材料，它們將提供與本發(fā)明有關(guān)的好處或其中的一些好處。除所提及的那些材料之外，也可使用其它材料。此外，也可增加材料到鑭鋁合金中，除由所述的組合中的鑭鋁合金和不同濃度提供的好處之外，還可提供其它的好處。因此，權(quán)利要求書(shū)限定本發(fā)明的范圍。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，其包括半導(dǎo)體襯底；介電層，其包括在所述半導(dǎo)體襯底上的鑭、鋁和氧；和在所述介電層上的電極層。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其進(jìn)一步包括在所述半導(dǎo)體襯底和所述介電層之間的間層。
3.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中，所述間層包括從硅、氮、氧和鋁組成的組中選擇的元素。
4.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其進(jìn)一步包括在所述介電層和所述電極層之間的間層。
5.如權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其中，所述間層包括從由硅、氮、氧和鋁組成的組中選擇的元素。
6.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述介電層是鑭鋁合金。
7.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述介電層是非晶的。
8.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體襯底是從單晶硅、砷化鎵、絕緣體上外延硅、硅鍺以及鍺組成的組中選擇的。
9.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述電極層是柵電極。
10.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述介電層的一個(gè)元素是從0到高于0的一個(gè)預(yù)定量分級(jí)的。
11.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中，所述預(yù)定量是化學(xué)計(jì)量。
12.一種半導(dǎo)體結(jié)構(gòu)，其包括第一導(dǎo)電層；介電層，其包括在所述第一導(dǎo)電層上的鑭、鋁和氧；和在所述介電層上的第二導(dǎo)電層。
13.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第二導(dǎo)電層是浮柵。
14.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，所述介電層是鑭鋁合金。
15.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，所述介電層是非晶的。
16.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其進(jìn)一步包括第一間層，位于所述第一導(dǎo)電層和所述介電層之間；和第二間層，位于所述介電層和所述第二導(dǎo)電層之間。
17.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一間層包括從由硅、氮、氧和鋁組成的組中選擇的元素。
18.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第二間層包括從由硅、氮、氧和鋁組成的組中選擇的元素。
19.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一間層和所述第二間層為相同的材料。
20.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，所述介電層從所述第一間層和所述第二間層都從0到一個(gè)預(yù)定量分級(jí)。
21.如權(quán)利要求20所述的半導(dǎo)體結(jié)構(gòu)，其中，所述預(yù)定量是化學(xué)計(jì)量。
22.一種用于形成半導(dǎo)體結(jié)構(gòu)的方法，其包括在半導(dǎo)體襯底上形成由鑭、鋁以及氧組成的介電層；和在所述介電層上形成電極層。
23.如權(quán)利要求22所述的方法，其中，所述介電層是通過(guò)原子層化學(xué)汽相淀積、物理汽相淀積、有機(jī)金屬化學(xué)汽相淀積或脈沖激光淀積形成的。
24.如權(quán)利要求22所述的方法，其進(jìn)一步包括在所述半導(dǎo)體襯底和所述介電層之間形成間層。
25.如權(quán)利要求22所述的方法，其進(jìn)一步包括在所述介電層上，在所述介電層和電極層之間形成間層。
26.一種半導(dǎo)體裝置，包括從具有半導(dǎo)體表面和導(dǎo)電層的襯底中選擇的第一材料；第二材料，所述第二材料是導(dǎo)電的層；第三材料，位于所述第一和第二材料之間，并包括鑭、鋁和氧，其中，所述第二材料是非晶的。
全文摘要
介電層包括鑭、鋁和氧，并形成在兩個(gè)導(dǎo)體之間或?qū)w和襯底之間。在一個(gè)實(shí)施例中，介電層對(duì)鑭或鋁進(jìn)行分級(jí)。在另一實(shí)施例中，在導(dǎo)體或襯底與介電層間形成絕緣層。介電層可通過(guò)原子層化學(xué)汽相淀積、物理汽相淀積、有機(jī)金屬化學(xué)汽相淀積或脈沖激光淀積形成。
文檔編號(hào)H01L27/115GK1582499SQ01822934
公開(kāi)日2005年2月16日 申請(qǐng)日期2001年12月18日 優(yōu)先權(quán)日2001年3月20日
發(fā)明者維迪亞S.考?？? 比奇-延·源, 斯里尼瓦斯V·皮耶塔姆巴拉姆, 詹姆斯·肯尼恩·Ⅲ·謝恩 申請(qǐng)人:摩托羅拉公司