嵌入式存儲芯片、嵌入式電子設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及存儲設(shè)備，特別是涉及一種嵌入式存儲芯片和嵌入式電子設(shè)備。
【背景技術(shù)】
[0002]現(xiàn)有的電子產(chǎn)品如智能手表、智能手環(huán)等設(shè)備，功能越來越多，但容納內(nèi)部電路的空間確有限，且產(chǎn)品越來越朝著輕薄化，小型化的方向發(fā)展，因此對嵌入式芯片的集成度要求越來越高，而現(xiàn)有的嵌入式存儲芯片在使用時，都需要再另外配置一個內(nèi)存芯片以存儲一些啟動代碼等程序，這樣，由于嵌入式存儲芯片以及內(nèi)存芯片都需要在印刷電路板上占據(jù)一定的面積，因此對電子產(chǎn)品的進一步小型化造成了限制。
【實用新型內(nèi)容】
[0003]基于此，有必要針對現(xiàn)有的嵌入式存儲芯片結(jié)構(gòu)給嵌入式電子設(shè)備進一步小型化造成限制的問題，提供一種高度集成的嵌入式存儲芯片。
[0004]此外，還有必要提供一種集成度高的嵌入式電子設(shè)備。
[0005]一種嵌入式存儲芯片，包括本體，封裝在本體內(nèi)的控制集成電路晶粒和NandFlash存儲集成電路晶粒，以及設(shè)置在本體上的第一接口接點，所述控制集成電路晶粒設(shè)置有第一接口，所述Nand Flash存儲集成電路晶粒與所述控制集成電路晶粒電連接，所述第一接口接點與所述第一接口電連接，所述嵌入式存儲芯片還包括封裝在所述本體內(nèi)的SPINor Flash存儲集成電路晶粒，以及與所述SPINor Flash存儲集成電路晶粒電連接的第二接口接點，所述第二接口接點設(shè)置在所述本體上，所述第二接口接點為SPI接口接點，所述第二接□接點至少包括電源線、地線、數(shù)據(jù)輸出線、數(shù)據(jù)輸入線、片選線、時鐘線6個接點。
[0006]在其中一個實施例中，所述第二接口接點還包括狀態(tài)保持線接點和寫保護線接點。
[0007]在其中一個實施例中，所述第一接口為SD接口，所述第一接口接點為SD接口接點，所述第一接口接點至少包括電源線、地線、數(shù)據(jù)線0、數(shù)據(jù)線1、數(shù)據(jù)線2、數(shù)據(jù)線3、時鐘線、命令線八個接點。
[0008]在其中一個實施例中，所述第一接口為USB接口，所述第一接口接點為USB接口接點，所述第一接口接點至少包括電源線、地線、正數(shù)據(jù)線、負數(shù)據(jù)線四個接點。
[0009]在其中一個實施例中，所述第一接口為eMMC接口，所述第一接口接點為eMMC接口接點，所述第一接口接點至少包括電源線1、電源線2、地線、時鐘線、命令線、復(fù)位線、8個數(shù)據(jù)線14個接點。
[0010]在其中一個實施例中，所述嵌入式存儲芯片的本體上設(shè)置有30個接點，除第一接口接點和第二接口接點外，還包括內(nèi)核電源線接點以及保留的電源線接點，其余接點為暫時不使用的保留接點。
[0011]在其中一個實施例中，所述嵌入式存儲芯片長、寬、高的尺寸為8mm*8mm*0.8mm，其中長、寬的公差尺寸為正負0.1mm，高的公差尺寸為正負0.01mm。
[0012]在其中一個實施例中，所述30個接點按5行6列的方式在所述本體表面居中均勻分布，所述接點為圓形焊盤接點，半徑為0.6_，其中第I列接點到第6列接點的距離為6mm，第I行接點到第5行接點的距離為4.8mm，相鄰兩個接點的距離為1.2mm。
[0013]一種嵌入式電子設(shè)備，包括如上述的嵌入式存儲芯片。
[0014]上述嵌入式存儲芯片和嵌入式電子設(shè)備，將Nand Flash存儲集成電路晶粒和SPINor Flash存儲集成電路晶粒封裝在一個芯片內(nèi)，并在芯片本體上設(shè)置SPINor Flash存儲集成電路晶粒的接口接點，使一個芯片具備多種存儲功能，便于嵌入式電子設(shè)備印刷電路板的設(shè)計，且能夠有效減少芯片占用印刷電路板的面積，從而節(jié)約印刷電路板的空間，便于產(chǎn)品的小型化設(shè)計。
【附圖說明】
[0015]圖1為一個實施例中嵌入式存儲芯片的電路結(jié)構(gòu)示意圖；
[0016]圖2為一個實施例中嵌入式存儲芯片的焊盤分布示意圖；
[0017]圖3為一個實施例中嵌入式存儲芯片的結(jié)構(gòu)尺寸示意圖。
【具體實施方式】
[0018]為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0019]圖1為一個實施例中嵌入式存儲芯片的電路結(jié)構(gòu)示意圖；圖2為一個實施例中的焊盤分布示意圖。如圖1和圖2所示，該嵌入式存儲芯片10，包括本體106，封裝在本體106內(nèi)的控制集成電路晶粒101和Nand Flash存儲集成電路晶粒102，以及設(shè)置在本體上的第一接口接點103，所述控制集成電路晶粒101設(shè)置有第一接口，所述Nand Flash存儲集成電路晶粒102與所述控制集成電路晶粒101電連接，所述第一接口接點103與所述第一接口電連接，所述嵌入式存儲芯片10還包括封裝在所述本體106內(nèi)的SPI Nor Flash存儲集成電路晶粒104，以及與所述SPI Nor Flash存儲集成電路晶粒104電連接的第二接口接點105，所述第二接口接點105設(shè)置在所述本體106上，所述第二接口接點105為SPI接口接點，所述第二接口接點105至少包括電源線(SP1-VCC)、地線(GND)、數(shù)據(jù)輸出線(SP1-DO)、數(shù)據(jù)輸入線(SP1-DI)、片選線(SP1-CS)、時鐘線(SP1-CLK) 6個接點。
[0020]在一個具體的實施例中，如圖2所示，所述第二接口接點105還包括狀態(tài)保持線接點(SP1-HOLD)和寫保護線接點(SP1-WP)。
[0021 ] 在一個具體的實施例中，如圖2所示，所述第一接口為SD接口，所述第一接口接點103為SD接口接點，所述第一接口接點103至少包括電源線(VCCSD)、地線(GND)、數(shù)據(jù)線O(SDDO)、數(shù)據(jù)線1(3001)、數(shù)據(jù)線2(3002)、數(shù)據(jù)線3(3003)、時鐘線(SDCLK)、命令線(SDCMD)八個接點。
[0022]在一個具體的實施例中，所述第一接口為USB接口，所述第一接口接點103為USB接口接點，所述第一接口接點103至少包