非易失性存儲器件及其操作方法
【專利說明】非易失性存儲器件及其操作方法
[0001]相關申請的交叉引用
[0002]本申請要求于2014年10月13日向韓國知識產權局提交的申請?zhí)枮?0-2014-0137818的韓國專利申請的優(yōu)先權，其全部公開內容通過引用整體合并于此。
技術領域
[0003]各種實施例總體涉及一種非易失性存儲器件及其操作方法，更具體地，涉及一種三維非易失性存儲器件的擦除操作。
【背景技術】
[0004]非易失性存儲器件可以被分類為二維(2D)非易失性存儲器件或三維(3D)非易失性存儲器件。在2D非易失性存儲器件中，串平行于襯底的方向來安置。在3D非易失性存儲器件中，串安置在襯底的垂直方向上。例如，3D非易失性存儲器件可以包括安置在襯底的垂直方向上的多個垂直溝道層。存儲層圍繞垂直溝道層。3D非易失性存儲器件也可以包括沿著存儲層層疊并彼此分開的多個字線。
[0005]然而，不同于2D非易失性存儲器件，3D非易失性存儲器件的字線是用不同的層來層疊的。因此，在字線之間可以存在電阻，且這種電氣差異可以降低3D非易失性存儲器件的操作可靠性。

【發(fā)明內容】

[0006]根據(jù)一個實施例的非易失性存儲器件的操作方法可以包括:擦除包括在存儲塊的多個串中的存儲單元。存儲單元可以耦接在位線與公共源極線之間。該操作方法可以包括:對存儲單元之中的具有低擦除速度的被選存儲單元執(zhí)行擦除驗證操作。該操作方法可以包括:重復存儲單元的擦除和擦除驗證操作的執(zhí)行，直到擦除驗證操作通過為止。
[0007]根據(jù)一個實施例的非易失性存儲器件可以包括:存儲塊，被配置用于儲存數(shù)據(jù)；電路組，被配置用于對存儲塊執(zhí)行測試操作和主擦除操作；以及儲存單元，被配置用于儲存關于包括慢單元的頁的地址信息。該非易失性存儲器件可以包括控制電路，控制電路被配置用于控制電路組來在主擦除操作期間擦除包括在存儲塊中的存儲單元，來基于地址信息而對慢單元執(zhí)行擦除驗證操作，以及來執(zhí)行主擦除操作直到擦除驗證操作通過為止。
【附圖說明】
[0008]圖1是圖示根據(jù)一個實施例的半導體器件的例示的示圖。
[0009]圖2是圖示根據(jù)一個實施例的測試操作的例示的流程圖。
[0010]圖3是圖示圖2中示出的在測試擦除驗證操作期間選擇慢單元的方法的例示的示圖。
[0011]圖4是圖示根據(jù)一個實施例的擦除操作的例示的流程圖。
[0012]圖5是圖示具有三維結構的串的例示的透視圖。
[0013]圖6是圖示根據(jù)第一實施例的擦除操作的例示的示圖。
[0014]圖7是圖示根據(jù)第二實施例的擦除操作的例示的示圖。
[0015]圖8是圖示根據(jù)一個實施例的具有三維結構的串的例示的透視圖。
[0016]圖9是圖示根據(jù)第三實施例的擦除操作的例示的示圖。
[0017]圖10是圖示根據(jù)第四實施例的擦除操作的例示的示圖。
[0018]圖11是圖示包括根據(jù)一個實施例的半導體器件的固態(tài)驅動的例示的框圖。
[0019]圖12是圖示包括根據(jù)一個實施例的半導體器件的存儲系統(tǒng)的例示的框圖。
[0020]圖13是圖示包括根據(jù)一個實施例的半導體器件的計算系統(tǒng)的例示的示意性框圖。
【具體實施方式】
[0021 ] 在下文中，將參照附圖來詳細地描述實施例的各種示例。附圖被提供以允許本領域技術人員理解各種實施例的范圍。然而，本公開可以以不同形式來實現(xiàn)，而不應當被解釋為局限于所陳述的實施例。相反地，提供這些實施例使得本公開將徹底且完整。此外，提供實施例以將本申請的范圍充分地傳達給本領域技術人員。
[0022]各種實施例總體而言可以涉及一種非易失性存儲器件及其操作方法，該非易失性存儲器件能夠改善三維存儲器件的擦除操作的可靠性。
[0023]圖1是圖示根據(jù)一個實施例的半導體器件1000的例示的示圖。
[0024]參見圖1，半導體器件1000可以包括被配置用于儲存數(shù)據(jù)的存儲單元陣列110和被配置用來執(zhí)行存儲單元陣列110的編程操作、讀取操作或擦除操作的電路組120。半導體器件1000可以包括被配置用來控制電路組120的控制電路130。
[0025]存儲單元陣列110可以包括彼此具有基本上相同的配置的多個存儲塊。存儲塊中的每個可以包括多個串。多個串中的每個可以包括儲存數(shù)據(jù)的多個存儲單元，且具有安置在關于襯底的垂直方向上或基本上垂直的方向上的三維結構。存儲單元可以包括在其中儲存一位數(shù)據(jù)的單電平單元(SLC)、在其中可以儲存兩位數(shù)據(jù)的多電平單元(MLC)、三電平單元(TLC)或四電平單元(QLC)。例如，在多電平單元(MLC)的每個中可以儲存兩位數(shù)據(jù)，在三電平單元(TLC)的每個中可以儲存三位數(shù)據(jù)，而在四電平單元(QLC)的每個中可以儲存四位數(shù)據(jù)。
[0026]電路組120可以包括電壓發(fā)生器21、行解碼器22和頁緩沖器23。電路組120可以包括列解碼器24和輸入/輸出電路25。
[0027]電壓發(fā)生器21可以響應于操作命令信號0P_CMD來產生包括各種電平的操作電壓。例如，為了執(zhí)行擦除操作，電壓發(fā)生器21可以產生例如(但不局限為)擦除電壓Vera、通過電壓Vpass、擦除驗證電壓Vf、選擇導通電壓VSL和管道導通電壓VPL。電壓發(fā)生器21可以產生用于各種操作所必需的各種電壓。在擦除操作期間，擦除電壓Vera、通過電壓Vpass、擦除驗證電壓Vf、選擇導通電壓VSL和管道導通電壓VPL可以被施加到行解碼器22。
[0028]行解碼器22可以選擇包括在存儲單元陣列110中的存儲塊中的一個。行解碼器22可以響應于行地址RADD來選擇包括在存儲單元陣列110中的存儲塊中的一個，且可以將操作電壓傳送到連接至被選存儲塊的字線WL、漏極選擇線DSL和源極選擇線SSL。
[0029]頁緩沖器23可以通過位線BL來連接或電耦接至存儲塊。頁緩沖器23可以在編程操作、讀取操作和/或擦除操作期間與被選存儲塊交換數(shù)據(jù)，并可以響應于頁緩沖器控制信號PBSIGNALS來暫時地儲存被傳送的數(shù)據(jù)。
[0030]列解碼器24可以與頁緩沖器23交換數(shù)據(jù)。列解碼器24可以響應于列地址CADD來與頁緩沖器23交換數(shù)據(jù)。
[0031]輸入/輸出電路25可以將從外部設備傳送來的命令信號CMD和地址ADD傳送到控制電路130。輸入/輸出電路25可以將從外部設備傳送來的數(shù)據(jù)DATA傳送到列解碼器24，以及將從列解碼器24傳送來的數(shù)據(jù)DATA輸出到外部設備，或將數(shù)據(jù)DATA傳送到控制電路130。
[0032]控制電路130可以響應于命令信號CMD和地址ADD來控制電路組120?？刂齐娐?30可以控制電路組120，使得電路組120可以在半導體器件1000的測試擦除操作期間判定慢單元并儲存慢單元的地址。控制電路130可以在測試擦除操作之后執(zhí)行擦除操作，而基于儲存的地址信息僅對慢單元執(zhí)行擦除驗證操作。
[0033]圖2是圖示根據(jù)一個實施例的測試擦除操作的例示的流程圖。
[0034]參見圖2，可以在執(zhí)行測試擦除操作(202)之前執(zhí)行測試編程操作(201)。例如，測試編程操作可以通過用任意測試數(shù)據(jù)對包括在存儲單元陣列110(見圖1)中的存儲塊之中的被選存儲塊編程來執(zhí)行。測試編程操作可以通過例如增量階躍脈沖編程(ISPP)方法或者不執(zhí)行編程驗證操作來執(zhí)行。
[0035]在完成測試編程操作之后，可以執(zhí)行測試擦除操作(202) ο測試擦除操作可以通過施加測試擦除電壓到耦接至被選存儲塊的位線、公共源極線以及管道線來執(zhí)行。例如，測試擦除操作可以通過施加具有單脈沖的測試擦除電壓到位線、公共源極線和管道線以預定的時間段、或者通過施加具有與測試擦除電壓基本上相同的電平的多個擦除脈沖以預定的時間段來執(zhí)行。
[0036]在擦除包括在被選存儲塊中的存儲單元之后，可以從擦除的存儲單元中選出慢單元，且被選慢單元的地址可以被儲存(203)。為了判定慢單元，可以執(zhí)行測試擦除驗證操作。測試擦除驗證操作可以通過使用測試驗證電壓來執(zhí)行。例如，測試擦除驗證操作可以通過施加測試驗證電壓到耦接至被選存儲塊的所有字線來執(zhí)行。在測試擦除驗證操作期間，具有比測試驗證電壓高的閾值電壓的存儲單元可以被選擇作為慢單元，且關于包括被選慢單元的頁的地址信息可以被儲存在圖1中示出的半導體器件1000的儲存單元中。
[0037]頁可以指耦接至同一字線的存儲單元組。因此，在三維結構的半導體器件中，頁可以指包括在被選存儲塊的同一層中的存儲單元組。包括在半導體器件1000中的任意儲存單元可以被用作在其中儲存關于包括慢單元的頁的地址信息的儲存單元。例如，包括在圖1中示出的控制電路130中的儲存單元、包括在存儲單元陣列110中的某些存儲單元(例如，標志單元)可以被使用，以及僅儲存通過測試操作而提取的頁的地址的單獨的儲存單元可以被使用。
[0038]當對被選頁的測試擦除驗證操作的結果被判定為失敗時，關于被選頁的地址信息可以被儲存在儲存單元中?？梢詫Υ鎯K中的每個執(zhí)行上述的測試擦除操作(201、202和203)。關于包括慢單元的頁的地址信息可以根據(jù)每個存儲塊而變化。
[0039]圖3是圖示圖2中示出的在測試擦除驗證操作期間選擇慢單元的方法的例示的示圖。
[0040]參見圖3，當測試擦除操作對被執(zhí)行了測試編程操作的存儲單元PV執(zhí)行時，存儲單元的閾值電壓可以降低(310)。然而，盡管為相同的測試擦除電壓，每個存儲單元仍可以由于其電特性上的差異而以不同的速度擦除。擦除的存儲單元的閾值電壓(310)之中具有比測試驗證電壓Vf_test高的閾值電壓(300)的存儲單元可以以比具有低于測試驗證電壓Vf_test的閾值電壓的存儲單元慢的速率擦除。測試驗證電壓Vf_test可以被設置在OV與擦除驗證電壓之間。擦除驗證電壓可以指在擦除操作