用于使用感測電路執(zhí)行比較運算的設(shè)備與方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大體上涉及半導(dǎo)體存儲器及方法，且更特定來說，涉及與使用感測電路執(zhí)行比較運算有關(guān)的設(shè)備及方法。
【背景技術(shù)】
[0002]存儲器裝置通常被提供為計算機或其它電子系統(tǒng)中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器，包含易失性存儲器及非易失性存儲器。易失性存儲器可需要電源以維持其數(shù)據(jù)(舉例來說，主機數(shù)據(jù)、錯誤數(shù)據(jù)等等)且包含隨機存取存儲器(RAM)、動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)、同步動態(tài)隨機存取存儲器(SDRAM)及晶閘管隨機存取存儲器(TRAM)以及其它。非易失性存儲器可在未供電時通過保持所存儲的數(shù)據(jù)而提供永久性數(shù)據(jù)，且可包含NAND快閃存儲器、NOR快閃存儲器及電阻可變存儲器(例如相變隨機存取存儲器(PCRAM))、電阻式隨機存取存儲器(RRAM)及磁阻式隨機存取存儲器(MRAM)(例如自旋力矩轉(zhuǎn)移隨機存取存儲器(STT RAM))以及其它。
[0003]電子系統(tǒng)通常包含若干處理資源(舉例來說，一或多個處理器)，其可檢索及執(zhí)行指令且將所執(zhí)行指令的結(jié)果存儲到適合位置。處理器可包括若干功能單元(例如算術(shù)邏輯單元(ALU)電路、浮點單元(FPU)電路及/或組合邏輯塊)，舉例來說，所述功能單元可用以通過對數(shù)據(jù)(舉例來說，一或多個操作數(shù))執(zhí)行邏輯運算(例如AND、OR、NOT、NAND、NOR及XOR邏輯運算)而執(zhí)行指令。舉例來說，功能單元電路(FUC)可用以對操作數(shù)執(zhí)行算術(shù)運算，例如加法、減法、乘法及/或除法。
[0004]在將指令提供到FUC以供執(zhí)行的過程中可涉及電子系統(tǒng)中的若干組件。指令可由(例如)處理資源(例如控制器及/或主機處理器)產(chǎn)生。數(shù)據(jù)(舉例來說，將對其執(zhí)行指令的操作數(shù))可存儲于可由FUC存取的存儲器陣列中。可從所述存儲器陣列檢索指令及/或數(shù)據(jù)且可在FUC開始對所述數(shù)據(jù)執(zhí)行指令之前序列化及/或緩沖指令及/或數(shù)據(jù)。此外，因為可通過FUC以一或多個時鐘循環(huán)執(zhí)行不同類型的運算，所以也可序列化及/或緩沖指令及/或數(shù)據(jù)的中間結(jié)果。
[0005]執(zhí)行指令(舉例來說，作為程序執(zhí)行的部分)可涉及執(zhí)行運算(例如比較運算)，且可將結(jié)果提供(舉例來說，報告)到處理資源作為(舉例來說)算法的執(zhí)行流程的部分。此類比較及報告功能性可啟用(例如)“如果-則-否則”程序化流程，此通常是程序執(zhí)行的部分。
【附圖說明】
[0006]圖1是根據(jù)本發(fā)明的若干實施例的呈包含存儲器裝置的計算系統(tǒng)的形式的設(shè)備的框圖。
[0007]圖2說明根據(jù)本發(fā)明的若干實施例的耦合到感測電路的存儲器陣列的一部分的示意圖。
[0008]圖3說明根據(jù)本發(fā)明的若干實施例的耦合到感測電路的存儲器陣列的一部分的示意圖。
[0009]圖4說明根據(jù)本發(fā)明的若干實施例的用于執(zhí)行比較運算的方法的實例。
【具體實施方式】
[0010]本發(fā)明包含與使用感測電路執(zhí)行比較運算有關(guān)的設(shè)備及方法。一種實例方法包括將存儲器陣列的輸入/輸出(1)線(舉例來說，本地1線(L10線))充電(舉例來說，預(yù)充電)到一電壓(舉例來說，一預(yù)充電電壓)。所述方法可包含通過激活所述存儲器陣列的若干存取線及感測耦合到所述若干存取線的若干存儲器單元來確定存儲于所述存儲器陣列中的數(shù)據(jù)是否匹配比較值。所述方法可包含感測所述L1線的所述電壓(舉例來說，預(yù)充電電壓)是否響應(yīng)于對應(yīng)于所述若干存儲器單元的選定解碼線(舉例來說，列解碼線)的激活而改變。在本發(fā)明中，“線”意味著至少兩個節(jié)點之間的可操作耦合。
[0011]本發(fā)明的若干實施例可提供益處，例如與確定比較值(舉例來說，特定數(shù)據(jù)值及/或數(shù)據(jù)值集合)與存儲于存儲器陣列中的數(shù)據(jù)值之間是否存在匹配相關(guān)聯(lián)的經(jīng)改進比較及報告功能性。例如，若干實施例可實現(xiàn)識別特定數(shù)據(jù)是否存儲于若干存儲器單元中而(例如)不經(jīng)由總線(舉例來說，數(shù)據(jù)總線、地址總線、控制總線)將數(shù)據(jù)傳送出存儲器陣列及感測電路?？蓪⒋鎯τ陉嚵兄械臄?shù)據(jù)是否匹配比較值的確定報告到(例如)控制電路(舉例來說，到裸片上控制器及/或到外部主機)?？蓪⒋鎯τ陉嚵兄械臄?shù)據(jù)是否匹配比較值的確定報告到存儲器陣列中。此類比較及報告功能性可與執(zhí)行若干邏輯運算(舉例來說，AND、N0T、N0R、NAND、X0R等等)相關(guān)聯(lián)。然而，實施例不受限制于這些實例。
[0012]而且，與各種處理資源相關(guān)聯(lián)的電路(例如FUC)可能不符合與存儲器陣列相關(guān)聯(lián)的間距規(guī)則。舉例來說，存儲器陣列的單元可具有4F2或6F2單元大小，其中“F”是對應(yīng)于單元的特征大小。與先前系統(tǒng)的FUC相關(guān)聯(lián)的裝置(舉例來說，邏輯門)可能無法形成于與存儲器單元的間距上，此可影響(舉例來說)芯片大小及/或存儲器密度。
[0013]在本發(fā)明的以下詳細描述中，參考形成本發(fā)明的一部分的附圖，且在附圖中以說明的方式展示可如何實踐本發(fā)明的一或多個實施例。足夠詳細地描述這些實施例以使所屬領(lǐng)域的一般技術(shù)人員能夠?qū)嵺`本發(fā)明的實施例，且應(yīng)理解，在不脫離本發(fā)明的范圍的情況下，可利用其它實施例且可進行過程、電氣及/或結(jié)構(gòu)改變。如本文中所使用，標(biāo)示符“N”、“P”、“R”等等(尤其關(guān)于圖式中的元件符號)可指示:可包含如此指定的若干特定特征。如本文中所使用，“若干”特定事物可指代此類事物中的一或多者(舉例來說，若干存儲器陣列可指代一或多個存儲器陣列)。
[0014]本文中的圖遵循編號規(guī)定，其中首位數(shù)字或前幾位數(shù)字對應(yīng)于圖式圖號且剩余數(shù)字識別圖式中的元件或組件?？赏ㄟ^使用類似數(shù)字識別不同圖之間的類似元件或組件。舉例來說，130可參考圖1中的元件“30”，且類似元件在圖2中可被稱為230。如將了解，可添加、交換及/或消除在本文中的各種實施例中所展示的元件以便提供本發(fā)明的若干額外實施例。另外，如將了解，圖中所提供的元件的比例及相對尺寸希望說明本發(fā)明的某些實施例，且不應(yīng)在限制性意義上理解。
[0015]圖1是根據(jù)本發(fā)明的若干實施例的呈包含存儲器裝置120的計算系統(tǒng)100的形式的設(shè)備的框圖。如本文中所使用，存儲器裝置120、存儲器陣列130及/或感測電路150也可被單獨視為“設(shè)備”。
[0016]系統(tǒng)100包含主機110，主機110耦合到包含存儲器陣列130的存儲器裝置120。主機110可為主機系統(tǒng)，例如個人膝上型計算機、桌上型計算機、數(shù)碼相機、移動電話或存儲卡讀卡器，以及各種其它類型的主機。主機110可包含系統(tǒng)主機板及/或背板且可包含若干處理資源(舉例來說，一或多個處理器、微處理器或一些其它類型的控制電路)。系統(tǒng)100可包含單獨的集成電路或主機110及存儲器裝置120兩者可都在相同的集成電路上。系統(tǒng)100可為(例如)服務(wù)器系統(tǒng)及/或高性能計算(HPC)系統(tǒng)及/或高性能計算(HPC)系統(tǒng)的部分。盡管圖1中展示的實例說明具有范紐曼(Von Neumann)架構(gòu)的系統(tǒng)，但本發(fā)明的實施例可以非范紐曼架構(gòu)(舉例來說，圖靈機(Turing machine))實施，所述非范紐曼架構(gòu)可能不包含通常與范紐曼架構(gòu)相關(guān)聯(lián)的一或多個組件(舉例來說，CPU、ALU等等)。
[0017]為明確起見，系統(tǒng)100已經(jīng)簡化以集中在與本發(fā)明特定相關(guān)的特征上。存儲器陣列130可為(例如)DRAM陣列、SRAM陣列、STT RAM陣列、PCRAM陣列、TRAM陣列、RRAM陣列、NAND快閃陣列及/或NOR快閃陣列。陣列130可包括布置成通過存取線(本文中可稱為行線、字線或選擇線)耦合的行及通過感測線(本文中可稱為數(shù)字線或數(shù)據(jù)線)耦合的列的存儲器單元。盡管圖1中展示單一陣列130，但實施例并不如此受限制。例如，存儲器裝置120可包含若干陣列130(舉例來說，若干DRAM單元庫)。結(jié)合圖2及3描述實例DRAM陣列。
[0018]存儲器裝置120包含用以鎖存越過I/O總線156(舉例來說，數(shù)據(jù)總線)經(jīng)由I/O電路144提供的地址信號的地址電路142。由行解碼器146及列解碼器152接收及解碼地址信號以存取存儲器陣列130。可通過使用感測電路150感測感測線上的電壓及/或電流改變來從存儲器陣列130讀取數(shù)據(jù)。感測電路150可從存儲器陣列130讀取及鎖存數(shù)據(jù)頁(舉例來說，行)。1/0電路144可用于越過I/O總線156與主機110進行雙向數(shù)據(jù)通信。寫入電路148用以將數(shù)據(jù)寫入到存儲器陣列130。
[0019]控制電路140解碼由控制總線154從主機110提供的信號。這些信號可包含用以控制對存儲器陣列130執(zhí)行的控制操作(包含數(shù)據(jù)讀取、數(shù)據(jù)寫入及數(shù)據(jù)擦除操作)的芯片啟用信號、寫入啟用信號及地址鎖存信號。在各種實施例中，控制電路140負責(zé)執(zhí)行來自主機110的指令?？刂齐娐?40可為狀態(tài)機、定序器或某一其它類型的控制器(舉例來說，裸片上控制器)。
[0020]下文結(jié)合圖2及3進一步描述感測電路150的實例。例如，在若干實施例中，感測電路150可包括若干感測放大器(舉例來說，圖2中展示的感測放大器206-1……206-P或圖3中展示的感測放大器306)及若干計