一種低匹配線電容的tcam單元的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種TCAM單元，更具體地說，涉及一種低匹配線電容的TCAM單元。
【背景技術(shù)】
[0002] 根據(jù)工作原理不同，TCAM單元分為NAND型單元和NOR型單元。傳統(tǒng)NOR型TCAM單 元如圖2所示，其匹配線的等效電容為4倍漏區(qū)電容，而匹配線功耗與匹配線等效電容成正 比，造成傳統(tǒng)NOR型TCAM單元的匹配線功耗較大；根據(jù)參考文獻(xiàn)[I] Mohan, N.，&Sachdev，M. (2007). Low-capacitance and charge-shared match lines for low-energy high-performance TCAMs. Solid-State Circuits, IEEE Journal of, 42(9) ,2054-2060.中 所提出的一種低匹配線電容TCAM單元，如圖3所示。在運(yùn)用參考文獻(xiàn)[2]B.-D. Yang，L.-S. Kim. A Low-Power CAM Using Pulsed NAND-NOR MatchLine and Charge-Recycling Search-Line Driver. IEEE J. Solid-State Circuits. Aug. 2005,40 (8):1736-1744 及參 考文獻(xiàn)[3] Zhang, J. W.，Ye, Υ· Z.，Liu, B. D.，&Guan，F(xiàn). (2009, May) · Self-timed charge recycling search-line drivers in content-addressable memories. In Circuits and Systems, 2009. ISCAS 2009.IEEE International Symposium on (pp. 3070-3073) .IEEE.中 所提出的電荷重利用搜索線方案時(shí)，由于SL和SL#分別與MOS管MNl、MN2柵極相連，在電 荷共享階段，SL和SL#都變?yōu)閂dd/2,與D和D#相連的MOS管MNl、MN2同時(shí)開啟，D與D# 存在一個(gè)直流通路，這不僅增加了大量功耗，同時(shí)還可能改變D或者D#的狀態(tài)。

【發(fā)明內(nèi)容】

[0003] 為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明目的是提供一種低匹配線電容的TCAM 單元。該TCAM單元，其匹配線等效電容僅為傳統(tǒng)NOR型TCAM單元的匹配線等效電容的1/4， 大大降低了匹配線功耗。另外，采用本發(fā)明的TCAM單元，由于D和D#是互補(bǔ)的，D#和D分 別與麗1和麗2的柵極相連，在運(yùn)用電荷重利用搜索線方案時(shí)，MOS管麗1、麗2在同一時(shí)刻， 只有一個(gè)是處于開啟狀態(tài)，因此避免了兩個(gè)MOS管之間短路問題的發(fā)生。
[0004] 為了實(shí)現(xiàn)上述發(fā)明目的，解決現(xiàn)有技術(shù)中所存在的問題，本發(fā)明采取的技術(shù)方案 是：一種低匹配線電容的TCAM單元，包括第1、2、3、4、5M0S管麗1、麗2、麗3、MN4、麗5及第 1、2、3、4反相器T1、T2、T3、T4,所述第1反相器Tl輸出端與第2反相器T2輸入端相連作為 存儲(chǔ)數(shù)據(jù)D端，所述第1反相器Tl輸入端與第2反相器T2輸出端相連作為D#端，所述D# 端是D端的邏輯非，所述第1M0S管MNl柵極與D#端相連、源極與搜索數(shù)據(jù)SL端相連，所述 第2M0S管麗2柵極與D端相連、源極與SL#端相連，所述SL#端是SL端的邏輯非；所述第 3反相器T3輸出端與第4反相器T4輸入端相連作為屏蔽位M端，所述第3反相器T3輸入 端與第4反相器T4輸出端相連作為M#端，所述M#端是M端的邏輯非；所述第3M0S管麗3 柵極與M#端相連，源極分別與第I、2M0S管麗1、麗2漏極相連，所述第4M0S管MM柵極與M 端相連，源極直接接地，所述第3、4M0S管MN3、MM漏極相連并與第5M0S管MN5柵極相連， 用于控制下拉邏輯，所述第5M0S管MN5源極直接接地，漏極與匹配線ML相連。
[0005] 本發(fā)明有益效果是：一種低匹配線電容的TCAM單元，包括第1、2、3、4、5M0S管 麗1、麗2、麗3、MN4、麗5及第1、2、3、4反相器Tl、T2、T3、T4,所述第1反相器Tl輸出端與 第2反相器T2輸入端相連作為存儲(chǔ)數(shù)據(jù)D端，所述第1反相器Tl輸入端與第2反相器T2 輸出端相連作為D#端，所述D#端是D端的邏輯非，所述第IMOS管麗1柵極與D#端相連、 源極與搜索數(shù)據(jù)SL端相連，所述第2M0S管MN2柵極與D端相連、源極與SL#端相連，所述 SL#端是SL端的邏輯非；所述第3反相器T3輸出端與第4反相器T4輸入端相連作為屏蔽 位M端，所述第3反相器T3輸入端與第4反相器T4輸出端相連作為M#端，所述M#端是M 端的邏輯非；所述第3M0S管麗3柵極與M#端相連，源極分別與第1、2M0S管麗1、麗2漏極 相連，所述第4M0S管MM柵極與M端相連，源極直接接地，所述第3、4M0S管MN3、MM漏極 相連并與第5M0S管麗5柵極相連，用于控制下拉邏輯，所述第5M0S管麗5源極直接接地， 漏極與匹配線ML相連。與已有技術(shù)相比，本發(fā)明的TCAM單元，其匹配線等效電容僅為傳統(tǒng) NOR型TCAM單元的匹配線等效電容的1/4,大大降低了匹配線功耗。另外，采用本發(fā)明的 TCAM單元，由于D和D#是互補(bǔ)的，D#和D分別與麗1和麗2的柵極相連，在運(yùn)用電荷重利 用搜索線方案時(shí)，MOS管MN1、MN2在同一時(shí)刻，只有一個(gè)是處于開啟狀態(tài)，因此避免了兩個(gè) MOS管之間短路問題的發(fā)生。
【附圖說明】
[0006] 圖1是本發(fā)明TCAM單元電路原理圖。
[0007] 圖2是傳統(tǒng)NOR型TCAM單元電路原理圖。
[0008] 圖3是低功耗匹配線TCAM單元電路原理圖。
【具體實(shí)施方式】
[0009] 下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明。
[0010] 如圖1所示，一種低匹配線電容的TCAM單元，包括第1、2、3、4、5103管麗1、麗2、 MN3、MN4、MN5及第1、2、3、4反相器1'1、了2、了3、了4，所述第1反相器11輸出端與第2反相器 T2輸入端相連作為存儲(chǔ)數(shù)據(jù)D端，所述第1反相器Tl輸入端與第2反相器T2輸出端相連 作為D#端，所述D#端是D端的邏輯非，所述第IMOS管麗1柵極與D#端相連、源極與搜索 數(shù)據(jù)SL端相連，所述第2M0S管麗2柵極與D端相連、源極與SL#端相連，所述SL#端是SL 端的邏輯非；所述第3反相器T3輸出端與第4反相器T4輸入端相連作為屏蔽位M端，所 述第3反相器T3輸入端與第4反相器T4輸出端相連作為M#端，所述M#端是M端的邏輯 非；所述第3M0S管麗3柵極與M#端相連，源極分別與第1、2M0S管麗1、麗2漏極相連，所 述第4M0S管MM柵極與M端相連，源極直接接地，所述第3、4M0S管麗3、MN4漏極相連并與 第5M0S管麗5柵極相連，用于控制下拉邏輯，所述第5M0S管麗5源極直接接地，漏極與匹 配線ML相連。本發(fā)明TCAM單元匹配線的等效電容為一個(gè)漏區(qū)電容Cd，而傳統(tǒng)NOR型TCAM 單元如圖2所示，其匹配線的等效電容為4倍漏區(qū)電容4Cd。功耗通過公式（1)表示：
[0011] P=CifCloadVddVswing (1)
[0012] 式中：α表示開關(guān)活動(dòng)因子，f表示工作頻率，(：1￡^表示負(fù)載電容，V dd表示電源電 壓，Vswing表示信號(hào)電壓擺幅。由此可見，在相同匹配線結(jié)構(gòu)下，采用本發(fā)明的TCAM單元的匹 配線功耗比傳統(tǒng)NOR型TCAM單元的匹配線功耗降低了 75%。另外，本發(fā)明所提出的TCAM 單元與圖3所示的低功耗匹配線TCAM單元相比，在運(yùn)用參考文獻(xiàn)[2]B. -D. Yang, L. -S. Kim. A Low-Power CAM Using Pulsed NAND-NOR MatchLine and Charge-Recycling Search-Line Driver. IEEE J. Solid-State Circuits. Aug. 2005,40 (8):1736-1744 及參 考文獻(xiàn)[3] Zhang, J. W.，Ye, Υ· Z.，Liu, B. D.，&Guan，F(xiàn). (2009, May) · Self-timed charge recycling search-line drivers in content-addressable memories. In Circuits and Systems, 2009. ISCAS 2009.IEEE International Symposium on (pp. 3070-3073) .IEEE.中 所提出的的電荷共享搜索線策略時(shí)，在電荷共享階段，雖然本發(fā)明的TCAM單元和圖3所示 的低功耗匹配線TCAM單元中的SL與SL#電壓相同，均為Vdd/2,但是在圖3所示TCAM單元 中，由于與D和D#相連的兩個(gè)MOS管麗1、麗2的柵極分別與SL和SL#相連，在電荷共享階 段，SL和SL#電壓為Vdd/2,麗1和麗2同時(shí)處于開啟狀態(tài)，D與D#之間存在一條直流通路， 不僅增加大量功耗，而且還可能改變D或者D#的狀態(tài)。采用本發(fā)明的TCAM單元，由于D和 D#是互補(bǔ)的，D#和D分別于麗1和麗2柵極相連接，與D#和D相連的兩個(gè)MOS管麗1、麗2 在同一時(shí)刻，只有一個(gè)是處于開啟狀態(tài)，因此避免了兩個(gè)MOS管之間短路問題的發(fā)生。本發(fā) 明的TCAM單元編碼方式如表1所示。
[0013]表 1
[0015] 本發(fā)明優(yōu)點(diǎn)在于：一種低匹配線電容的TCAM單元，其匹配線等效電容僅為傳統(tǒng) NOR型TCAM單元的匹配線等效電容的1/4,大大降低了匹配線功耗。另外，采用本發(fā)明的 TCAM單元，在運(yùn)用電荷重利用搜索線方案時(shí)，由于D和D#是互補(bǔ)的，D#和D分別與MOS管 麗1和麗2的柵極相連，MOS管麗1、麗2在同一時(shí)刻，只有一個(gè)是處于開啟狀態(tài)，因此避免了 兩個(gè)MOS管之間短路問題的發(fā)生。
【主權(quán)項(xiàng)】
1. 一種低匹配線電容的TCAM單元，包括第I、2、3、4、5M0S管麗I、麗2、麗3、MN4、麗5及 第1、2、3、4反相器T1、T2、T3、T4,其特征在于：所述第1反相器Tl輸出端與第2反相器T2 輸入端相連作為存儲(chǔ)數(shù)據(jù)D端，所述第1反相器Tl輸入端與第2反相器T2輸出端相連作 為D#端，所述D#端是D端的邏輯非，所述第IMOS管麗1柵極與D#端相連、源極與搜索數(shù)據(jù) SL端相連，所述第2M0S管麗2柵極與D端相連、源極與SL#端相連，所述SL#端是SL端的 邏輯非；所述第3反相器T3輸出端與第4反相器T4輸入端相連作為屏蔽位M端，所述第3 反相器T3輸入端與第4反相器T4輸出端相連作為M#端，所述M#端是M端的邏輯非；所述 第3M0S管麗3柵極與M#端相連，源極分別與第I、2M0S管麗1、麗2漏極相連，所述第4M0S 管MM柵極與M端相連，源極直接接地，所述第3、4M0S管麗3、MN4漏極相連并與第5M0S管 麗5柵極相連，用于控制下拉邏輯，所述第5M0S管麗5源極直接接地，漏極與匹配線ML相 連。
【專利摘要】本發(fā)明涉及一種TCAM單元，一種低匹配線電容的TCAM單元，包括MOS管MN1、MN2、MN3、MN4、MN5及反相器T1、T2、T3、T4，所述T1輸出端與T2輸入端相連作為存儲(chǔ)數(shù)據(jù)D端，T1輸入端與T2輸出端相連作為D#端，MN1柵極與D#端相連，MN2柵極與D端相連；T3輸出端與T4輸入端相連作為屏蔽位M端，T3輸入端與T4輸出端相連作為M#端；MN3柵極與M#端相連，源極分別與MN1、MN2漏極相連，MN4柵極與M端相連，源極接地，MN3、MN4漏極相連并與MN5柵極相連，源極接地，漏極與匹配線ML相連。本發(fā)明TCAM單元的匹配線等效電容僅為傳統(tǒng)NOR型TCAM單元匹配線等效電容的1/4，大大降低了匹配線功耗。另外，由于D和D#互補(bǔ)，避免了兩個(gè)MOS管之間短路問題的發(fā)生。
【IPC分類】G11C15/04
【公開號(hào)】CN105185407
【申請(qǐng)?zhí)枴緾N201510468136
【發(fā)明人】張建偉, 鄭善興, 吳國(guó)強(qiáng), 陳曉明, 丁秋紅, 滕飛, 馬萬里, 李佳琪, 王政操, 郝文凱
【申請(qǐng)人】大連理工大學(xué)
【公開日】2015年12月23日
【申請(qǐng)日】2015年8月3日