專利名稱：既不破壞數(shù)據又能減少元件數(shù)量的雙向移位寄存器的制作方法
技術領域：
本發(fā)明主要涉及用于前向或后向移位數(shù)據的雙向移位寄存器。
通常地址選擇器是由連接到開關元件上的雙向移位寄存器組成的，開關元件又與數(shù)據總線和DRAM存儲單元相連接。DRAM存儲單元按照與各個開關元件對應的編號被放置于兩條平行的字線和位線之間并通過同樣數(shù)量的讀出放大器與開關元件相連。
此處的雙向移位寄存器是用來使控制信號發(fā)生器輸入一輸入信號(REV信號，CLK信號，STA信號)，這里控制信號發(fā)生器產生不同的控制信號用來控制預定個數(shù)觸發(fā)器的操作。輸出信號(地址選擇信號)是從內部接觸裝置獲得的，這些接觸裝置根據控制信號不與某一特定對應的觸發(fā)器同時處于高電平。
需要指出，對于此處作為地址選擇器使用的雙向移位寄存器而言，數(shù)據是從不同時處于高電平的內部接觸裝置上采集的；相應地，僅一個地址選擇信號可以從組成移位寄存器的每兩個觸發(fā)器中采集。作為一個半導體集成電路，集成度方面就出現(xiàn)了問題。
隨后，一種雙向信號傳輸電路網絡和一種雙向信號傳輸移位寄存器披露于日本的專利特開Tokkai Hei 7-13513(13513/1995)上，它通過雙向移位寄存器中提供的兩條數(shù)據通道，實現(xiàn)對集成度方面的改進。
披露于上述日本專利特開Tokkai Hei 7-13513上的雙向移位寄存器產生了這樣的問題這種雙向移位寄存器的不同的數(shù)據傳遞速度容易引起其性能的惡化。這個問題將在后面詳細闡述。
本發(fā)明的目的是提供一種既不破壞數(shù)據又能減少元件數(shù)量的具有雙向移位功能的雙向移位寄存器。
本發(fā)明的另一個目的是提供一種能夠提高半導體集成電路集成度的雙向移位寄存器。
依據本發(fā)明的第一個方面，這里提供一種含有預定個數(shù)的觸發(fā)器的雙向移位寄存器，觸發(fā)器具有第一開關元件和第二開關元件，第一開關元件的開通或關斷狀態(tài)由第一控制信號控制，第二開關元件的開通和關斷狀態(tài)由第二控制信號控制；以及多個順序連接的第三開關元件，其在觸發(fā)器間構成多級結構，第三開關元件的接通--斷開狀態(tài)由第三控制信號控制。第三控制信號用于通過從低電平到高電平或從高電平到低電平的周期性計時，實現(xiàn)數(shù)據移位。
第三控制信號是一時鐘信號。雙向移位寄存器還包含控制發(fā)生裝置，用以根據在控制數(shù)據移動方向所使用的時鐘信號和REV信號產生彼此不同的第一直通時鐘信號。控制發(fā)生裝置分別將第三和第四時鐘信號置于低電平和高電平，使得當數(shù)據前向移位時，第一開關元件打開，控制發(fā)生裝置分別將第一和第二時鐘信號置于低電平和高電平，當數(shù)據反向移位時，使得第二開關元件打開。
依據本發(fā)明的第二個方面，提供了一種地址選擇器，其包含上述雙向移位寄存器。地址選擇器包含連接于雙向移位寄存器并且具有多個輸出端的輸出裝置。它使得多個輸出端中的一個端子處于高電平，以便輸出一個輸出信號作為一個地址選擇信號。
依本發(fā)明的第三個方面，提供了一種先進先出/后進先出(FIFO/LIFO)電路組成上述地址選擇器。FIFO/LIFO電路具有FIFO功能能順序選擇地址。此外，F(xiàn)IFO/LIFO電路還具有LIFO功能，即以逆向順序選擇地址。輸出裝置輸入REV信號作為選擇控制信號，并將雙向移位寄存器的兩組線路相連，構成兩組輸出端子。輸出裝置包括輸出選擇電路，其根據選擇控制信號對兩組輸出端子的某一組選擇輸出。


圖1是使用常規(guī)雙向移位寄存器的地址選擇器的框圖；圖2是另一種常規(guī)雙向移位寄存器電路圖；圖3A描述圖2例舉的雙向移位寄存器的前向移位的一個流程圖；圖3B描述圖3例舉的雙向移位寄存器反向移位的一個流程圖；圖4按本發(fā)明優(yōu)選實施例的雙向移位寄存器的電路圖；圖5描述圖4例舉的雙向移位寄存器信號處理過程的時序圖；圖6是具有圖4例舉的雙向移位寄存器的DRAM的地址選擇器的電路圖；圖7是描述圖6例舉地址選擇器信號處理過程的時序圖；圖8是圖6例舉的地址選擇器的方框圖；圖9是具有圖8中所示地址選擇器且具有FIFO功能和LIFO功能的FIFO/LIFO電路的電路圖。
參閱圖1，為了更好地理解本發(fā)明，此處對常規(guī)雙向移位寄存器作一說明。如圖1所示，雙向移位寄存器可以被用于地址選擇器中。地址選擇器由雙向移位寄存器10構成，由點線表示。雙向移位寄存器10包含一個被提供以REV信號、CLK信號、STA信號的控制信號發(fā)生器11?？刂菩盘柊l(fā)生器11與觸發(fā)器12至觸發(fā)器20相連，而觸發(fā)器12至觸發(fā)器20又是串聯(lián)在一起的。雙向移位寄存器10與開關元件21至28這八個開關元件連接，這些開關元件通過讀出放大器31至38與數(shù)據總線DB和DRAM存儲單元MS相連。電源電壓Vcc/2提供給DRAM存儲單元。DRAM單元通過讀出放大器與開關元件相連，并且按與各開關元件相應的序號設置于兩條并行字線W1,W2和位線D1-D8之間。
雙向移位寄存器用來處理這類由控制信號發(fā)生器輸入的輸入信號(REV信號，CLK信號，STA信號)，此處的不同控制信號用于控制具有預定個數(shù)觸發(fā)器(以下簡稱F/F)的操作(預定個數(shù)可以是9)。輸出信號(地址選擇器信號)從內部接觸裝置P2、P4、P5、P8獲得，它依據控制信號并不與某一特殊對應的觸發(fā)器同時處于高電平。
應該指出，如果將此處的雙向移位寄存器當作地址選擇器使用，那么數(shù)據從不同時處于高電平的內部接觸裝置P2、P4、P6、P8獲得。結果僅一個地址選擇信號可以從組成移位寄存器的每兩個F/F獲得。作為一個半導體集成電路，產生了集成度方面的問題。
一種雙向信號傳輸電路網和一種雙向信號傳輸移位寄存器披露于日本專利特開Tokkai Hei 7-13513(13513/1995)上，提出在圖2所示的雙向移位寄存器中提供兩條數(shù)據通道，用以實現(xiàn)提高集成度的目標。更進一步講，雙向移位寄存器是由NMOS晶體管與P型金屬氧化物半導體晶體管組合而成的。溝道金屬氧化物半導體(NMOS)的開關元件在圖2中未被圈出，P型金屬氧化物半導體晶體管的開關元件在圖2中被圈出。
對于已披露于上述日本專利特開Tokkai Hei 7-13513上的雙向移位寄存器，盡管提出了用雙數(shù)據通道提高集成度。實際上，如圖3A和3B所示，由于組成移位寄存器開關元件的個數(shù)(以下簡稱為元件個數(shù))多，所以集成度并未得到很大提高。另外，由于移位寄存器具有一種必須經過不同數(shù)據通道的結構，所以當以不同的速度傳輸數(shù)據時，容易出現(xiàn)使其性能變壞的問題。如圖3A和3B中例舉的那樣，當數(shù)據流以正路徑和反路徑通過不同的數(shù)據通道時，沿正向和反向的數(shù)據傳輸速度差異同樣可能引起寄存器性能變壞。
參閱圖4，現(xiàn)在介紹根據本發(fā)明優(yōu)選實施例的雙向移位寄存器。雙向移位寄存器包括預定數(shù)目(預定數(shù)可以是9)的F/F,F/F由與兩組開關元件相連的非門組成。為了控制數(shù)據移位方向，第一組開關元件a1-a9通常在REV信號輸入時處于低電平的期間被開啟。第二組開關元件b1-b9通常在REV信號輸入時處于高電平期間被開啟。第三組的多個開關元件c1-c8在各F/F間按順序相連形成多級結構。由CLK信號控制接通--斷開。CLK信號是通過低電平至高電平或由高電平到低電平計時來移位數(shù)據的基本信號。
對于雙向移位寄存器，在REV信號為低電平期間數(shù)據可以向正方向移位；而在REV信號高電平期間，數(shù)據可以反向移位。數(shù)據可以通過STA信號輸入到移位寄存器內部。此時，數(shù)據通過由REV信號控制的開關元件d1,e1和由CLK信號控制的開關元件d2,e2，饋送到移位寄存器內部。
關于雙向移位寄存器，可以設置成這樣，開關元件b1-b9通常在REV信號處于低電平期間是開啟的。開關元件a1-a9的開關狀態(tài)依據CLK信號的計時確定，以前向移動數(shù)據；開關元件a1-a9通常在REV信號處于高電平時是開啟的，開關元件b1-b9的開--合狀態(tài)依據CLK信號的計時確定，以反向移位數(shù)據。
因此，雙向移位寄存器包括一個控制信號發(fā)生器，根據CLK信號和REV信號，產生和輸出第一CLK信號1A、第二CLK信號1B、第三CLK信號1C、及第四CLK信號1D。當前向移位數(shù)據時，處于低電平的第三CLK信號1C和處于高電平的第四CLK信號1D被固定以開啟開關元件a1-a9；當反向移位數(shù)據時，處于低電平的第一CLK信號1A和處于高電平的第二CLK信號1B被固定以開啟開關元件b1-b9。
圖5示出了內部接觸裝置P1-P9的信號處理過程。內部接觸裝置P1-P9交錯組合位于與各F/F中對應的開關元件a1-a9分別連接的非門電路和各F/F中對應的開關元件b1-b9之間。內部接觸裝置P1位于開關元件b1和非門電路之間；內部接觸裝置P2位于開關元件a2和非門電路之間；內部接觸裝置P3位于開關元件b3和非門電路之間；內部接觸裝置P4位于開關元件a4和非門電路之間；內部接觸裝置P5位于開關元件b5和非門電路之間；內部接觸裝置P6位于開關元件a6和非門電路之間；內部接觸裝置P7位于開關元件b7和非門電路之間；內部接觸裝置P8位于開關元件a8和非門電路之間；內部接觸裝置P9位于開關元件b9和非門電路之間。
第一位置處描述了稱為初始狀態(tài)的T0期間操作。在初始狀態(tài)，內部接觸裝置P1-P9是不確定的(是否處于高電平或低電平是未知的，故將它們標于圖5的中間電平位置)。因此，在圖5所示的T0期間，當每一接觸裝置P1-P9均處于不確定狀態(tài)時，將它們初始化至低電平狀態(tài)。
具體地說，在T0期間，若REV信號處于低電平，開關元件a1-a9和d1是打開的，STA信號處于低電平，并且CLK信號開始計時。當CLK信號處于低電平的時段，開關元件d2處于打開狀態(tài)，而開關元件b1,c1處于閉合狀態(tài)，處于低電平的STA信號被傳送到內部接觸裝置P1作為低電平數(shù)據。
此外，當CLK信號由低電平變到高電平時，開關元件d2,b2,c2是閉合的，開關元件b1,c1是打開的，故此內部接觸裝置P1上的數(shù)據保持在含有開關元件a1,b1的F/F中，并被傳輸?shù)胶邢乱患夐_關元件a2、b2的F/F中，且內部接觸裝置P2也是處于低電平。
此后，如果CLK信號從高電平變到低電平，開關元件c1、b3、c3是閉合的，而開關元件b2,c2是打開的。這樣，內部接觸裝置P2上的數(shù)據保持到包含有開關元件a2、b2的F/F中，并傳送到含有開關元件a3、b3的F/F中，且內部接觸裝置P3也是處于低電平。其后重復同樣的過程，就將從STA信號傳來的數(shù)據傳輸?shù)絻炔拷佑|裝置P1，繼而傳到內部接觸裝置P2-P9，這樣移位寄存器作為一個整體被初始化。
在圖5所示的T1期間，例舉了這樣的過程，即通過在CLK信號的一個周期內，將STA信號置于高電平，使經過上述初始化操作而保持數(shù)據在低電平狀態(tài)的所有內部接觸裝置P1-P9發(fā)生改變，以將高電平的數(shù)據從內部接觸裝置P1前向移到內部接觸裝置P9。另外，在T1期間的REV信號固定在低電平，開關元件a1-a9保持打開(持續(xù)打開)。
具體地說，在所有的內部接觸裝置P1-P9全部處于低電平的狀態(tài)下，當STA信號從低電平變?yōu)楦唠娖綘顟B(tài)時，開關元件d2由高電平的CLK信號打開。在開關元件b1閉合期間，處于高電平的STA信號數(shù)據傳遞到內部接觸裝置P1。此時，開關元件c1閉合，處于高電平的數(shù)據被保持，而未傳輸?shù)较乱患塅/F。
進一步講，當CLK信號由高電平變到低電平時，開關元件d2處于閉合，開關元件b1是打開的，這樣從STA信號傳輸?shù)絻炔拷佑|裝置P1的處于高電平的數(shù)據通過包含有開關元件a1,b1的F/F保持。再者，因為開關元件c1是開啟的，且開關元件b3、c3是同時閉合的，保持在內部接觸裝置P1上的處于高電平的數(shù)據被傳輸?shù)胶邢乱患夐_關元件a2、b2的F/F上，而內部接觸裝置P2由低電平變到高電平。
此后，當STA信號由高電平變到低電平，CLK信號由低電平變到高電平時，開關元件d2開啟，開關元件b1、c1閉合，由STA信號傳輸處于STA信號的低電平數(shù)據到內部接觸裝置P1。此時，含有下一級開關元件a2,b2的F/F，當開關元件b2開啟，并且開關元件c1閉合時，將從內部接觸裝置P2傳來的數(shù)據保持在高電平。當開關元件c2開啟，并且開關元件b3閉合時，處于高電平的數(shù)據傳輸?shù)桨性傧乱患夐_關元件a3、b3的F/F中。即使在開關元件d2閉合，STA信號由高電平向低電平改變的時刻，保持于內部接觸裝置P1上的數(shù)據也不會被損壞。為了描述簡潔起見，圖5中當CLK信號從高電平向低電平傳遞的同時，STA信號也被改變。
重復已例舉的數(shù)據移位操作，如例舉說明那樣，在CLK信號時鐘的每半個周期內，從STA信號輸入的處于高電平的數(shù)據將被順序傳輸?shù)絻炔拷佑|裝置P1-P9。此時，從上述說明可以認識到，在數(shù)據移位的過程中，通常由兩個F/F保持的數(shù)據按以下順序傳輸內部接觸裝置P1和P2，內部接觸裝置P2和P3，內部接觸裝置P3和P4。
關于圖5所示的T2時段，注意其與T1時段有所不同。按所述情況類似的操作，從STA信號獲得的處于高電平的數(shù)據在被傳輸?shù)絻炔拷佑|裝置P7之后，在圖2中的t1時刻處，通過將REV信號由低電平切換到高電平、數(shù)據的傳送方向由前向轉換成后向，在t2時刻點，REV信號由高電平t0換到低電平，使得數(shù)據的傳輸方向恢復到由后向變?yōu)榍跋颉?br> 具體地說，在t1時刻點之前，因為當開關元件c5、b7、c7閉合時，開關元件b6、a6、c6、a7是開啟的，移位寄存器內部移位的處于高電平的數(shù)據被含有內部接觸裝置P6的F/F保持，并被傳遞到含有內部接觸裝置P7的F/F中。
相應地，在t1時刻點，若REV信號由低電平轉換到高電平，并且CLK信號由低電平切換至高電平，開關元件b5、c5、b6處于開啟狀態(tài)，故而保持于內部接觸裝置P6上的數(shù)據被傳遞到內部接觸裝置P5。換言之，與REV信號處于低電平時相反，此時將數(shù)據傳輸?shù)缴弦患壍腇/F。此時由于開關元件a6是開啟的，在內部接觸裝置P6中處于高電平的數(shù)據將被含有內部接觸裝置P6的F/F所保持。而且，由于開關元件c6、a7閉合，開關元件b7,c7,b8開啟，由內部接觸裝置P8保持的處于低電平的數(shù)據被傳輸?shù)絻炔拷佑|裝置P7。
當CLK信號由高電平切換至低電平時，由于開關元件b4、c4、b5、a5、b6、c6、b7、a7開啟，且開關元件c3、a4、c5、a6、c7閉合，處于高電平的數(shù)據被保持在內部接觸裝置P5中，并同時被傳遞到內部接觸裝置P4；而在內部接觸裝置P7上處于低電平的數(shù)據被保持到內部接觸裝置P7，并且傳遞到內部接觸裝置P6。
其后，當CLK信號1A在REV信號處于高電平期間被固定在低電平，并且CLK信號1B被設置在高電平時，開關元件b1、b2、b3、b4、b5、b6、b7、b1、b9正常開啟。CLK信號1C和CLK信號1D開始按CLK信號時鐘計時，并開始對開關元件a1、a2、a3、a4、a5、a6、a7、a8、a9進行通--斷控制，實現(xiàn)移位寄存器內的數(shù)據的后向傳輸。
與此相反，在t2時刻處，如果REV信號再一次由高電平轉換到低電平。因為當REV信號處于低電平期間，將CLK信號1C固定在低電平，而CLK信號1D被固定在高電平，開關元件a1-a9正常開啟，CLK信號1A和1B開始按CLK信號時鐘記計，并對開關元件b1-b9進行通--斷控制。如此，移位寄存器內的數(shù)據再一次前向傳遞。
關于圖5中的T3時段，所需指出的是，它與T1時段有區(qū)別。REV信號正常處于高電平，相應地，開關元件d1正常閉合，而開關元件e1正常開啟。與所述T2時間段處于高電平的REV信號相類似，當CLK信號1A設置在低電平，而CLK信號1B被設置在高電平時，開關元件b1、b2、b3、b4、b5、b6、b7、b1、b9正常開啟。同時，CLK信號1C和CLK信號1D開始由CLK信號時鐘記時，并且開始對開關元件a1、a2、a3、a4、a5、a6、a7、a8、a9進行通--斷控制。
這種狀態(tài)下，若STA信號由低電平變?yōu)楦唠娖剑斔械膬炔拷佑|裝置P1-P9處于低電平狀態(tài)時，開關元件e2在CLK信號處于高電平時開啟，并且在開關元件a9閉合期間，STA信號處于高電平的數(shù)據被傳遞到內部接觸裝置P9。此時，開關元件c8閉合，處于高電平的數(shù)據被保持，并不傳遞到前一級的F/F。
當CLK信號由高電平轉換為低電平時，開關元件e2是閉合的，而開關元件a9為開啟的。故由STA信號傳遞到內部接觸裝置P9上處于高電平的數(shù)據被含有開關元件a9、b9的F/F保持。
再者，當開關元件c8開啟，且開關元件a8,c7同時閉合時，保持在內部接觸裝置P9內處于高電平的數(shù)據被傳輸?shù)胶猩弦患夐_關元件a8、b8的觸發(fā)器F/F上，內部接觸裝置P8從低電平變?yōu)楦唠娖健?br> 通過與T2時段內的處于高電平的REV信號類似的操作，由STA信號獲得的處于高電平的數(shù)據依次反向傳遞到內部接觸裝置P9、P8、P7……P1中。
在所述雙向移位寄存器中，所有開關元件均由未在圖4中圈出的NMOS晶體管和在圖4中圈出的P型金屬氧化物半導體晶體管組合而成。但是，移位寄存器可以僅僅由NMOS晶體管構成，并且構成相應觸發(fā)器F/F的非門可以與具有開關功能的時鐘非門(clocked inverters)互換，以獲得同等的功能，此外，用來產生CLK信號1A、1B、1C和1D的一個控制信號發(fā)生器(一種“與非”電路(NAND電路)結構或“或非”(NOR)電路結構，是一種與上一級非門電路相連的邏輯電路)作為一個例子。其它可獲得類似波形的電路結構也是可行的。
圖6是當雙向移位寄存器被用作地址選擇器時，所要添加的電路。例如，將要提到的輸出電路41，其與圖6中以點線圍出的非門及“與非”電路串聯(lián)。地址選擇器的主要部分被設置成使雙向移位寄存器的內部接觸裝置P1-P9、開關元件的操作點切換位置(在開關元件a1、a3、a5、a7和開關元件b2、b4、b6、b8的對側上的NMOS晶體管)的輸入信號(REV信號、CLK信號、STA信號)與“與非”電路的輸入側相連，經過輸出線YSW1-YSW8從非門電路的輸出端獲得輸出信號(地址選擇信號)。在圖7的時序圖中所示的信號處理過程完成。
圖7顯示了地址選擇器的主要部分。注意此處的添加了一個輸出電路的新設計方案。以便在一個時段內，處于高電平的數(shù)據只被輸出到輸出線YSW1-YSW8的任何一個輸出信號上。
圖8示出了圖6所示的地址選擇器的主要部分。雙向移位寄存器10包括控制信號發(fā)生器42和觸發(fā)器12至20。觸發(fā)器12到19分別與開關元件21到28相連。如圖8所示，為了防止從數(shù)據總線DB上獲得的兩個源的信息間互相干擾，提出一種新方案。在此互相干擾的情況中，地址選擇器由與置于兩條并行的字線W1、W2之間的一個DRAM存儲單元MS(施加了Vcc/2的源電壓)和位線D1-D8相連接構成的，這種連接是通過開關元件按照與數(shù)據總線DB相連的輸出線YSW1-YSW8相應的編號并通過與這些開關元件相連的相同數(shù)目的讀出放大器實現(xiàn)的。圖8中虛線所圈出的部分顯示了圖6中地址選擇器的主要部分。例如，當輸出線YSW8與輸出線YSW1同時處于高電平，從連接于位線D1上的存儲單元MS讀出的信息與從連接于位線D2上的存儲單元MS讀出的信息在數(shù)據總線DB上互相沖突。
注意到圖4中例舉的雙向移位寄存器作為地址選擇器是不適宜的。圖5所示的時序圖明確顯示出，由于存在一個時段，作為圖6中輸出線YSW8的原始數(shù)據的內部接觸裝置P1和作為輸出線YSW1的原始數(shù)據的內部接觸裝置P2同時處于高電平。但是對于圖6所示的地址選擇器的主要部分而言，為了獲得一個正向和反向的地址選擇器信號，使得一個具有相同編號的F/F的移位寄存器可能通過改變F/F選擇一個地址兩次。
圖9是使用對圖5描述的地址選擇器的改良電路的FIFO/LIFO電路的基本結構電路圖。該電路具有順序選擇地址的FIFO(先進先出)功能，及具有逆向順序選擇地址的LIFO(后進先出)功能。
在FIFO/LIFO電路中，圖8中地址選擇器的輸出電路改進后，實現(xiàn)了將REV信號作為選擇控制信號輸入，通過引入輸出線YSW1-YSW8中的兩條線形成兩組輸出線。并形成了一種輸出選擇器，其具有特定數(shù)目(例如4個)的選擇器51-54，按選擇控制信號在兩組輸出線中選擇任何一個進行同步輸出。在4個選擇器中，輸出線YSW8和YSW1，輸出線YSW7和YSW2，輸出線YSW6和YSW3，輸出線YSW5和YSW4，分別以兩線一組的形式被輸入。
在輸出選擇器中，當選擇控制信號處于低電平時，數(shù)據前向移位，并且兩組輸出線中的任何一組被選擇以同步輸出，實現(xiàn)FIFO功能。當選擇控制信號處于高電平時，數(shù)據反向移位，且兩組輸出線中的另一組被選擇以同步輸出，從而實現(xiàn)LIFO功能。
具體地說，當輸出選擇器中一個地址被順序地選擇時，在移位寄存器中，為了前向移位數(shù)據，REV信號被置于低電平，并且輸出線YSW1、YSW2、YSW3、YSW4上的數(shù)據被REV信號控制的選擇器確認為有效。在輸出選擇器中，地址按反向順序被選擇時，為了反向移位數(shù)據，在移位寄存器中將REV信號置于高電平，而輸出線YSW5、YSW6、YSW7和YSW8上的數(shù)據被REV信號控制的選擇器確定為有效。
根據本發(fā)明的雙向移位寄存器，對于由前向控制信號控制通--斷狀態(tài)的開關元件和由后向控制信號控制通--斷狀態(tài)的開關元件，它們的通--斷狀態(tài)均由構成移位寄存器的F/F提供，與常規(guī)移位寄存器相比，本發(fā)明的雙向移位寄存器實現(xiàn)了雙向移位功能，并且有效地減少了元件數(shù)量，其結果使得集成電路的集成度得到提高。
特別需要指出，組成雙向移位寄存器的數(shù)目被最小化，故而半導體集成電路的集成度得到提高。原因在于，與一個普通單向移位寄存器(此處的單向移位寄存器可以由一個由F/F組成的移位寄存器表示，如圖1所示，去掉了其中的開關元件a1-a9)相比較，雙向傳遞可以通過在組成移位寄存器的F/F內僅增加一個開關來實現(xiàn)。
此外還應指出，雙向數(shù)據移位功能使得能源消耗的增加控制在最小范圍。原因是基本元件數(shù)量達到最小值，數(shù)據通道通常由前向通道和反向通道共享，這限制了移位寄存器內晶體管的能量消耗的增加。除此之外，一些用于控制的晶體管，也由于移位寄存器控制系統(tǒng)的最小化，限制了其能量消耗。
還要指出，因為移位寄存器中F/F的數(shù)據傳遞速度對前向路徑和后向路徑是統(tǒng)一的，在設計用于從移位寄存器獲得讀出數(shù)據的外圍電路時，可以忽略前向通道和反向通道的延遲差別。原因是數(shù)據通道是由前向通道與反向通道共享的。
至此對本發(fā)明及優(yōu)選實施方案作了充分說明，對于熟悉本專業(yè)的人員而言，可以采用其它各種方法將本發(fā)明容易地付諸實施。
權利要求
1．雙向移位寄存器，其包括預定數(shù)目的觸發(fā)器，其每一個都有第一開關元件和第二開關元件；所述的第一開關元件由第一控制信號對其接通--斷開狀態(tài)進行控制；所述的第二開關元件由第二控制信號對其接通--斷開狀態(tài)進行控制；多個第三開關元件在所述的觸發(fā)器之間順序相連形成一個多級結構，所述第三開關元件由用于使數(shù)據移位的周期性從低到高電平或從高到低電平改變的第三控制信號控制其接通--斷開狀態(tài)。
2．權利要求1的雙向移位寄存器，其特征在于所述第三控制信號為時鐘信號。
3．權利要求2的雙向移位寄存器，其特征在于所述第一和所述第二控制信號中的每一個都是REV信號，用于控制數(shù)據移位方向；所述第一開關元件在上述REV信號低電平時段內正常為斷開狀態(tài)；所述第二開關元件在上述REV信號處在高電平時段內正常為斷開狀態(tài)。
4．權利要求2的雙向移位寄存器，其特征在于所述第二控制信號是一個REV信號，用于控制數(shù)據的移位方向；所述第一控制信號等于所述第三控制信號；所述第二開關元件在所述REV信號處于低電平時段內正常為斷開狀態(tài)；所述第一開關元件的斷開和接通由所述第一控制信號的時鐘控制，以使數(shù)據前向移動。
5．權利要求2的雙向移位寄存器，其特征在于所述第一控制信號是一個REV信號，用于控制數(shù)據移位方向；所述第二控制信號等于所述第三控制信號；所述第一開關元件在所述REV信號處于高電平時段內通常為斷開狀態(tài)；所述第二開關元件的斷開和接通由所述第二控制信號的時鐘控制以使數(shù)據反向移位。
6．權利要求2的雙向移位寄存器，其特征在于所述雙向移位寄存器包括控制發(fā)生裝置，根據所述時鐘信號和用于控制數(shù)據移位方向的REV信號，產生互相不同的第一到第四時鐘信號；所述控制發(fā)生裝置分別將所述第三和所述第四時鐘信號置于低電平和高電平，當所述數(shù)據進行所述前向移位時，使得所述第一開關元件斷開；所述控制發(fā)生裝置分別將所述第一和所述第二時鐘信號置于低電平和高電平，當所述數(shù)據進行所述反向移位時，使所述第二開關元件斷開。
7．使用權利要求6的雙向移位寄存器的地址選擇器，其特征在于，所述地址選擇器包括連接于所述雙向移位寄存器上的輸出裝置，該輸出裝置具有多個輸出端子，用于使所述多個輸出端子中的一個端子置于高電平以輸出一個輸出信號作為地址選擇信號。
8．使用權利要求7所述的地址選擇器的先進先出/后進先出電路，所述先進先出/后進先出電路具有先進先出功能，可以順序地選擇地址；所述先進先出/后進先出電路還具有后進先出功能，能以逆序選擇地址，其特征在于所述輸出裝置輸入所述REV信號作為選擇控制信號，并且連接所述雙向移位寄存器的兩組線路以形成兩組輸出端子；和所述輸出裝置包括一個輸出選擇器電路，依據所述選擇控制信號選擇所述的兩組輸出端中的一組進行同步輸出。
9．權利要求8的先進先出/后進先出電路，其特征在于所述輸出選擇器電路在所述選擇控制信號處于低電平時，以前向方式使數(shù)據移位，用以選擇所述兩組輸出端子中的一組以所述先進先出功能方式輸出；所述輸出選擇器電路在所述選擇控制信號處于高電平時，以反向方式使數(shù)據移位，用以選擇所述兩組輸出端中的另一組以所述后進先出功能方式輸出。
全文摘要
雙向移位寄存器由與第一開關和第二開關相連的觸發(fā)器組成。第三開關在相應的觸發(fā)器之間順序連接。按照CLK信號實現(xiàn)對第三開關的通－斷控制,以進行從低到高或從高到低的周期性躍變。當REV信號處于低電平期間,移位寄存器斷開第二開關,而第一開關的通－斷根據CLK信號而定,以使數(shù)據前向移動。當REV信號處高電平時段,移位寄存器斷開第一開關,而第二開關的通－斷由CLK信號,決定以使數(shù)據反向移動。
文檔編號G11C19/28GK1225493SQ9910028
公開日1999年8月11日 申請日期1999年1月28日 優(yōu)先權日1998年1月28日
發(fā)明者陶山典明, 沖村恭典 申請人:日本電氣株式會社