專利名稱：在dram中減少維持功率消耗的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及動態(tài)隨機存取存儲器(DRAM)，特別涉及在等待模式期間減少電功率消耗的方法。
稱作隨機存取存儲器(RAM)的計算機的工作存儲器存儲系統(tǒng)處理器當前使用的程序并存儲要處理的數(shù)據(jù)。此外，RAM存儲顯示給用戶的信息。通常，工作存儲器包括動態(tài)隨機存取存儲器IC DRAM，是由于它們相對成本低和高性能。
DRAM需要經(jīng)常刷新它們的單元，以便保持存儲其中的數(shù)據(jù)。這種刷新是由存儲控制器控制的。刷新存儲單元的各種技術(shù)已公知。
DRAM單元的刷新要求消耗了相對大量的功率。由于這要求較大的電池容量，因此特別是對于便攜式計算機，這種功率消耗成為一個問題。一種減少功率消耗的技術(shù)是提供一種操作計算機的“等待模式”。當處于等待模式中時，DRAM中的計算數(shù)據(jù)不刷新，由此減少了系統(tǒng)使用的功率。等待模式可以通過有效、空閑或自動進入等的不同技術(shù)激活。
一種類型的DRAM單元包括電連接到晶體管的溝槽電容器。溝槽電容器DRAM單元介紹在例如Wolf的Silicon Processing for the VLSI Era,Vol.2,Lattic Press(1995)，在這里引入僅作參考。在NMOSFET型溝槽DRAM單元中，n溝道晶體管的p型阱通常在負電壓下偏置，以減少襯底靈敏度和擴散電容。此外，電連接到電容器掩埋極板的n型阱通常在約VDD/2下偏置。然而，這種DRAM單元引起等待模式期間漏電流增加。增加的漏電流導(dǎo)致更大的功率消耗，這是不希望的，并且在一些情況中是不能接受的。
從以上的討論可以看出，需要提供一種能夠減少漏電流的DRAM的操作等待模式。
本發(fā)明涉及在等待模式期間減少DRAM中的維持電流的方法。在一個實施例中，當檢測到DRAM處于等待模式中時，切斷DRAM存儲陣列的第一電源。第一電源連接到例如陣列的n阱。通過切斷n阱的電源，在等待模式期間減少了電流消耗。


圖1示出了常規(guī)溝槽DRAM單元；圖2示出了等待模式期間漏電流的機理；圖3示出了根據(jù)本發(fā)明的第一實施例操作的等待模式；圖4示出了確定等待模式的監(jiān)控電路；以及圖5示出了控制陣列電壓的調(diào)節(jié)電路。
本發(fā)明涉及在等待模式操作期間減少電流消耗的DRAM。存在不同類型的等待模式。一些類型要求當重新開始正常的操作時數(shù)據(jù)存儲在非易失性存儲器內(nèi)并重新存儲到預(yù)等待模式，而其它的狀態(tài)沒有。在任何一種類型中，DRAM不刷新。本發(fā)明介紹存儲單元使用溝槽電容器的DRAM集成電路(IC)。為有助于理解本發(fā)明，提供常規(guī)溝槽DRAM單元的說明。
參考圖1，顯示出了常規(guī)溝槽電容器的DRAM單元100。這種常規(guī)溝槽電容器的DRAM單元介紹在例如Nesbit等人的A0.6μm2256Mb TrenchDRAM Cell With Self-Aligned Buried Strap(BEST),IEDM93-627，在這里引入僅作參考。通常，單元的陣列通過字線和位線互連形成DRAM芯片。
DRAM單元100包括形成在襯底101內(nèi)的溝槽電容器160。襯底由如硼(B)的p型摻雜劑(p-)輕摻雜。溝槽通常由如砷(As)或磷(P)等的n型摻雜劑(n+)重摻雜的多晶硅(poly)161填充。起電容器的一個極板作用的poly稱作“存儲節(jié)點”。由如As摻雜的掩埋極板165形成在襯底內(nèi)，環(huán)繞在溝槽的下部。As從摻雜劑源擴散到硅襯底內(nèi)。摻雜劑源可以是形成在溝槽的側(cè)壁上摻雜As的硅酸鹽玻璃(ASG)。
DRAM單元也包括晶體管110。晶體管包括柵極112、源區(qū)113和漏區(qū)114。晶體管的柵極代表字線。由于晶體管連接到電容器，因此稱作“有源字線”。通過注入如磷(P)等的n型摻雜劑形成漏和源。通過擴散區(qū)125獲得晶體管與電容器的連接。稱作“節(jié)點擴散”的擴散區(qū)通過從溝槽poly通過掩埋的帶向外擴散摻雜劑形成。通過提供As或P摻雜劑從溝槽內(nèi)的As或P摻雜的poly向外擴散形成帶。
在溝槽的上部形成軸環(huán)168。正如這里使用的，溝槽的上部分是指包括軸環(huán)的部分和包括軸環(huán)下面的下部分。軸環(huán)可以防止節(jié)點結(jié)到掩埋極板的漏電流。漏電流是不希望的，它降低了單元的保持時間。如圖所示，軸環(huán)約束了掩埋帶的底部和掩埋極板的頂部。
在襯底的表面下形成包括如P或As等的n型摻雜劑的掩埋阱170。掩埋的n阱內(nèi)摻雜劑的峰值濃度稍低于軸環(huán)的底部。也稱作“n帶”的掩埋阱起在陣列中連接DRAM單元的掩埋極板的作用。
提供淺溝槽隔離(STI)180，將DRAM單元與其它單元或器件隔離。如圖所示，字線120形成在溝槽上并通過STI由此隔離。字線120稱作“貫通字線”。這種構(gòu)形稱作折疊位線結(jié)構(gòu)。
層間介質(zhì)層189形成在字線上。層間介質(zhì)層包括如硼磷硅玻璃(BPSG)等的摻雜的硅酸鹽玻璃。也可以使用如磷硅玻璃(PSG)或硼硅玻璃(BSG)等的其它摻雜的硅酸鹽玻璃。此外，也可以使用如TEOS等的非摻雜的硅酸鹽玻璃。導(dǎo)電層形成在層間介質(zhì)層上，形成位線。位線接觸開口186形成在層間介質(zhì)層內(nèi)，使源區(qū)113與位線接觸。
通過向源區(qū)和柵極提供適當?shù)碾妷杭せ罹w管能使數(shù)據(jù)寫入溝槽電容器或從溝槽電容器讀取。根據(jù)是否進行讀取或?qū)懭胍约皵?shù)據(jù)的狀態(tài)，位線和節(jié)點擴散之間的源區(qū)和漏區(qū)改變。
如上所述，這種DRAM單元顯示出在等待模式期間漏電流增加。我們發(fā)現(xiàn)漏電流的這種增加是由DRAM單元的p阱與n阱之間較大的差異引起的。
圖2為溝槽電容器DRAM單元的部分草圖，示出了等待模式期間引起漏電流的機理。如圖所示，單元包括重摻雜的n型摻雜劑于其中的溝槽電容器以形成存儲節(jié)點并從掩埋極板隔離節(jié)點擴散。在溝槽的上部分內(nèi)提供軸環(huán)268，將p阱與存儲節(jié)點隔離。p阱下面是將電容器的掩埋極板165與陣列內(nèi)另一DRAM單元的掩埋極板連接的n阱或n帶區(qū)。在圖示中，p阱偏置在-0.1V,n阱偏置在0.75V。
在等待模式期間當單元不刷新時，溝槽內(nèi)摻雜的poly最終漏泄降低到p阱的電位，約-1.0V。由于n帶偏置在約0.75V，由此存儲節(jié)點與n帶之間的電位約1.75V。這種大的差異導(dǎo)致在表面耗盡區(qū)291內(nèi)快速產(chǎn)生電子-空穴對，導(dǎo)致維持電流增加。
根據(jù)本發(fā)明的一個實施例，提供了一種減少電流消耗的等待模式操作。通過在等待模式期間切斷向n阱提供適當電壓的電壓發(fā)生器或泵獲得維持電流的減少。這樣減少了p阱和n阱之間的電壓差。從以上情況可以看出，切斷n帶電壓發(fā)生器將差異從1.75V減少到1.0V。p阱和n帶之間電壓差異的減少降低了漏電流。通常，漏電流減少1-2個數(shù)量級，這取決于表面狀態(tài)密度。一旦重新開始正常的操作模式，那么n帶發(fā)生器重新接通。
在另一實施例中，通過切斷向p阱提供適當電壓的p阱發(fā)生器減少維持漏電流的減少。此外，通過切斷n阱和p阱發(fā)生器可以進一步減少維持漏電流。
提供監(jiān)控電路檢測存儲器是否處于等待或正常操作模式。如果存儲器處于等待模式，到DRAM陣列的n帶電壓泵被切斷。如果存儲器沒有處于等待模式，n帶電壓泵保持接通。
在一個實施例中，通過監(jiān)控存儲器的刷新活動確定操作的模式。正如本領(lǐng)域已公知的，通過不同的技術(shù)進行刷新。例如，通過將行地址選通(RAS)信號設(shè)定在它的有效狀態(tài)(低電平有效)觸發(fā)刷新。其它刷新觸發(fā)器包括有效的RAS或CBR刷新之前的有效列地址選通(CAS)信號(也是低電平有效)，在RAS變?yōu)榈碗娖接行顟B(tài)之前將列地址選通處于有效低電平狀態(tài)，然后觸發(fā)RAS用于要刷新的每行的地址。這些不同的技術(shù)使用了有效的RAS信號，單獨使用或與其它信號組合使用，以觸發(fā)刷新。由此，本發(fā)明的一個實施例監(jiān)控RAS信號，確定是否系統(tǒng)處于等待或非等待模式。
參考圖3，顯示出了根據(jù)本發(fā)明的一個實施例存儲器操作的過程。在步驟310中，監(jiān)控刷新活動。在一個實施例中，使用RAS信號監(jiān)控刷新活動。如果在預(yù)定時間后沒有檢測到刷新活動，那么在步驟320切斷到DRAM陣列的n帶發(fā)生器。在一個實施例中，預(yù)定時間≥刷新之間的最大允許時間。在另一實施例中，預(yù)定時間≥約1.5倍刷新之間的最大允許時間。如果在規(guī)定時間內(nèi)檢測到刷新，那么在步驟330 n帶發(fā)生器保持在它的正常操作電平。
參考圖4，根據(jù)檢測系統(tǒng)是否處于等待或非等待模式的本發(fā)明一個實施例提供的監(jiān)控電路401。通過是否需要刷新確定等待或非等待模式。如果需要刷新，存儲器處于非等待模式，如果不需要刷新，存儲器處于等待模式。在一個實施例中，通過RAS之前的cas(CBR)信號和RAS計數(shù)器(RAS計數(shù)器)信號確定是否需要刷新。有效的RAS計數(shù)器信號表示在預(yù)定時間內(nèi)沒有發(fā)生刷新活動。
如圖4所示，監(jiān)控電路401包括接收CBR和RAS計數(shù)器信號作為輸入的NOR門。如圖所示，CBR信號為有效高電平信號，RAS計數(shù)器信號為有效低電平信號。只有無效CBR信號和有效RAS計數(shù)器信號表示存儲器處于等待模式。響應(yīng)于有效CBR信號和無效RAS計數(shù)器信號，NOR門產(chǎn)生有效的(高電平)允許通過信號。
允許通過信號輸入到調(diào)節(jié)電路內(nèi)。調(diào)節(jié)電路控制接n阱的電壓發(fā)生器。如果允許通過信號有效，那么調(diào)節(jié)電路切斷n帶電壓發(fā)生器。另一方面，如果允許通過信號無效，那么繼續(xù)接通n帶電壓發(fā)生器。
圖5示出了調(diào)節(jié)電路501的示意性實施例。如圖所示，調(diào)節(jié)電路包括控制接存儲器陣列550的n阱的n帶發(fā)生器的第一開關(guān)510，和控制存儲陣列n阱接地(0伏)的第二開關(guān)530。第一和第二開關(guān)包括例如旁路晶體管。反相器連接到第一開關(guān)520。允許通過信號連接到反相器和開關(guān)530的輸入。有效允許通過信號將n帶發(fā)生器與存儲器陣列斷開并將n阱接地。無效允許通過信號將n帶發(fā)生器連接到陣列，并將陣列與地斷開。
雖然參考不同的實施例具體地示出并介紹了本發(fā)明，但本領(lǐng)域的技術(shù)人員應(yīng)該知道可以對本發(fā)明作出修改和變形而不脫離本發(fā)明的范圍。因此本發(fā)明的范圍不是參考以上說明而是以權(quán)利要求書及其等同物的全部范圍來確定。
權(quán)利要求
1．一種減少動態(tài)隨機存取存儲器(DRAM)中維持電流的方法，包括確定DRAM是否處于等待或操作的正常模式；如果DRAM處于等待模式，那么切斷第一電源到DRAM中的一陣列；以及如果DRAM處于正常模式，那么維持接所述陣列的第一電源。
全文摘要
通過切斷連接到例如n阱的電源減少等待模式期間DRAM中的電流消耗。
文檔編號G11C11/407GK1221956SQ98123099
公開日1999年7月7日 申請日期1998年12月21日 優(yōu)先權(quán)日1997年12月30日
發(fā)明者海因茨·霍尼格施密德, 理查德·L·克萊因亨茲, 杰克·A·曼德爾曼 申請人:西門子公司, 國際商業(yè)機器公司