專利名稱：能夠設(shè)有多個(gè)閾值之一的半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一個(gè)多閾值半導(dǎo)體存儲(chǔ)器，更具體的講，本發(fā)明涉及一個(gè)非易失性存儲(chǔ)器件的讀取系統(tǒng)。
圖6是普通三級(jí)讀取電路結(jié)構(gòu)圖。圖7是圖6所示電路的數(shù)據(jù)讀取定時(shí)圖。
假設(shè)從閾值電壓Vti(I＝1，2，3或4，Vto＜Vt1＜Vt2＜Vt3)選取Vt1加到一個(gè)存儲(chǔ)單元C1(206)。然而，這里閾值電壓涉及源極與柵極之間的一個(gè)電壓，其中在元件處于關(guān)斷狀態(tài)時(shí)漏極電流超過了漏電流。基準(zhǔn)單元Rc2(208)的閾值電壓和基準(zhǔn)單元Rc3(209)的閾值分別定為Vt1和Vt2穩(wěn)壓電源電路1(218)的輸出電壓和閾值電壓Vto相等。穩(wěn)壓電路2(219)的輸出電壓設(shè)定為閾值電壓Vt1，穩(wěn)壓電路3(220)的輸出電壓設(shè)定為閾值電壓Vt2。因此在穩(wěn)壓電路1(218)的輸出電壓Vto加在存儲(chǔ)單元的柵極時(shí)，加在存儲(chǔ)單元的閾值電壓不為Vto(Vt1，Vt2，Vt3)，存儲(chǔ)單元設(shè)定在關(guān)斷的狀態(tài)。在穩(wěn)壓電路2(219)的輸出電壓Vt1加在存儲(chǔ)單元的柵極時(shí)，在該存儲(chǔ)單元所設(shè)定的閾值壓為Vt2或Vt3時(shí)，存儲(chǔ)單元設(shè)在關(guān)斷狀態(tài)。在穩(wěn)壓電路3(220)的輸出電壓Vt2加在存儲(chǔ)單元的柵極時(shí)，存儲(chǔ)單元的閾值電壓為Vt3時(shí)，存儲(chǔ)單元設(shè)在關(guān)斷狀態(tài)。穩(wěn)壓電路1的輸出電壓是一級(jí)字線的電平值，其加在晶體管RC1上。穩(wěn)壓電路2的輸出電壓是二級(jí)字線的電平值，其加在晶體管RC2的柵極上。穩(wěn)壓電路3的輸出電壓是三級(jí)字線的電平值，加在晶體管RC3的柵極上?；鶞?zhǔn)單元1，基準(zhǔn)單元2和基準(zhǔn)單元3的每一個(gè)漏極分別與基準(zhǔn)放大器1(203)、基準(zhǔn)放大器2(204)和基準(zhǔn)放大器3(205)相連接。
下面講述一下普通三級(jí)讀寫電流工作情況。
脈沖產(chǎn)生電路產(chǎn)生脈沖信號(hào)(231)，/P1，一個(gè)P2(235)，/P3(236)(“/”符號(hào)代表一個(gè)負(fù)邏輯)。
剛開始，當(dāng)脈沖信號(hào)P1(231)，一個(gè)P2(235)，一個(gè)P3(236)設(shè)定在電平H時(shí)，電路處在不活動(dòng)狀態(tài)。
當(dāng)字線選擇信號(hào)XP(230)和脈沖信號(hào)P1達(dá)到L電平(Tac1時(shí)段)。因?yàn)閭鬏旈T240和243導(dǎo)通成為傳導(dǎo)狀態(tài)，傳輸門246也在XP信號(hào)230作用下導(dǎo)通為傳導(dǎo)狀態(tài)，穩(wěn)壓電路1的輸出電壓Vt0經(jīng)字線W00(250)加在存儲(chǔ)單元的柵極C1上，因此，選中了存儲(chǔ)單元C1。
存儲(chǔ)單元C1(206)中設(shè)定了閾值電壓Vt1，因此，存儲(chǔ)單元C1(206)設(shè)在關(guān)斷的狀態(tài)。另一方面，基準(zhǔn)單元RC1(207)的閾值定為Vt0，因此，基準(zhǔn)單元RC1(207)處于ON狀態(tài)。通過將閾值電壓值和基準(zhǔn)電壓的比較，可以清楚地看到，在定時(shí)Tac1的數(shù)據(jù)處于關(guān)斷狀態(tài)(例如，高的邏輯值為1)然后，脈沖信號(hào)P1(231)升高，P2(233)下降，這樣傳輸門240和傳輸門243處于非導(dǎo)通狀態(tài)。傳輸門241和傳輸門244在Tac2處于導(dǎo)通狀態(tài)。
這時(shí)，通過字線W00(233)(二級(jí)字線電平)，穩(wěn)壓電路2的輸出電壓Vt1加在存儲(chǔ)單元C1上，存儲(chǔ)單元C1(206)處在導(dǎo)通狀態(tài)。基準(zhǔn)單元CR2(208)也處于導(dǎo)通狀態(tài)并且判斷出在Tac2數(shù)據(jù)處于ON狀態(tài)(例如，低的邏輯值為0)。
然后，脈沖信號(hào)P2(233)升高，P3(235)下降，這樣傳輸門241和傳輸門244處于非導(dǎo)通狀態(tài)。傳輸門242和傳輸門245在Tac2和Tac3處于導(dǎo)通狀態(tài)。
在Tac3，通過字線W00(250)(三級(jí)字線電平)，穩(wěn)壓電源電路3的輸出電壓Vt2加在存儲(chǔ)單元C1上，存儲(chǔ)單元C1(206)處在導(dǎo)通狀態(tài)?；鶞?zhǔn)單元RC3(209)也處于導(dǎo)通狀態(tài)。在同一柵極電平下，可以判斷出Tac3時(shí)數(shù)據(jù)處于ON狀態(tài)(例如，低的邏輯值為0)。
讀出放大器202在Tac1，Tac2和Tac3的輸出電壓的關(guān)系以及輸出電路241的輸出電壓D0和D1與各閾值電壓值的關(guān)系，如表一所示
Tac1 Tac2 Iac3 D1 D0Vto 0 00 00Vt1 1 00 01Vt2 1 10 10Vt3 1 11 11這種方法的優(yōu)點(diǎn)是通過字線電平值就可以判斷晶體管導(dǎo)通和關(guān)斷的狀態(tài)，和加在不同單元的不同閾值電壓以進(jìn)行可靠的讀出。然而，存在的問題是存取速度慢，即由于提供信號(hào)X的字線上的寄生電容C和電阻R，達(dá)到規(guī)定電壓需要的時(shí)間可大致表示為C和R的乘積。當(dāng)由讀出放大器的字線電平值決定的讀出完成時(shí)間定為Ts時(shí)，上面講的三級(jí)字線讀出速度用公式可表示為Tac＝3×C×R+3×Ts.
也就是說，為了讀出和相互傳輸2比特的數(shù)據(jù)，讀出數(shù)據(jù)所需的時(shí)間是正常讀出1比特?cái)?shù)據(jù)所用的時(shí)間的三倍。因此，市場(chǎng)需要的高速存儲(chǔ)器件不能實(shí)現(xiàn)，只有用特別讀出方法，如連續(xù)存取法以及相似的方法制成的半導(dǎo)體存儲(chǔ)器件供應(yīng)市場(chǎng)。
所要的產(chǎn)生所需電壓的穩(wěn)壓電路、脈沖發(fā)生電路和控制字線過渡時(shí)間的延遲電路大約占芯片面積的20％。
如圖6、圖7所示的讀出方法相比，在對(duì)半檢索的情況下，在Tac期間的起始點(diǎn)，產(chǎn)生的一個(gè)二級(jí)字線電壓加到存儲(chǔ)單元上，以判斷存儲(chǔ)單元是導(dǎo)通還是關(guān)斷。當(dāng)存儲(chǔ)單元處于導(dǎo)通的狀態(tài)時(shí)，在接下來的Tac2的時(shí)段里，該字線電壓值設(shè)定為一級(jí)字線電壓值低于二級(jí)字線電壓值。當(dāng)存儲(chǔ)單元處于關(guān)斷的狀態(tài)時(shí)，該字線電壓值設(shè)定為三級(jí)字線電壓值高于二級(jí)字線電壓值。結(jié)果是，在Tac2的時(shí)段期間，通過判斷存儲(chǔ)單元導(dǎo)通和關(guān)斷狀態(tài)輸出2比特的數(shù)據(jù)。然而，在多個(gè)存儲(chǔ)單元和一個(gè)字線相連時(shí)不能用這種方法。也就是說，當(dāng)一個(gè)字線與設(shè)有閾值電壓Vt1的存儲(chǔ)單元和設(shè)有閾值電壓Vt2的另一個(gè)存儲(chǔ)單元相連時(shí)，在Tac1的時(shí)段期間，前面提到的存儲(chǔ)單元處于導(dǎo)通的狀態(tài)。在Tac2的時(shí)段期間，為了讀出前面提到的存儲(chǔ)單元，字線電壓值設(shè)置為一級(jí)字線電壓。然而，因?yàn)楹笠粋€(gè)存儲(chǔ)單元在Tac1的時(shí)段期間關(guān)斷了，在Tac2的時(shí)段期間，字線電壓值必須設(shè)為三級(jí)字線電壓。這種讀出方式要求一個(gè)字線與一個(gè)存儲(chǔ)單元相對(duì)應(yīng)以讀出在Tac1的時(shí)段和在Tac2的時(shí)段期間內(nèi)存儲(chǔ)在存儲(chǔ)單元的數(shù)據(jù)。一個(gè)問題是增加了芯片的體積。
在另一方面，就多閾值單元型晶體管存儲(chǔ)器件而言，另外一種讀出存儲(chǔ)單元的數(shù)據(jù)方法就是象過去日本專利申請(qǐng)?zhí)朜o.SHO62-140298所公布的方法那樣，提高字線電壓。
圖8展示了專利申請(qǐng)?zhí)朜o.SHO62-140298所講的器件。這個(gè)電路由一個(gè)能產(chǎn)生三個(gè)基準(zhǔn)電壓信號(hào)的基準(zhǔn)放大器RA10(在圖上只畫了由能產(chǎn)生一個(gè)基準(zhǔn)電壓信號(hào)的晶體管S1和晶體管S2所組成的一個(gè)基準(zhǔn)放大器RA10)和一個(gè)由晶體管Q1、Q11和Q12構(gòu)成的讀出放大器所組成。晶體管存儲(chǔ)器件可設(shè)定為四種電流值Im中其中任意一種(I1＜I2＜I3＜I4)。另外，基準(zhǔn)電流(I1+I2、I2+I3、I3+I4)是通過各自具有電流電平I1，I2，I3和I4的晶體管S1，S2，S3和S4進(jìn)行組合S1，S2，S2+S3，S3+S4而形成的。具有和讀出放大器的負(fù)載MOS晶體管Q1體積一樣的負(fù)載MOS晶體管Q11和Q12形成了一個(gè)電流鏡面對(duì)。當(dāng)流過存儲(chǔ)單元M1的電流為I2時(shí)，流過晶體管Q1的電流變?yōu)镮2，這樣流過晶體管Q11和Q12的電流變?yōu)?×I2。隨著有流過負(fù)載MOS晶體管Q11和Q12的電流，形成了2×I2＞I1+I2，2×I2＜I2+I3，2×I2＜I3+I4，結(jié)果是只有在2×I2＞I1+I2情況下，輸出電壓變?yōu)镠。在其它情況下，可以測(cè)出所有電流都低。
前面已經(jīng)詳述，當(dāng)存儲(chǔ)單元晶體管M1的電流分別為I1或I2時(shí)，會(huì)產(chǎn)生作為基準(zhǔn)電流的I1+I2以便和流過單元晶體管M1的電流進(jìn)行比較。
在這種情況下，把本發(fā)明所述情況與以前的相比較，其優(yōu)點(diǎn)是它使得高速讀出存儲(chǔ)單元里的數(shù)據(jù)成為可能。然而，由于存儲(chǔ)單元的電流變化大導(dǎo)致讀出不準(zhǔn)確。進(jìn)一步講，相對(duì)于一個(gè)基準(zhǔn)放大器而言，需要2個(gè)基準(zhǔn)單元作為一個(gè)基準(zhǔn)單元造成基準(zhǔn)單元所占芯片面積擴(kuò)大。為了在存儲(chǔ)單元寫入數(shù)據(jù)，用變化很小的閾值電壓控制不同的電流Im是困難的，由于單元電流不同，數(shù)據(jù)寫入也不可靠了?；鶞?zhǔn)單元的面積也會(huì)增加。需要兩個(gè)基準(zhǔn)單元來產(chǎn)生一個(gè)比較值，這樣錯(cuò)誤分布也會(huì)增加一倍，并且還由于單元電流Im的變化就會(huì)產(chǎn)生不可靠的讀數(shù)。
本發(fā)明是一個(gè)能減少芯片面積并確保高速穩(wěn)定運(yùn)行的多閾值型半導(dǎo)體器件。
本發(fā)明的半導(dǎo)體存儲(chǔ)器有以下部分組成一個(gè)可以從N個(gè)閾值(N是2或大于2的任意整數(shù))中任取一個(gè)閾值加以設(shè)定的存儲(chǔ)單元；一個(gè)和存儲(chǔ)單元柵極相連的字線；一個(gè)用來控制字線的X解碼器；一個(gè)用來放大存儲(chǔ)單元輸出的讀出放大器；能分別設(shè)定N-1個(gè)閾值的N-1個(gè)基準(zhǔn)單元；用來分別放大各個(gè)基準(zhǔn)單元的輸出的N-1個(gè)基準(zhǔn)放大器；用來輸入各個(gè)基準(zhǔn)放大器的輸出和讀出放大器的輸出的N-1個(gè)差分放大器；一個(gè)用來對(duì)N-1個(gè)差分放大器的輸出進(jìn)行編碼的編碼器；一個(gè)給N-1個(gè)基準(zhǔn)單元的柵極提供電壓的分壓電路——其所供電壓低于字線電壓達(dá)的兩個(gè)相鄰閾值電壓之差的一半。
有了這些附圖可以更清楚說明前文所講的發(fā)明以及它的優(yōu)點(diǎn)和特點(diǎn)。附圖有

圖1是根據(jù)本發(fā)明的多閾值型半導(dǎo)體存儲(chǔ)器方框圖。
圖2是根據(jù)本發(fā)明的多閾值型半導(dǎo)體存儲(chǔ)器讀寫同步方框圖。
圖3是根據(jù)本發(fā)明的多閾值型半導(dǎo)體存儲(chǔ)器電路方框圖。
圖4是一個(gè)存儲(chǔ)單元和一個(gè)基準(zhǔn)單元的柵極電壓與漏極電流關(guān)系圖。
圖5是多閾值型半導(dǎo)體存儲(chǔ)器里的讀出放大器輸出值和基準(zhǔn)放大器輸出值比較圖。
圖6是一個(gè)多閾值型半導(dǎo)體存儲(chǔ)器方框圖。
圖7是圖6所示器件讀寫同步示意圖。
圖8是另外一個(gè)普通多閾值型半導(dǎo)體存儲(chǔ)器的電路方框圖。
圖1至圖5展示了本發(fā)明的具體實(shí)施例。參看圖1，根據(jù)本發(fā)明第一實(shí)施例，本半導(dǎo)體存儲(chǔ)器包括存儲(chǔ)單元C1(106)和通過一條字線WOO121來選擇存儲(chǔ)單元106的一個(gè)X解碼器。一個(gè)讀出放大器102連接到單元106的晶體管漏極，以放大在單元106存儲(chǔ)的數(shù)據(jù)。電平移位電路115接收X解碼器101的輸出，并輸出一個(gè)調(diào)整過的電平經(jīng)過RW122線到基準(zhǔn)單元RC1至RC3(107，108和109)上?；鶞?zhǔn)單元RC1至RC3(107到109)設(shè)置有各自不同的閾值?；鶞?zhǔn)放大器1至3(103到105)放大寫入到基準(zhǔn)單元RC1至RC3(107到109)的數(shù)據(jù)，以輸出各自的基準(zhǔn)電壓到線RA0至RA2(124到126)上。差分放大器1至3(110到112)接收從基準(zhǔn)放大器1至3(103到105)各自的輸出和讀出放大器102的輸出，以分別地判斷各接收信號(hào)的電平，并在線S0至S2(127到129)上輸出其結(jié)果。編碼器113輸入差分放大器1至3(110到112)的電壓輸出，并編碼成兩位數(shù)據(jù)D0和D1的信息輸出。輸出電路114放大編碼輸出和輸出兩位數(shù)據(jù)D0和D1到外部。
接著，本發(fā)明的運(yùn)作將用圖2來解釋。一開始，從具有關(guān)式Vt0＜Vt1＜Vt2＜Vt3的閾值中的一個(gè)閾值電平被寫入到存儲(chǔ)單元C1(106)。相鄰閾值間的差值幾乎是相同的。另外一方面，基準(zhǔn)單元RC1(107)，RC2(108)，RC3(109)是用不同的閾值寫入的，所以是三個(gè)狀態(tài)，而不是閾值Vt3被寫入到基準(zhǔn)單元。這里，基準(zhǔn)單元RC1(107)的閾值設(shè)置到Vt0，基準(zhǔn)單元RC2(108)的閾值設(shè)置到Vt1，和基準(zhǔn)單元RC3(109)的閾值設(shè)置到Vt2。X解碼器101通過在地址線XP(120)上地址信號(hào)選擇存儲(chǔ)單元C1(106)，使字符線W00(121)處于高電平。另一方面，比由字符線W00供給的電壓要低一個(gè)數(shù)值為閾值Vt1與Vt0之差的1/2的電平經(jīng)過電平移位電路115的輸出線RW(122)供給基準(zhǔn)單元RC1至RC3(107到109)。
由讀出放大器102放大了存儲(chǔ)單元C1(106)的輸出，以產(chǎn)生由線123提供的讀出電平SA。從而基準(zhǔn)單元RC1至RC3(107到109)的輸出由基準(zhǔn)放大器1至3(103到105)中的每一個(gè)加以放大，以輸出由線124到126提供的基準(zhǔn)電壓信號(hào)RA0至RA2。由基準(zhǔn)電壓信號(hào)RA0至RA2把讀出電平SA輸入到所有的三個(gè)差分放大器1至3(110到112)。當(dāng)由三個(gè)差分放大器1至3(110到112)決定了讀出電平SA和相應(yīng)的基準(zhǔn)電壓信號(hào)RA0與RA2的比較和放大的結(jié)果，S0至S2的輸出通過線(127到129)被傳送到編碼器113。編碼器113由1至3(110到112)差分放大器電路的三態(tài)輸入按照表2把三態(tài)數(shù)據(jù)轉(zhuǎn)換成兩位數(shù)據(jù)的編碼。然后114輸出電路接收到兩位數(shù)據(jù)，并放大接收到的兩位數(shù)據(jù)，以作為數(shù)據(jù)D1和D0(130)輸出到外部。
表2
用這種方法，數(shù)據(jù)可以在Tac1時(shí)段(周期)讀出，有了這個(gè)結(jié)果，Tac2和Tac3時(shí)段就根本不需要了。
本發(fā)明的第二個(gè)具體實(shí)施例將用圖3來解釋。圖3是一個(gè)電路圖，它包括存儲(chǔ)單元C1，讀出放大器102，基準(zhǔn)單元RCi(107，108，109)，基準(zhǔn)放大器RAi(103，104，(105)，差分放大器(110，111，112)和在圖1中顯示的電平移位電路(115)。這里，在圖1中顯示的是三個(gè)讀出放大器中的一個(gè)基準(zhǔn)放大器和一個(gè)差分放大器的關(guān)系。實(shí)際上用的是三個(gè)基準(zhǔn)單元，三個(gè)基準(zhǔn)放大器和三個(gè)差分放大器。圖3中僅顯示了它們中的一對(duì)，而省去了重復(fù)的解釋。在任何情況下，其它兩對(duì)的結(jié)構(gòu)是相同的。
讀出放大器102含有一個(gè)反饋部分，它由一個(gè)包括晶體管P10、P20、N10、N20和N30(舉例說，這里P10的P是表示P導(dǎo)電(溝道)型和N10的N是表示N導(dǎo)電(溝道型)的NOR電路、用于較高速度的充電晶體管、接收脈沖輸入信號(hào)PW作為柵極輸入和作為充電或等值電路連接到負(fù)載晶體管P30晶體管N50，和負(fù)載晶體管P40所組成。讀出放大器102連接到存儲(chǔ)單元C1作為其一個(gè)輸入端，而差分放大器作為其一個(gè)輸出端?；鶞?zhǔn)放大器(103、104或105)作為讀出放大器102是同樣的結(jié)構(gòu)，所以省去了基準(zhǔn)放大器的解釋。
差分放大器(110、111或112)包含有穩(wěn)壓電路，它由晶體管P60、P70、N80和N90組成，是為了產(chǎn)生所需要的調(diào)整電壓電平V1。差分放大器包括有接收穩(wěn)壓電路輸出的晶體管N71，用于分別地輸入讀出放大器的讀出電平SA與基準(zhǔn)電壓信號(hào)RAi(i＝1、2或3)(124、125或126)的晶體管N60和N61，和構(gòu)成電流鏡像對(duì)的P50與P51。放大器(110、111或112)的輸出作為信號(hào)SOi(i＝1、2或3)輸出到線(127、128或129)。
作為分壓電路的電平移位電路115包含源極上帶有字線電平W00的晶體管P80，電阻元件R1連接到晶體管P80的漏極，在電阻R1的一端與地GND之間連接有電阻元件R2，晶體管N100有一個(gè)漏極，其帶有一個(gè)連接點(diǎn)，位于電阻元件R1與R2之間，其源極接地GND。
這里，電平移位電路115的輸出與供到字線W00(121)電壓之間的關(guān)系，和流過存儲(chǔ)單元C1的電流Ivt，j(j＝0、1、2或3)和流過基準(zhǔn)單元RCi(i＝1、2或3)(107、108或109)的電流Iref(i＝1、2、或3)之間的關(guān)系將參照?qǐng)D4來解釋。
圖4表示的是字線電壓Vg和在存儲(chǔ)單元C1與基準(zhǔn)單元RCi(i＝1、2或3)的漏極電流Id之間的關(guān)系圖。開始時(shí)設(shè)置好電阻R1和R2，使基準(zhǔn)字RW相對(duì)于字電平W00的電壓降為鄰近閾值Vt之間的電壓差的一半，鄰近閾值Vt之間的壓差也就是Vt0與Vt1、Vt1與Vt2、或Vt2與Vt3之間的電壓差?；鶞?zhǔn)單元RCi(i＝1、2或3)(107、108或109)的閾值漂移表面上是一樣的，這樣即使在基準(zhǔn)單元RCi(i＝1、2或3)(107、108或109)中設(shè)置的閾值與設(shè)置在存儲(chǔ)單元C1(106)中的閾值相同時(shí)，流過基準(zhǔn)單元RCi(i＝1、2或3)的電流值Iref，i(i＝1、2、或3)將必然地較小于存儲(chǔ)單元C1(106)的電流值Ivt，j(j＝0、1、2或3)。
假定閾值Vt0被寫入存儲(chǔ)單元C1(106)和閾值Vt0電平被寫在基準(zhǔn)單元RC1上。當(dāng)沒有電壓施加到其柵極時(shí)，存儲(chǔ)單元C1(106)和基準(zhǔn)單元RC1(107)的漏極電壓是相同的，因?yàn)閬碜杂型瑯咏Y(jié)構(gòu)的編壓電路(沒有顯示)的電壓被加在單元C1和RC1上。這里，在字線W00的電平設(shè)置為3.5伏的情況下，流過存儲(chǔ)單元C1的電流變成為C點(diǎn)的電流值Ivt1。進(jìn)而在圖1中顯示的基準(zhǔn)單元RC2和RC3的每個(gè)電流值分別地變成為D點(diǎn)的電流Iref1和F點(diǎn)的電流Iref2。因?yàn)榛鶞?zhǔn)單元RC2和RC3分別地設(shè)置其閾值為Vt1和Vt2。這里已設(shè)置為Ivt0＞Iref0＞Ivt1的關(guān)系，所以Iref0是Ivt0和Ivt1間的中間值。當(dāng)存儲(chǔ)單元C1的閾值是Vt0、Vt1、Vt2和Vt3時(shí)，各自的電流值是Ivt0、Ivt1、Ivt2和Ivt3，而且基準(zhǔn)單元RC1、RC2和RC3的電流值分別為Iref0、Iref1和Iref2。它們的關(guān)系有Ivt0＞Iref0＞Ivt1＞Iref1＞Ivt2＞Iref2＞Ivt3。
其次，讀出放大器電壓SAi與基準(zhǔn)電壓RAi(124至126)(i＝1，2或3)間的關(guān)系將參考圖5予以解釋。
當(dāng)存儲(chǔ)單元C1的閾值電壓Vt取值Vt1時(shí)，SAi的電平則等于Vsa(c1＝vt1)，這是電流Ivt1流過負(fù)載晶體管P40(301)產(chǎn)生的電壓降。另一方面，因?yàn)榛鶞?zhǔn)放大器RC1的閾值電壓為Vt0，它的柵極上加有電壓RW(122)，此電壓比加到字線WOO(122)上的字線電壓低(Vt1-Vt0)/2，基準(zhǔn)放大器RC1(103)的輸出端RA0(124)得到電壓Vra0(508)。類似地基準(zhǔn)放大器2的輸出端RA1得到電壓Vra1，基準(zhǔn)放大器3的輸出端RA2得到電壓Vra2。且成立如下關(guān)系式Vra0＜Vsa(c1＝vt1)＜Vra1＜Vra2。
在這個(gè)實(shí)施例中，當(dāng)存儲(chǔ)單元的閾值電壓Vt取值Vt1時(shí)，從圖5中看出因受Vra0＜Vsa(c1＝vt1)的限制，差分放大器1(110)的輸出值SO0(127)變?yōu)榈?邏輯值0)。類似地，由于Vra1＞Vsa(c1＝vt)，差分放大器2(111)的輸出值SO1(128)變?yōu)楦?邏輯值1)。因受關(guān)系Vra2＞Vsa(c1＝vt)的限制，差分放大器2(111)的輸出值SO1(128)變?yōu)楦?邏輯值1)。
表三列出當(dāng)存儲(chǔ)單元C1(106)的閾值電壓Vt取值Vt0、Vt1、Vt2和Vt3時(shí)，輸出D0和D1與輸出值SD0至SD2的關(guān)系。
表三C1的閾值Vt Vsa與Vra關(guān)系 SO0 SO1 SO2 D1 D2Vt0 Vsa＜Vra0 111 00Vt1 Vsa0＜Vsa＜Vsa1 011 01Vt2 Vra1＜Vsa＜Vra2 001 10Vt3 Vra2＜Vsa 000 11輸出值SD0至SD2(127至129)是現(xiàn)有技術(shù)中相應(yīng)輸出的逆反。然而，如在每個(gè)輸出端加上一個(gè)反相器，則可得到同樣的輸出狀態(tài)。
將脈沖信號(hào)PW(204)提高到一種H電平，這電壓加到為提高速度而設(shè)的晶體管N50(302)和N51(303)上，信號(hào)SA和RA0至RA2的電平便會(huì)同時(shí)提高到接近相等。因此，執(zhí)行一次類似的相等化操作后就實(shí)現(xiàn)了一次速度增加。已經(jīng)解釋過，字線WOO(121)上的電平由電源VCC提供；然而可以用電壓提升電路(未畫出)將字線WOO(121)上的電壓調(diào)整到比Vcc更高的值。這樣，由圖4可明顯看出，由于讀出放大器能夠確定誰更大誰更早，流過存儲(chǔ)單元C1(106)和基準(zhǔn)單元Rc1至Rc3(107至109)的電流將進(jìn)一步增加，從而進(jìn)一步增加速度，而電源電壓Vcc可以更小一些。更有，此實(shí)施例的說明是指4-值存儲(chǔ)半導(dǎo)體器件，但要記錄的值的數(shù)目并未限制于此。一般說來，本發(fā)明可應(yīng)用于N-值的半導(dǎo)體存儲(chǔ)器件。
如上所述，依照本發(fā)明，采用對(duì)半檢索方法讀取數(shù)據(jù)時(shí)，并不需要將字線增加到三級(jí)以讀取數(shù)據(jù)。因?yàn)榭赡芡ㄟ^一次提高字線來讀取數(shù)據(jù)，所得到的速度大體上與通常的2-值的半導(dǎo)體存儲(chǔ)器件相同。因此讀取速度可以高于通常的4-值存儲(chǔ)半導(dǎo)體器件。換句話說，若寄生電阻和寄生電容為R和C，讀出速度為Ts；則同第一篇相關(guān)的文獻(xiàn)相比，由于字線僅僅提高一次，讀數(shù)據(jù)可以如下關(guān)系進(jìn)行Tac＝C×R+Ts。因此，存取時(shí)間能夠減少至以三級(jí)方式讀取通常字線的4-值存儲(chǔ)半導(dǎo)體器件的1/3，采用對(duì)半檢索方法4-值存儲(chǔ)半導(dǎo)體器件的1/2。還有，依照本發(fā)明，與以三級(jí)方式提升通常字線以讀取數(shù)據(jù)的情形比較，不再需要穩(wěn)壓電路、傳輸門、延時(shí)電路等特殊電路，面積能夠減少20％，因而具有減少芯片面積的優(yōu)點(diǎn)。
同現(xiàn)有技術(shù)SHO62-140298的文獻(xiàn)中描述的讀出方法相比較，可用每一個(gè)基準(zhǔn)放大器中僅含一個(gè)基準(zhǔn)單元的方法構(gòu)造基準(zhǔn)單元；這樣基準(zhǔn)單元的占據(jù)面積能被調(diào)整到一半左右。再有，在與對(duì)比文件SHO62-140298的文獻(xiàn)中描述的讀出方法相比較的情形，因?yàn)榉植紤B(tài)的ON電流的變化比閾值的變化要大，對(duì)于通常方法這種操作可能變得不穩(wěn)定。另一方面，依照本發(fā)明，基準(zhǔn)單元的柵極電壓設(shè)定為低于字線電壓，相差為相鄰閾值的差的一半；藉此，考慮到寫在存儲(chǔ)單元中的閾值，要設(shè)定閾值便可以近似地設(shè)在相鄰閾值的中點(diǎn)。結(jié)果，計(jì)及閾值的變化，也可以進(jìn)行穩(wěn)定的操作了。
由以上的詳細(xì)說明顯然，本發(fā)明并不局限于上面描述的裝置，可以在不偏離本發(fā)明的精神和范圍的前提下進(jìn)行修正和改變。例如，電壓調(diào)整電路中可以用工作在線性區(qū)的串連晶體管取代串聯(lián)電阻R1和R2。
權(quán)利要求
1.一個(gè)半導(dǎo)體存儲(chǔ)器件，包括一個(gè)存儲(chǔ)單元，其閾值被設(shè)置成n種閾值之一(n＞＝2，整數(shù))；一條字線，它連接到上述存儲(chǔ)單元的柵極上；一個(gè)解碼器，以選擇上述字線；一個(gè)讀出放大器，用以放大上述存儲(chǔ)單元的輸出；n-1個(gè)基準(zhǔn)單元，可以分別設(shè)置n-1種閾值；n-1個(gè)基準(zhǔn)放大器，以放大上述每一個(gè)基準(zhǔn)單元的輸出；n-1個(gè)差分放大器，以分別接收上述各基準(zhǔn)放大器的輸出和上述讀出放大器的一個(gè)輸出；一個(gè)編碼器，將上述n-1個(gè)差分放大器的輸出進(jìn)行編碼；以及一個(gè)電平移位電路，它連接到上述字線，并給所有上述基準(zhǔn)單元的柵極施加電壓，所供電壓低于供給上述字線的電壓達(dá)相鄰閾值的一半。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中所述的讀出放大器包括一個(gè)第一傳導(dǎo)類型的第一晶體管，其一端連接到一個(gè)輸入端子，另一端連接到一個(gè)輸出端子；一個(gè)第一傳導(dǎo)類型的第二晶體管，其一端連接到電源，另一端連接到上述的輸出端子；一個(gè)反相器，它具有一個(gè)輸入端耦合到上述輸入端子，一個(gè)輸出端耦合到上述第一、第二晶體管的柵極；以及一個(gè)負(fù)載元件，它耦合在上述電源和上述輸出端子之間。
3.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中所述的負(fù)載元件是一個(gè)第三晶體管，它的一個(gè)柵極耦合到上述輸出端子，一個(gè)端子連接到上述電源，另一個(gè)端子連接到上述輸出端子。
4.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中所述讀出放大器還包含一個(gè)充電電路，用以給上述輸出端子充電。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器件，其中所述充電電路包括一個(gè)第一傳導(dǎo)類型第四晶體管，耦合在第一節(jié)點(diǎn)和上述輸出端子之間；一個(gè)第二傳導(dǎo)類型的第五晶體管，耦合在上述第一節(jié)點(diǎn)和上述電源之間。
6.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中每一個(gè)所述的基準(zhǔn)放大器與所述的讀出放大器具有相同的結(jié)構(gòu)。
7.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中所述電平移位電路由兩個(gè)電阻性元件構(gòu)成。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中所述兩個(gè)電阻性元件是電阻器；上述充電電路還包括上述兩個(gè)電阻性元件串連在一個(gè)字電壓輸入端子和一個(gè)地之間，從該字電壓輸入端子向字線提供電壓，上述兩電阻性元件的連接點(diǎn)與上述基準(zhǔn)單元的柵極耦合。
9.如權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件，其中所述電平移位電路還包括一個(gè)第一傳導(dǎo)類型的第六晶體管，耦合在上述的連接點(diǎn)與上述的地之間，其柵極上施加有一個(gè)信號(hào)；一個(gè)第二傳導(dǎo)類型的第七晶體管，耦合在上述的連接點(diǎn)與上述的字線之間，其柵極上施加有上述信號(hào)。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)器件，其中所述差分放大器包括一個(gè)第一傳導(dǎo)類型的第八晶體管，耦合在一個(gè)第二節(jié)點(diǎn)與一個(gè)第三節(jié)點(diǎn)之間，其柵極上施加有上述讀出放大器的一個(gè)輸出；一個(gè)第一傳導(dǎo)類型的第九晶體管，耦合在上述第二節(jié)點(diǎn)與一個(gè)第四節(jié)點(diǎn)之間，其柵極上施加有上述基準(zhǔn)放大器的一個(gè)輸出；一個(gè)第二傳導(dǎo)類型的第十晶體管，耦合在上述第三節(jié)點(diǎn)與上述電源之間，其柵極上耦合到上述第三節(jié)點(diǎn)；一個(gè)第二傳導(dǎo)類型的第十一晶體管，耦合在上述第四節(jié)點(diǎn)與上述電源之間，其柵極上耦合到上述第三節(jié)點(diǎn)；以及一個(gè)第二傳導(dǎo)類型的第十二晶體管，耦合在上述第二節(jié)點(diǎn)與地之間。
11.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，其中所述差分放大器包括一個(gè)第一傳導(dǎo)類型的第十三晶體管，耦合在上述第十二晶體管的一個(gè)柵極與地之間；一個(gè)第二傳導(dǎo)類型的第十四晶體管，耦合在上述第十二晶體管的上述柵極與一個(gè)第五節(jié)點(diǎn)之間；一個(gè)第二傳導(dǎo)類型的第十五晶體管，耦合在上述電源與上述第五節(jié)點(diǎn)之間，其柵極上施加一個(gè)信號(hào)；以及一個(gè)第一傳導(dǎo)類型第十六晶體管，耦合在上述第十三和第十四晶體管的柵極與地之間，其柵極上施加上述信號(hào)。
12.一個(gè)半導(dǎo)體存儲(chǔ)器件，包括一個(gè)存儲(chǔ)單元，其閾值被設(shè)置成多種閾值之一，所述存儲(chǔ)單元具有一個(gè)柵極，其上帶有一個(gè)字線電壓；至少一個(gè)基準(zhǔn)單元，它具有從上述多種閾值中選出的一個(gè)閾值，所述基準(zhǔn)單元有一個(gè)柵極；以及一個(gè)電平移位電路，它接收上述字線電壓，并將一個(gè)相對(duì)于上述字線電壓漂移的電壓加到上述基準(zhǔn)單元的上述柵極上。
13.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，其中所述的分電壓是基于一組上述的多個(gè)閾值的一個(gè)差進(jìn)行劃分的。
14.如權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件，其中所述的分電壓低于上述字線電壓達(dá)上述多個(gè)閾值中相鄰閾值的差的一半。
15.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，還包括一個(gè)讀出放大器，其中一個(gè)第一傳導(dǎo)類型的第一晶體管，其一端連接到一個(gè)輸入端子，另一端連接到一個(gè)輸出端子；一個(gè)第一傳導(dǎo)類型的第二晶體管，其一端連接到一個(gè)電源，另一端連接到上述的輸出端子；一個(gè)反相器，它具有一個(gè)輸入端耦合到上述輸入端子，一個(gè)輸出端耦合到上述第一、第二晶體管的柵極；以及一個(gè)負(fù)載元件，它耦合上述電源和上述輸出端子。
16.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中所述的負(fù)載元件是一個(gè)第三晶體管，其門耦合到上述輸出端子，其一端連接到上述電源，另一端連接到上述輸出端子。
17.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中所述讀出放大器還包含一個(gè)充電電路，用以給上述輸出端子充電。
18.如權(quán)利要求17所述的半導(dǎo)體存儲(chǔ)器件，其中所述充電電路包括一個(gè)第一傳導(dǎo)類型的第四晶體管，耦合在第一節(jié)點(diǎn)和上述輸出端子之間；一個(gè)第二傳導(dǎo)類型的第五晶體管，耦合上述第一節(jié)點(diǎn)和上述電源之間。
19.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，此外還包括多個(gè)基準(zhǔn)放大器，其中每一個(gè)都與所述的讀出放大器具有相同的結(jié)構(gòu)。
20.一種讀出寫在存儲(chǔ)單元中的數(shù)據(jù)的方法，該存儲(chǔ)單元的閾值被設(shè)置成多種閾值之一，包含下列步驟加一個(gè)字線電壓到上述存儲(chǔ)單元；加一個(gè)基于上述字線電壓的基準(zhǔn)電壓到多個(gè)的基準(zhǔn)單元上，上述的基準(zhǔn)電壓不同于上述字線電壓，上述基準(zhǔn)單元中每一個(gè)都有從上述多個(gè)閾值上選擇出的互不相同的閾值；以及當(dāng)所述存儲(chǔ)單元上施加有字線電壓時(shí)將流經(jīng)其上的電流與所述基準(zhǔn)單元上施加有基準(zhǔn)電壓時(shí)流經(jīng)其上的電流作比較。
21.如權(quán)利要求20所述的方法，其中所述的基準(zhǔn)電壓基于一組上述多個(gè)閾值電壓的一個(gè)差來漂移。
22.如權(quán)利要求20所述的方法，其中所述的基準(zhǔn)電壓低于所述字線電壓達(dá)上述多個(gè)閾值電壓中相鄰閾值的差的一半。
23.一個(gè)半導(dǎo)體存儲(chǔ)器件，包括一個(gè)存儲(chǔ)單元，其閾值被設(shè)置成多種閾值之一，當(dāng)激活時(shí)該單元流過一個(gè)第一電流；至少一個(gè)基準(zhǔn)單元，當(dāng)所述存儲(chǔ)單元被激活時(shí)流過第二電流；比較裝置，用來比較所述第一電流和第二電流；以及基準(zhǔn)單元電流產(chǎn)生裝置，用于產(chǎn)生所述第二電流，當(dāng)所述存儲(chǔ)單元施加上字線電壓并設(shè)置為多個(gè)閾值中的一個(gè)時(shí)，所述第二電流的值為流經(jīng)所述存儲(chǔ)單元的多個(gè)電流中選擇出的相鄰電流值之間的一個(gè)值。
24.如權(quán)利要求23所述的半導(dǎo)體存儲(chǔ)器件，其中所述基準(zhǔn)單元電流產(chǎn)生裝置包括一個(gè)電平移位電路，它產(chǎn)生一個(gè)低于字線電壓達(dá)上述多個(gè)閾值電壓中相鄰閾值的差的一半的電壓，將它加到所述基準(zhǔn)單元的柵極上。
25.如權(quán)利要求24所述的半導(dǎo)體存儲(chǔ)器件，其中所述的比較裝置包括一個(gè)產(chǎn)生與上述第一電流對(duì)應(yīng)的第一電壓的第一裝置，一個(gè)產(chǎn)生與上述第二電流對(duì)應(yīng)的第二電壓的第二裝置，一個(gè)比較上述第一電壓和上述第二電壓的第三裝置。
26.一個(gè)半導(dǎo)體存儲(chǔ)器件，包括一個(gè)存儲(chǔ)單元，所設(shè)置的閾值為多個(gè)閾值之一；多個(gè)基準(zhǔn)單元，每一個(gè)基準(zhǔn)單元設(shè)置一個(gè)從上述多個(gè)閾值中選擇出的互不相同的閾值；以及一個(gè)電平移位電路，其基于上述多個(gè)閾值之差給每一個(gè)上述基準(zhǔn)單元加上一個(gè)基準(zhǔn)電壓。
27.如權(quán)利要求26所述的半導(dǎo)體存儲(chǔ)器件，其中所述的基準(zhǔn)電壓低于加到上述基準(zhǔn)單元上的字線電壓達(dá)相鄰閾值的一半。
28.如權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)器件，還包括一個(gè)第一放大器，它產(chǎn)生與設(shè)置給上述存儲(chǔ)單元的閾值對(duì)應(yīng)的第一電壓。
29.如權(quán)利要求28所述的半導(dǎo)體存儲(chǔ)器件，其中，基于當(dāng)所述存儲(chǔ)單元上施加有所述字線電壓時(shí)的其上流經(jīng)的電流，所述第一放大器產(chǎn)生所述第一電壓。
30.如權(quán)利要求29所述的半導(dǎo)體存儲(chǔ)器件，進(jìn)一步包括多個(gè)第二放大器，其對(duì)應(yīng)于上述基準(zhǔn)單元，每一個(gè)第二放大器對(duì)應(yīng)于多個(gè)閾值中的各個(gè)閾值產(chǎn)生多個(gè)第二電壓。
31.如權(quán)利要求30所述的半導(dǎo)體存儲(chǔ)器件，其中，基于當(dāng)每個(gè)基源單元上施加有所述基準(zhǔn)電壓時(shí)流經(jīng)各個(gè)基準(zhǔn)單元的電流，每個(gè)所述第二放大器產(chǎn)生所述第二電壓。
32.如權(quán)利要求31所述的半導(dǎo)體存儲(chǔ)器件，還包括多個(gè)第三放大器，每一個(gè)第三放大器接收上述第一電壓以及各個(gè)上述第二電壓。
33.如權(quán)利要求32所述的半導(dǎo)體存儲(chǔ)器件，其中每個(gè)第一、第二放大器都包括一個(gè)充電電路用以輸出。
全文摘要
本發(fā)明的半導(dǎo)體器件包括一個(gè)存儲(chǔ)單元,其閾值設(shè)置為n種閾值之一,包括:一條字線用以選擇存儲(chǔ)單元;一個(gè)X譯碼器來選擇字線;一個(gè)讀出放大器以放大存儲(chǔ)單元的輸出;n－1個(gè)基準(zhǔn)單元,其中設(shè)置了n－1種閾值,用以放大每一個(gè)基準(zhǔn)單元的輸出;和n－1個(gè)差分放大器以接收讀出放大器和每一個(gè)基準(zhǔn)放大器的輸出。還包括一個(gè)編碼器以對(duì)n－1個(gè)差分放大器的輸出進(jìn)行編碼。
文檔編號(hào)G11C16/02GK1203426SQ98102638
公開日1998年12月30日 申請(qǐng)日期1998年6月22日 優(yōu)先權(quán)日1997年6月20日
發(fā)明者藤幸雄 申請(qǐng)人:日本電氣株式會(huì)社