專利名稱：產(chǎn)生正負(fù)高壓的電源輸出電位復(fù)位電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種半導(dǎo)體器件，確切地說是涉及到一種用來切換內(nèi)部電路輸出電壓的復(fù)位電路，它輸出一個(gè)外部饋送的電源電壓或從電源電壓產(chǎn)生的內(nèi)部電壓。
在執(zhí)行數(shù)據(jù)寫入、讀出和擦除之類電操作的快速存儲(chǔ)器之類的半導(dǎo)體器件中，除了外部饋送的電源電壓，還內(nèi)部產(chǎn)生多個(gè)電壓并用于上述操作。
例如，在快速存儲(chǔ)器中，各存儲(chǔ)單元由一個(gè)其漏極和控制柵極分別邊接于位線和字線的晶體管組成。執(zhí)行擦除的方式是將正高壓加于組成存儲(chǔ)單元的晶體管的控制柵，而負(fù)高壓加于其源極和P阱，致使電子利用隧道效應(yīng)注入到浮柵中。執(zhí)行寫入的方式是將負(fù)高壓加于控制柵，而正高壓加于漏極，致使電子利用隧道效應(yīng)被浮柵清除。
現(xiàn)描述用于常規(guī)快速存儲(chǔ)器各種操作的內(nèi)部電壓。

圖19示出了快速存儲(chǔ)器各種工作狀態(tài)中饋送到選定的和未選定的區(qū)段中的存儲(chǔ)器的各種電壓。
例如，如圖19所示，當(dāng)在選定區(qū)段執(zhí)行擦除時(shí)，源電壓Vs為-8V，控制柵電壓Vcg為10V，P阱電壓BG為-8V，而漏電壓Vd浮置(Z)。選定區(qū)段和未選定區(qū)段中的存儲(chǔ)單元也加有在各工作模式中預(yù)定數(shù)值的源電壓Vs、控制柵電壓Vcg漏電壓Vd和P阱電壓BG，使各個(gè)操作得以執(zhí)行。
在外部只饋送3V電源電壓的結(jié)構(gòu)中，6V、10V、4V、-8V和-4V的電壓須由此電源電壓產(chǎn)生。為此，快速存儲(chǔ)器通常在內(nèi)部配置有包括電荷激勵(lì)電路的正電壓發(fā)生電路和負(fù)電壓發(fā)生電路。
以下更具體地描述采用上述正電壓發(fā)生電路和負(fù)電壓發(fā)生電路在存儲(chǔ)單元上執(zhí)行的擦除和寫入操作。
如前所述，當(dāng)注入的電子存在于浮柵時(shí)，就可獲得存儲(chǔ)單元的擦除態(tài)。因此，比起電子未被注入的狀態(tài)來，在擦除態(tài)的存儲(chǔ)單元的晶體管的閾值電壓向正電壓偏移。
在從快速存儲(chǔ)器存儲(chǔ)單元讀出儲(chǔ)存的信息的操作中，在源極接地而約為IV的正電壓加于漏極的工作模式中將一恒定電定加于控制柵，并借助于檢測(cè)源和漏之間是否有一定電流流過的方法來確定儲(chǔ)存的信息。當(dāng)執(zhí)行讀出操作時(shí)，在閾值電壓由于擦除操作而正向偏移的晶體管中，此電流不流通。
現(xiàn)描述擦除儲(chǔ)存信息并將儲(chǔ)存信息重新寫入快速存儲(chǔ)器的操作。
圖20中的橫坐標(biāo)表示存儲(chǔ)單元中晶體管的閾值電壓，縱坐標(biāo)表示具有相應(yīng)閾值電壓的芯片中的晶體管數(shù)目即位數(shù)。
新儲(chǔ)存信息的寫入通常在待要進(jìn)行寫入的塊中擦除存儲(chǔ)單元的儲(chǔ)存信息之后按下面將要詳述的條理執(zhí)行。
現(xiàn)描述寫入操作。在下面的描述中，在待要進(jìn)行寫入的位上執(zhí)行了上述擦除的狀態(tài)稱為起始狀態(tài)。
在起始狀態(tài)中，塊中存儲(chǔ)單元晶體管的閾值電壓分布成中心值作正向偏移，如圖20中A所示。
在這種狀態(tài)下來執(zhí)行寫入，亦即在對(duì)應(yīng)于待要寫入的晶體管上編程。此時(shí)，柵極相對(duì)于漏極保持在負(fù)電位(-14V)，以便將電子從浮柵移入漏極。隨著清移的進(jìn)行，對(duì)應(yīng)于寫入位的晶體管的閾值分布從圖20中的A改變?yōu)锽、C和D。
然而，若此狀態(tài)保持原狀，則全部電子將從浮柵清除，閾值電壓將進(jìn)一步向負(fù)值偏移。這種狀態(tài)相當(dāng)于圖20中的狀態(tài)E。
于是，即使OV加于柵極，在存儲(chǔ)單元晶體管中也會(huì)有電流在源和漏之間流通。
這意味著下述情況。如圖19中下部所示，為了改選存儲(chǔ)單元，即使柵極設(shè)定為OV，在源漏之間也得不到高阻抗態(tài)(在圖19中用字母Z表示)，單元中有漏電流。這導(dǎo)致難以正確地讀出被選定的存儲(chǔ)單元的信息。這種狀誠(chéng)稱為重復(fù)編程態(tài)。
在實(shí)際編程中，寫入時(shí)電壓以脈沖的形式加于柵和漏之間以防止上述重復(fù)編程。
下面將參照?qǐng)D20和19來描述上述過程。若在已被編程的位上執(zhí)行寫入，可能發(fā)生重復(fù)編程。因此必須在所有的位上執(zhí)行程序檢驗(yàn)以設(shè)定初始狀態(tài)。
然后加上程序?qū)懭朊}沖并檢驗(yàn)編程狀態(tài)。
例如，第一脈沖加于閾值如圖20中A所示地分布的晶體管之后，對(duì)應(yīng)于寫入位的晶體管的閾值為B所示地分布。
若閾值改變不足，則再加脈沖。這個(gè)手續(xù)相當(dāng)于圖21中施加程序脈沖和程序檢驗(yàn)的步驟，而且一直重復(fù)到各編程位的閾值達(dá)到一個(gè)適當(dāng)?shù)闹禐橹埂?br> 用上述手續(xù)，對(duì)應(yīng)于編程位的晶體管的閾值從圖20中B所示的狀態(tài)，經(jīng)過C所示的狀態(tài)，改變成D所示的狀態(tài)。此時(shí)即完成了程序的寫入。
現(xiàn)參照附圖簡(jiǎn)述常規(guī)快速存儲(chǔ)器的操作。
圖18方框圖示出了常規(guī)快速存儲(chǔ)器的結(jié)構(gòu)。
在圖18中，為簡(jiǎn)化起見，區(qū)段中的存儲(chǔ)單元陣列示為簡(jiǎn)化的2×2結(jié)構(gòu)形式。
寫入/擦除控制電路1控制著寫入和擦除操作的時(shí)間以及各操作的電壓。數(shù)據(jù)I/O緩沖器2向外部輸出讀出放大器3送來的數(shù)據(jù)，并將外部輸入的寫入數(shù)據(jù)饋送到寫入電路4。讀出放大器3將經(jīng)由Y形柵晶體管Q1和Q2送來的存儲(chǔ)器陣列11中存儲(chǔ)單元的數(shù)據(jù)進(jìn)行放大并輸出到數(shù)據(jù)I/O緩沖器2。
寫入電路4將數(shù)據(jù)I/O緩沖器2送來的數(shù)據(jù)饋送到列鎖存器17和18。列譯碼器5接收地址緩沖器13的輸出以選擇Y形柵晶體管Q1和Q2。6V發(fā)生電路6將6V電壓饋至列鎖存器17和18，它們根據(jù)數(shù)據(jù)“O”而將6V饋至位線。
在擦除操作中，一個(gè)-4V發(fā)生電路7將-4V電壓饋至未被選定的存儲(chǔ)單元的源極。在寫入操作中，一個(gè)-8V發(fā)生電路8將-8V電壓饋至字線和行澤碼器12，并在擦除操作中將-8V電壓饋至被選定的存儲(chǔ)單元的P阱和源極。
選擇柵譯碼器接收地址緩沖器13的輸出以選擇存儲(chǔ)單元陣列11中的柵極Q7-Q10。源線驅(qū)動(dòng)器10包括N溝道MOSFETQ3-Q6。源線驅(qū)動(dòng)器10在讀出操作中將地電平電壓加至存儲(chǔ)單元的源線，而在擦除操作中其上加一負(fù)電壓。
存儲(chǔ)單元陣列11包括存儲(chǔ)單元Q11-Q18以及選擇柵Q7-Q10。在存儲(chǔ)單元陣列11中，數(shù)據(jù)被寫入由行譯碼器12和列譯碼器5所選定的存儲(chǔ)單元或從其中擦除。行譯碼器12接收地址緩沖器13的輸出以選擇特定的字線。地址緩沖器13接收在存儲(chǔ)單元陣列11中選取特定的存儲(chǔ)單元的外部饋送的地址信號(hào)，并分別將列地址信號(hào)和行地址信號(hào)輸出到列譯碼器5和行譯碼器12。
參考電壓發(fā)生電路14在寫入檢驗(yàn)過程中提供字線電壓，并提供6V、10/4V、-8V和-4V發(fā)生電路6、19、8和7的參考電壓。阱電位切換電路15在存儲(chǔ)單元擦除過程中將負(fù)高壓加至P阱，而在其它操作模式中使P阱接地。
傳送門16控制著列鎖存器17和18同位線之間的邊接。列鎖存器17和18在寫入操作中鎖存寫入數(shù)據(jù)。10/4V發(fā)生電路19在寫入操作中將10V電壓饋至選擇柵譯碼器9，在擦除操作中將10V電壓饋至字線和行譯碼器12，而在擦除檢驗(yàn)操作中將4V電壓饋至字線和行譯碼器12。檢驗(yàn)控制電路20在檢驗(yàn)操作中控制著各電路的操作。
由于在快速存儲(chǔ)器中執(zhí)行上述的編程，故要求用來產(chǎn)生高于電源電壓的編程用正電壓的正高壓發(fā)生電路以及負(fù)高壓發(fā)生電路不僅在程序?qū)懭牒筒脸僮髦惺┘用}沖的過程中保持恒定的電壓，而且要滿足下面三點(diǎn)首先，當(dāng)脈沖下降時(shí)，輸出線的電位必須迅速恢復(fù)到原來的電位，而且不向晶體管施加過大的應(yīng)力。恢復(fù)所需時(shí)間的降低導(dǎo)致更短的編程所需時(shí)間和更短的擦除所需時(shí)間。
假設(shè)不存在輸出線的電位復(fù)位電路，則即使高壓發(fā)生電路停止了工作，輸出線的電位也會(huì)保持原樣，或者由于小的漏電而極慢地下降。當(dāng)存儲(chǔ)單元晶體管的狀態(tài)從這種狀態(tài)改變到下一操作步驟時(shí)，晶體管將承受極大的應(yīng)力，而且儲(chǔ)存在存儲(chǔ)單元中的信息會(huì)被干擾。因此會(huì)出現(xiàn)可靠性問題。換言之，除非輸出線的電位復(fù)位，否則不能改變存儲(chǔ)單元晶體管的操作狀態(tài)。
其次，在使輸出線上的高壓復(fù)位的復(fù)位電路的操作中，必須防止高壓加到構(gòu)成高壓復(fù)位電路的晶體管上。此外，為了進(jìn)一步改善復(fù)位電路的可靠性，希望有一種結(jié)構(gòu)，其中不管晶體管處于開通或斷開，高壓都不加于前述的晶體管。
第三，要求電路結(jié)構(gòu)簡(jiǎn)化。這不僅僅意味著減少晶體管的數(shù)目。例如，若必須提供閾值電壓不同于用在芯片上其它電路中的晶體管閾值電壓的晶體管，這就增加了制造步驟。
下面結(jié)構(gòu)常規(guī)結(jié)構(gòu)來詳細(xì)描述。
圖16方框示意圖示出了相當(dāng)于圖18中6V發(fā)生電路6和10V/4V發(fā)生電路19的常規(guī)正高壓發(fā)生電路。
在圖16中，放大級(jí)電路103由一個(gè)振蕩器104和一個(gè)正電壓電荷激勵(lì)器105組成。振蕩品104輸出脈沖波及其反相波/，而響應(yīng)于它們，正電壓電荷激勵(lì)電路105把從電源電壓Vcc放大的電壓Vpp輸出到它的輸出端106。
在復(fù)位操作中，復(fù)位信號(hào)RS從低電平改變?yōu)楦唠娖剑袷幤?04停止其工作。
同時(shí)，連接在輸出端106和電源之間的N溝道MOSFET tn3響應(yīng)復(fù)位信號(hào)RS而接通，并使輸出端電壓復(fù)位到Vcc。
如果N溝道MOSFET tn3是增強(qiáng)型的，亦即同芯片上其它電路中的晶體管同型且具有閾值Vthn，則饋至輸出端106的電位Vout可表示如下Vout＝Vcc-Vthn因此，輸出電壓降低一個(gè)閾值電壓，并在輸出處得不到足夠的電壓。
如果N溝道MOSFET tn3是耗盡型的，就不發(fā)生電壓下降，但耗盡型晶體管使制造步驟增加，使芯片的成本增加。
圖17方框示意圖示出了相當(dāng)于圖18中-4V發(fā)生電路和-8V發(fā)生電路8的常規(guī)負(fù)高壓發(fā)生電路。
在圖17中，負(fù)放大級(jí)電路203由一個(gè)振蕩器204和一個(gè)負(fù)電荷激勵(lì)器205組成。負(fù)放大級(jí)電路203同正高壓發(fā)生電路不同之處在于P溝道MOSFET tp3連接于輸出端206和地之間，而且此MOSFET tp3和振蕩器204被復(fù)位信號(hào)RS的反相信號(hào)/RS控制。
此時(shí)，若P溝道MOSFET tp3是增強(qiáng)型的，也不能提供足夠的地電位。若是耗盡型的，則增加制造步驟。
本發(fā)明，目的是提供一種可使處于正或負(fù)高壓的輸出線復(fù)位到等于外電源電位的、并且可在不增加制造步驟的情況下制造的電路。
本發(fā)明的另一個(gè)目的是提供一種在復(fù)位過程中能減弱加至晶體管的電場(chǎng)的、并且具有高可靠性的復(fù)位電路。
因而，本發(fā)明提供了一種復(fù)位電路，它從外部饋以一個(gè)第一電源電位、一個(gè)高于第一電源電位的第二電源電位和一個(gè)高于第二電源電位的第三電源電位，并對(duì)應(yīng)于可在第一和第二信號(hào)電平電位之間切換的外部信號(hào)而使第三電源電位輸出到輸出節(jié)點(diǎn)的狀態(tài)，切換到輸出第二電源電位的狀態(tài)，此電路包括一個(gè)第一輸入節(jié)點(diǎn)、一個(gè)第二輸入節(jié)點(diǎn)、一個(gè)第三輸入節(jié)點(diǎn)、一個(gè)控制電路、一個(gè)第一P溝道MOSFET和輸出節(jié)點(diǎn)。第一輸入節(jié)點(diǎn)饋以第一電源電位。第二輸入節(jié)點(diǎn)饋以第二電源電位。第三輸入節(jié)點(diǎn)連接到根據(jù)外部信號(hào)而選擇性地停止和開始提供第三電源電位的饋電單元的輸出端。控制電路根據(jù)外部信號(hào)的電位電平而選擇性地輸出第一電源電位和第三電源電位。第一P溝道MOSFET在其柵極接收控制電路的輸出，并在其漏極連接于第二輸入節(jié)點(diǎn)。輸出節(jié)點(diǎn)連接于第三輸入節(jié)點(diǎn)以及第一P溝道MOSFET的源極和背柵極。
根據(jù)本發(fā)明的另一種情況，控制電路包括一個(gè)其柵極接收外部信號(hào)且其源極和背柵極連接于輸出節(jié)點(diǎn)的第二P溝道MOSFET、一個(gè)其一端連接于第二P溝道MOSFET的漏極而另一端連接于第一P溝道MOSFET的柵極的電阻、以及一個(gè)其柵極接收控制信號(hào)且源極和背柵極連接于第一輸入節(jié)點(diǎn)而漏極連接于電阻另一端的N溝道MOSFET。
根據(jù)本發(fā)明的又一種情況，復(fù)位電路從外部被饋以第一電源電位和負(fù)值低于第一電源電位的第二電源電位，并根據(jù)可在第一和第二信號(hào)電平電位之間切換的外部信號(hào)而使第二電源電位輸出到輸出節(jié)點(diǎn)的狀態(tài)，切換到輸出第一電源電位的狀態(tài)，此復(fù)位電路包括一個(gè)第一輸入節(jié)點(diǎn)、一個(gè)第二輸入節(jié)點(diǎn)、一個(gè)控制電路、一個(gè)第一N溝道MOSFET和一個(gè)輸出節(jié)點(diǎn)。第一輸入節(jié)點(diǎn)被饋以第一電源電位。第二輸入節(jié)點(diǎn)連接于根據(jù)外部信號(hào)而停止和開始提供第二電源電位的饋電單元的輸出。控制電路根據(jù)外部信號(hào)的電位電平而選擇性地輸出第一和第二電源電位。第一N溝道MOSFET的柵極接收控制電路的輸出，其源極連接于第一輸入節(jié)點(diǎn)。輸出節(jié)點(diǎn)連接于第二輸入節(jié)點(diǎn)以及第一N溝道MOSFET的漏極和背柵極。
由于加至輸出節(jié)點(diǎn)的正電壓的電源電位的復(fù)位是通過第一P溝道MOSFET而執(zhí)行的，故輸出節(jié)點(diǎn)的電位不會(huì)以相當(dāng)于閾值電壓的數(shù)值而降低，這是本發(fā)明的一個(gè)主要優(yōu)點(diǎn)。
而且，關(guān)斷第一P溝道MOSFET的信號(hào)的電位是由第三電源電位形成的，故即使在輸出節(jié)點(diǎn)電位達(dá)到第三電源電位時(shí)此晶體管也不會(huì)接通，而且輸出節(jié)點(diǎn)同第二電源電位恰當(dāng)?shù)馗綦x開來。
本發(fā)明的另一優(yōu)點(diǎn)是額外提供了一個(gè)電阻，用來降低加于驅(qū)動(dòng)第一P溝道MOSFET的控制電路中的晶體管的電壓。
因此，本發(fā)明能提供可抑制晶體管中強(qiáng)電場(chǎng)并因而具有高可靠性的正電壓復(fù)位電路。
本發(fā)明的又一優(yōu)點(diǎn)如下。加于輸出節(jié)點(diǎn)的負(fù)電壓的電源電位的復(fù)位是通過第一N溝道MOSFET而執(zhí)行的。因此，輸出節(jié)點(diǎn)的電位不會(huì)以相當(dāng)于閾值電壓的數(shù)值而上升。
而且，關(guān)斷第一N溝道MOSFET的信號(hào)的電位是負(fù)的第二電源電位，故即使當(dāng)輸出節(jié)點(diǎn)的電位達(dá)到第二電源電位時(shí)，此晶體管也不會(huì)接通，而且輸出節(jié)點(diǎn)同第一電源電位恰當(dāng)?shù)馗綦x開來。
本發(fā)明的再一個(gè)優(yōu)點(diǎn)如下。由于電路能夠只由增強(qiáng)型晶體管組成，故可以防止制造步驟的增加，這在若要制造耗盡型晶體管的情況下是不可避免的。
結(jié)合附圖對(duì)本發(fā)明的進(jìn)行下列詳細(xì)描述之后，本發(fā)明的上述和其它的目的、特征、情況和優(yōu)點(diǎn)將變得更為明顯。
圖1方框示意圖示出了本發(fā)明的實(shí)施例1；
圖2示出了實(shí)施例1操作過程中的電位改變；圖3方框示意圖示出了本發(fā)明的實(shí)施例2；圖4示出了實(shí)施例2操作過程中的電位改變；圖5方框示意圖示了本發(fā)明的實(shí)施例3；圖6示出了實(shí)施例3操作過程中的電位改變；圖7方框示意圖示出了本發(fā)明的實(shí)施例4；圖8示出了實(shí)施例4操作過程中的電位改變；圖9方框示意圖示出了本發(fā)明的實(shí)施例5；圖10示出了實(shí)施例5操作過程中的電位改變；圖11方框示意圖示出了本發(fā)明的實(shí)施例6；圖12示出了實(shí)施例6操作過程中的電位改變；圖13方框示意圖示出了本發(fā)明的實(shí)施例7；圖14示出了實(shí)施例7操作過程中的電位改變；圖15方框示意圖示出了本發(fā)明的實(shí)施例7的一種修改；圖16方框示意圖示出了現(xiàn)有技術(shù)中正高壓發(fā)生電路的結(jié)構(gòu)；圖17方框示意圖示出了現(xiàn)有技術(shù)中負(fù)高壓發(fā)生電路的結(jié)構(gòu)；圖18方框示意圖示出了現(xiàn)有技術(shù)中快速存儲(chǔ)器的結(jié)構(gòu)；圖19示出了在快速存儲(chǔ)器的存儲(chǔ)單元上執(zhí)行的擦除、寫入和讀出操作；圖20示出了對(duì)快速存儲(chǔ)器寫入程序的過程；以及圖21示出了對(duì)快速存儲(chǔ)器寫入程序的順序。
以下參照附圖來描述本發(fā)明實(shí)施例的復(fù)位電路。
雖然結(jié)合快速存儲(chǔ)器中高壓發(fā)生電路的復(fù)位電路對(duì)現(xiàn)有技術(shù)進(jìn)行了描述，本發(fā)明同樣可用于另一類半導(dǎo)體器件，其中用電荷激勵(lì)電路來產(chǎn)生所需的電壓。
圖1方框示意圖示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的正高壓發(fā)生電路101的結(jié)構(gòu)。圖2示出了在圖1實(shí)施例的復(fù)位操作中的電位改變。
在圖1中，振蕩器104、正電壓電荷激勵(lì)器105等具有同圖16所示同有技術(shù)相同的結(jié)構(gòu)。
在正高壓發(fā)生電路102中，P溝道MOSFET tp1連接在輸出端106和等于Vcc的第二電源電位的饋送單元之間。
第二P溝道MOSFET tp2和N溝道MOSFET tn0的漏極串聯(lián)在一起。
這些晶體管連接在輸出端106和第一電源電位(即地電位)之間，且排列成P溝道MOSFET tp2的源極位于輸出端附近而N溝道MOSFET tn0的源極位于地附近。
電荷激勵(lì)器105從電源電位Vcc產(chǎn)生一個(gè)正高壓Vpp此時(shí)，復(fù)位信號(hào)RS處于“低”電平。N溝道MOSFET tn0接通而P溝道MOSFET tp2關(guān)斷。Vpp電平被通過P溝道MOSFET tp2傳輸?shù)焦?jié)點(diǎn)N1，致使P溝道MOSFET tp1截止。
這就抑制了電源電位Vcc同輸出端106之間經(jīng)由P溝道MOS-FET tp1的耦合。當(dāng)要復(fù)位時(shí)，信號(hào)RS達(dá)到“高”電平，致使N溝道NOSFET tn0接通。從而降低節(jié)點(diǎn)N1的電平，致使P溝道MOS-FET tp1也接通。
P溝道MOSFET tp2已被接通。因此，輸出Vpp開始逐漸降低其電平。
上述過程用圖2中T1和T2之間的波形來表示。T1表示復(fù)位信號(hào)RS達(dá)到“高”電平的時(shí)刻，T2表示稍后將加以描述的P溝道MOSFET tp2開始關(guān)斷的時(shí)刻。
當(dāng)輸出改變到接近Vcc的數(shù)值時(shí)，P溝道MOSFET tp2開始關(guān)斷。節(jié)點(diǎn)N1從而被N溝道MOSFET tn0迅速地放電為地電平(T2和T3之間)。由于N1是接地的，故P溝道MOSFET tp1被充分地接通，且Vcc電平被饋至輸出端。于是就可以向輸出端充分地饋送第二電源電位(即Vcc電平)而無需使用耗盡型晶體管。
由于P溝道MOSFET tp1可以是增強(qiáng)型的，故還可以防止制造步驟的增加。
圖3方框示意圖示出了本發(fā)明了實(shí)施例2的負(fù)高壓發(fā)生電路201的結(jié)構(gòu)。
在圖3中，振蕩器204、負(fù)電壓電荷激勵(lì)器205等具有同圖17所示現(xiàn)有技術(shù)相同的結(jié)構(gòu)。
圖4示出了圖3實(shí)施例復(fù)位操作過程中的電壓改變。
在負(fù)高壓復(fù)位電路202中，N溝道MOSFET tn1連接在輸出端206和第一電源電壓(地電位)之間。
第二N溝道MOSFET tn2和P溝道MOSFET tp0的漏極串聯(lián)在一起。這些晶體管排列成使第二N溝道MOSFET tn2的源極連接于輸出端206，而P溝道MOSFET tp0的源極連接于接收復(fù)位信號(hào)的反相信號(hào)的反相電路的輸出端。
第二N溝道MOSFET tn2的柵極接收復(fù)位信號(hào)的反相信號(hào)，而P溝道MOSFET tp0的柵極接收總是保持“低”電平(地電位)的信號(hào)。驅(qū)動(dòng)信號(hào)從這些晶體管之間的連接處饋至第一N溝道MOS-FET tn1的柵極。
當(dāng)電荷激勵(lì)器205的輸出為高電壓Vnn時(shí)，復(fù)位信號(hào)/RS處于“高”電平。在這種狀態(tài)下，N溝道MOSFET tn2接通，并將第二電源電位的Vnn電平傳送到節(jié)點(diǎn)N3。
由于Vnn是負(fù)電壓，故P溝道MOSFET tp0被關(guān)斷。因此，N溝MOSFET tn1的柵極達(dá)到Vnn，致使N溝道MOSFET tn1也截止，這樣地電平就不會(huì)傳送到輸出端206。
當(dāng)要復(fù)位時(shí)，信號(hào)/RS達(dá)到“低”電平。此時(shí)，P溝道MOSFETtp0接通以逐漸提高節(jié)點(diǎn)N3的電平，致使N溝道MOSFET tn1被接通。
N溝道MOSFET tn2已被接通。因此，輸出Vnn的電平開始逐漸升高。這相當(dāng)于圖4中T4和T5之間的狀態(tài)。T4表示復(fù)位信號(hào)/RS達(dá)到“低”電平的時(shí)刻，T5表示稍后將加以描述的N溝道MOS-FET tn2被關(guān)斷的時(shí)刻。
當(dāng)輸出Vnn改變到接近地電平的數(shù)值時(shí)，N溝道MOSFET tn2被關(guān)斷。節(jié)點(diǎn)N3從而迅速地升高到Vcc電平，致使N溝道MOSFETtn1被充分地接通以將地電平饋至輸出端206。這相當(dāng)于T5和T6之間的一個(gè)周期。同前一實(shí)施例相似，本實(shí)施例可將地電平饋至輸出端而無需使用耗盡型晶體管。
由于N溝道NOSFET tn1可以是增強(qiáng)型的，故還可以防止制造步驟的增加。
圖5方框示意圖示出了本發(fā)明實(shí)施例3的正高壓發(fā)生電路101的結(jié)構(gòu)。
圖6示出了其復(fù)位操作過程中的電壓改變。
第一實(shí)施例被設(shè)計(jì)成復(fù)位過程中當(dāng)向N溝道MOSFET to0和P溝道MOSFET tp1和tp2加以相對(duì)大的電壓時(shí)使放電電流流通。但當(dāng)晶體管接通并有電流流過時(shí)，可能引起其機(jī)制已知的在漏區(qū)出現(xiàn)襯底電流以致提高襯底的電位電平，致使在源、襯底和漏之間發(fā)生雙極型工作，從而產(chǎn)生大電流那樣的誤動(dòng)作。
為了避免這種情況，在接通的晶體管的源漏之間不要加大電壓是很重要的。
為此，圖5的實(shí)施例采用了一個(gè)插入在N溝道MOSFET tn0和P溝道MOSFET tp2之間的電阻器R1。
在輸出端106產(chǎn)生高壓的操作同實(shí)施例1相似。
在復(fù)位操作中(即當(dāng)信號(hào)RS處于“高”電平時(shí))，由于插入了電阻器R1，當(dāng)N溝道MOSFET tn0接通時(shí)，節(jié)點(diǎn)N1的電位立即降至地電平。雖然節(jié)點(diǎn)N2的電位通過電阻器R1逐漸下降，但電阻器R1被設(shè)定成將Vpp同N2之間的電位差降到不高于P溝道MOS-FET tp1的閾值的很小的值。
因此，當(dāng)P溝道MOSFET tp2接通時(shí)，P溝道MOSFET tp1關(guān)斷。這相當(dāng)于圖6中T1和T2之間的一段。
當(dāng)Vpp改變到接近Vcc的數(shù)值時(shí)，P溝道MOSFET tp2開始關(guān)斷。由N溝道MOSFET tn0和電阻器R1組成的放電系統(tǒng)使節(jié)點(diǎn)N2的電位降到地電平。此時(shí)，已關(guān)斷的P溝道MOSFET tp1被接通以使將Vcc電平饋至輸出端。這相當(dāng)于圖6中T2和T3之間的一段。
根據(jù)上面所述的方法，即使在復(fù)位操作過程中也不用在處于接通狀態(tài)的晶體管的源漏之間施加高電壓，從而能夠穩(wěn)定而可靠地執(zhí)行復(fù)位。
圖7方框示意圖示出了本發(fā)明實(shí)施例4的負(fù)高壓發(fā)生電路201的結(jié)構(gòu)。圖8示出了復(fù)位過程中的電壓改變。
第二實(shí)施例被設(shè)計(jì)成復(fù)位過程中當(dāng)向P溝道MOSFET tp0、N溝道MOSFET tn1和N溝道MOSFET tn2加以相對(duì)大的電壓時(shí)使放電電流流通。為了避免大的電壓加于接通的晶體管的源漏之間，如實(shí)施例1中所做的那樣，圖7的電路采用了一個(gè)插入在P溝道MOSFET tp0和N溝道MOSFET tn2之間的電阻器R2。
當(dāng)要復(fù)位時(shí)(即信號(hào)/RS處于“低”電平時(shí))，P溝道MOSFETtp0接通以便將節(jié)點(diǎn)N3的電位提高到Vcc。由于提供了電阻器R2，故節(jié)點(diǎn)N3的電位立即達(dá)到Vcc。由于提供了電阻器R2和P溝道MOSFET tp0，節(jié)點(diǎn)N4的電位逐漸上升，致使輸出Vnn逐漸上升。
此時(shí)，Vnn同N4之間的電位差被設(shè)定為不高于N溝道MOS-FET tn1的閾值電壓的很小的數(shù)值。因此，當(dāng)N溝道MOSFET tn2接通時(shí)，N溝道MOSFET tn1關(guān)斷。這相當(dāng)于圖8中T4和T5之間的一段。
當(dāng)Vnn改變到接近地電平的數(shù)值時(shí)，N溝道MOSFET tn2開始關(guān)斷。因此，節(jié)點(diǎn)N4通過含有P溝道MOSFET tp0和電阻器R2的路徑被充電，并升高到Vcc。
N溝道MOSFET tn1從而被充分地接通以將地電平饋至輸出端。
根據(jù)上述方法，在復(fù)位操作過程中，已接通的晶體管的源漏之間不施加高電壓，于是能夠穩(wěn)定而可靠地執(zhí)行復(fù)位。
圖9方框示意圖示出了本發(fā)明實(shí)施例5的負(fù)高壓發(fā)生電路201的結(jié)構(gòu)。
圖10示出了復(fù)位過程中的電壓改變。
在實(shí)施例四中，雖然在接通的晶體管的源漏之間未加高壓，但在Vnn被產(chǎn)生時(shí)Vcc加至N溝道MOSFET tn2的柵極，而且Vnn被加于其源極、漏極和溝道(此時(shí)N溝道MOSFET tn2接通)。
因此，過大的應(yīng)力加到了N溝道MOSFET tn2的柵極氧化層，這就降低了可靠性。
因而本實(shí)施例采用一個(gè)當(dāng)電荷激勵(lì)器的輸出達(dá)到一預(yù)定電平(Vnn1)時(shí)就改變其邏輯的信號(hào)(VMOD)，如圖9和10所示。在圖9的內(nèi)部控制信號(hào)發(fā)生電路223中，信號(hào)VMOD加于或非電路的一個(gè)輸入端。因此，當(dāng)電荷激勵(lì)器的輸出達(dá)到一個(gè)足夠負(fù)的電壓且信號(hào)VMOD達(dá)到“高”電平時(shí)，作為或非電路輸出的節(jié)點(diǎn)N5的電位就達(dá)到“低”電平而不管信號(hào)/RS的狀態(tài)如何，致使N溝道MOSFETtn2的柵極電壓應(yīng)力被釋放。
圖11方框示意圖示出了本發(fā)明實(shí)施例6的正高壓發(fā)生電路101的結(jié)構(gòu)。
圖12示出了復(fù)位過程中的電壓改變。
在實(shí)施例3中，由于輸出電壓Vpp的復(fù)位是通過電阻器R1而執(zhí)行的，為使輸出放電就需要很長(zhǎng)的時(shí)間。
為了改善這一點(diǎn)，采用了圖11所示的電路結(jié)構(gòu)。亦即，節(jié)點(diǎn)N1直接饋至P溝道MOSFET tp1的柵極，從而通過P溝道MOSFETtp1使輸出被復(fù)位到Vcc。
P溝道MOSFET tp1源漏之間的電位差為Vpp-Vcc，因此比較小，致使接通狀態(tài)中的擊穿電壓不會(huì)引起明顯的問題。
因此，電阻器R1可插入在P溝道MOSFET tp2和N溝道MOSFET tn0之間，在復(fù)位過程中其間產(chǎn)生一個(gè)最大的電位。
如圖12所示，P溝道MOSFET tp1通過不包含電阻器的路徑而放電，致使節(jié)點(diǎn)N2的電位比圖6中的結(jié)構(gòu)更快地達(dá)到地電平。因此，輸出復(fù)位所需的時(shí)間縮短了。
圖13方框示意圖示出了本發(fā)明實(shí)施例7的負(fù)高壓發(fā)生電路201的結(jié)構(gòu)。
圖14示出了復(fù)位過程中的電壓改變。
在實(shí)施例4中，由于Vnn是通過電阻器R2被復(fù)位的，輸出充電就需要很長(zhǎng)的時(shí)間。為了改善這一點(diǎn)，采用了圖13所示的電路結(jié)構(gòu)。
于是，節(jié)點(diǎn)N3被直接輸出入到N溝道MOSFET tn1的柵極，從而通過N溝道MOSFET tn1使輸出復(fù)位到地電平。
N溝道MOSFET tn1源漏之間的電位差為Vnn，因此相當(dāng)小，致使接通狀態(tài)中的擊穿電壓不引起明顯的問題。因此，電阻器R2可插入在N溝道MOSFET tn2和P溝道MOSFET tp0之間，在復(fù)位過程中，其間產(chǎn)生一個(gè)最大的電位。
如圖14所示，N溝NOSFET tn1的柵極通過不含電阻器的路徑被放電，致使節(jié)點(diǎn)N4的電位比圖8的結(jié)構(gòu)更快地達(dá)到地電平。因此縮短了輸出復(fù)位所需的時(shí)間。
而且，為了減小加于N溝道MOSFET tn2柵極氧化層的應(yīng)力，本實(shí)施例7可用圖9所示的實(shí)施例5相同的方法進(jìn)行修改。
圖15方框示意圖示出了實(shí)施例7的一種修改。
如同實(shí)施例5，本修改采用一個(gè)如圖10所示的當(dāng)電荷激動(dòng)器的輸出達(dá)到一個(gè)預(yù)定電平(Vnn1)時(shí)就改變其邏輯的信號(hào)(VMOD)。在圖15的內(nèi)部控制信號(hào)發(fā)生電路223中，信號(hào)VMOD加于或非電路的一個(gè)輸入端。因此，當(dāng)電荷激勵(lì)器的輸出達(dá)到一個(gè)足夠負(fù)的電壓且信號(hào)VMOD達(dá)到“高”電平時(shí)，作為或非電路輸出的節(jié)點(diǎn)N5的電位就達(dá)到“低”電平而不管信號(hào)/RS的狀態(tài)如何，致使N溝道MOS-FET tn2的柵電壓應(yīng)力被釋放。
雖然已詳細(xì)地描述了本發(fā)明，但應(yīng)清楚地理解這僅僅是用說明和舉例的方法進(jìn)行的，因而是不局限于此的，本發(fā)明的構(gòu)思與范圍只受所附權(quán)利要求條款的限定。
權(quán)利要求
1.一種復(fù)位電路，它從外部被饋以一個(gè)第一電源電位、一個(gè)高于上述第一電源電位的第二電源電位、以及一個(gè)高于上述第二電源電位的第三電源電位，并且響應(yīng)可在第一和第二信號(hào)電平電位之間進(jìn)行切換的外部信號(hào)(RS)而將輸出上述第三電源電位到輸出節(jié)點(diǎn)(106)的狀態(tài)切換到輸出上述第二電源電位的狀態(tài)，這種復(fù)位電路包含一個(gè)饋以上述第一電源電位的第一輸入節(jié)點(diǎn)(110)；一個(gè)饋以上述第二電源電位的第二輸入節(jié)點(diǎn)(109)；一個(gè)根據(jù)上述外部信號(hào)而選擇性地同上述第三電源電位耦合和去耦合的第三輸入節(jié)點(diǎn)(108)；一個(gè)根據(jù)上述外部信號(hào)的電位電平而選擇性地輸出上述第一電源電位和上述第三電源電位的控制電路；一個(gè)其柵極接收上述控制電路輸出且其漏極連接于上述第二輸入節(jié)點(diǎn)的第一P溝道MOSFET(tp1)；以及一個(gè)連接于上述第三輸入節(jié)點(diǎn)以及上述第一P溝道MOSFET的源極和背柵極的輸出節(jié)點(diǎn)(106)。
2.根據(jù)權(quán)利要求1的復(fù)位電路，其中所述的控制電路包括一個(gè)其柵極接收上述外部信號(hào)、且源極和背柵極連接于上述輸出節(jié)點(diǎn)、其漏極連接于上述第一P溝道MOSFET的柵極的第二P溝道MOSFET(tp2)以及；一個(gè)其柵接收上述外部信號(hào)、其源極和背柵極連接于上述第一輸入節(jié)點(diǎn)且其漏極連接于上述第二P溝道MOSFET的漏極的N溝MOSFET(tn0)。
3.根據(jù)權(quán)利要求1的復(fù)位電路，其中所述的上述第三電源電位的饋送單元包括一個(gè)產(chǎn)生互補(bǔ)的第一和第二時(shí)鐘信號(hào)(、/)的振蕩電路(104)，和一個(gè)接收上述第一和第二時(shí)鐘信號(hào)并產(chǎn)生第三電源電位的電荷激勵(lì)電路(105)；而且上述振蕩電路(104)由上述外部信號(hào)在工作態(tài)和停止態(tài)之間切換，當(dāng)上述控制電路輸出第一電源電位時(shí)取停止態(tài)，而當(dāng)上述控制電路輸出第三電源電位時(shí)取工作態(tài)。
4.根據(jù)權(quán)利要求1的復(fù)位電路，其中所述的復(fù)位電路安裝在饋以單一外部電源電位的半導(dǎo)體器件上，而上述第一電源電位和上述第二電源電位分別對(duì)應(yīng)于地電位和上述半導(dǎo)體器件的上述外部電源電位。
5.根據(jù)權(quán)利要求4的復(fù)位電路，其中所述的半導(dǎo)體器件是一種快速存儲(chǔ)器。
6.根據(jù)權(quán)利要求1的復(fù)位電路，其中所述的控制電路包括一個(gè)其柵極接收上述外部信號(hào)(RS)、其源極和背柵極連接于上述輸出節(jié)點(diǎn)而漏極連接于上述第一P溝道MOSFET(tp1)的柵極的第二P溝道MOSFET(tp2)；一個(gè)其一端連接于上述第二P溝道MOSFET的漏極的電阻器(R1)；以及一個(gè)其柵極接收上述外部信號(hào)(RS)、其源極和背柵極連接于上述第一輸入節(jié)點(diǎn)(110)而漏極連接于上述電阻器(R1)的另一端的N溝道MOSFET(tn0)。
7.根據(jù)權(quán)利要求1的復(fù)位電路，其中所述的控制電路包括一個(gè)其柵極接收上述外部信號(hào)(RS)、其源極和背柵極連接于上述輸出點(diǎn)的第二P溝道MOSFET(tp2)；一個(gè)其一端連接于上述第二P溝道MOSFET(tp2)的漏極而另一端連接于上述第一P溝道MOSFET的柵極的電阻器(R1)；以及一個(gè)其柵極接收上述外部信號(hào)(RS)、其源極和背柵極連接于上述第一輸入節(jié)點(diǎn)(110)而漏極連接于上述電阻器(R1)的另一端的N溝道MOSFET(tn0)。
8.一種復(fù)位電路，它從外部被饋以一個(gè)第一電源電位和一個(gè)負(fù)值低于上述第一電源電位的第二電源電位，而且根據(jù)可在第一和第二信號(hào)電平電位之間切換的外部信號(hào)(/RS)而將向輸出節(jié)點(diǎn)(206)輸出上述第二電源電位的狀態(tài)，切換到輸出上述第一電源電位的狀態(tài)。這種復(fù)位電路包括一個(gè)饋以上述第一電源電位的第一輸入節(jié)點(diǎn)(210)；一個(gè)根據(jù)上述外部信號(hào)而選擇性地同上述第二電源電位進(jìn)行耦合和去耦合的第二輸入節(jié)點(diǎn)(208)；一個(gè)根據(jù)上述外部信號(hào)(/RS)的電位電平而選擇性地輸出上述第一電源電位和第二電源電位的控制電路；一個(gè)其柵極接收上述控制電路的輸出而其源極連接于上述第一輸入節(jié)點(diǎn)的第一N溝道MOSFET(tn1)；以及一個(gè)連接于第二輸入節(jié)點(diǎn)(208)以及上述第一N溝道MOS-FET(tn1)的漏極和背柵極的輸出節(jié)點(diǎn)(206)。
9.根據(jù)權(quán)利要求8的復(fù)位電路，其中所述的控制電路包括一個(gè)其柵極接收上述外部信號(hào)(/RS)、其源極和背柵極連接于上述輸出節(jié)點(diǎn)而其漏極連接于上述第一N溝道MOSFET(tn1)的柵極的第二N溝道MOSFET(tn2)；其柵極連接于上述第一輸入節(jié)點(diǎn)(210)而漏極連接于上述第二N溝道MOSFET(tn2)的漏極的P溝道MOSFET(tn0)；以及一個(gè)接收上述外部信號(hào)(/RS)、其輸出連接于上述P溝道MOS-FET(tp0)的源極和背柵極的反相電路(209)。
10.根據(jù)權(quán)利要求8的復(fù)位電路，其中所述的上述第二電源電位的饋送單元包括一個(gè)產(chǎn)生互補(bǔ)的第一和第二時(shí)鐘信號(hào)(、/)的振蕩電路(204)，和一個(gè)接收上述第一和第二時(shí)鐘信號(hào)并產(chǎn)生第二電源電位的電荷激勵(lì)電路(205)；而且上述振蕩器路(204)由上述外部信號(hào)在工作態(tài)和停止態(tài)之間進(jìn)行切換，當(dāng)上述控制電路輸出第一電源電位時(shí)取停止態(tài)，當(dāng)上述控制電路輸出第二電源電位時(shí)取工作態(tài)。
11.根據(jù)權(quán)利要求8的復(fù)位電路，其中所述的復(fù)位電路安裝在饋以單一的外部電源電位的半導(dǎo)體器件上，而且上述的第一電源電位相當(dāng)于地電位。
12.根據(jù)權(quán)利要求8的復(fù)位電路，其中所述的半導(dǎo)體器件是一種快速存儲(chǔ)器。
13.根據(jù)權(quán)利要求8的復(fù)位電路，其中所述的控制電路包括一個(gè)其柵極接收上述外部信號(hào)(/RS)、其源極和背柵極連接于上述輸出節(jié)點(diǎn)(206)而漏極連接于上述第一N溝道MOSFET(tn1)的柵極的第二N溝道MOSFET(tn2)；一個(gè)其一端連接于上述第二N溝道MOSFET(tn2)的漏極的電阻器(R2)；一個(gè)其柵極連接于上述第一輸入節(jié)點(diǎn)(210)而漏極連接于上述電阻器(R2)的另一端的P溝道MOSFET(tp0)；以及一個(gè)接收上述外部信號(hào)(/RS)而且其輸出連接于上述P溝道MOSFET((tp0)的源極和背柵極的反相電路(209)。
14.根據(jù)權(quán)利要求8的復(fù)位電路，其中所述的控制電路包括內(nèi)部控制信號(hào)發(fā)生裝置(223)；上述內(nèi)部控制信號(hào)發(fā)生裝置(223)包括一個(gè)將上述外部信號(hào)(/RS)反相并將其輸出的第一輸出節(jié)點(diǎn)(216)，和一個(gè)當(dāng)上述復(fù)位電路輸出節(jié)點(diǎn)(206)的電位不低于某一恒定值時(shí)，輸出上述外部信號(hào)(/RS)的反相信號(hào)，而當(dāng)上述復(fù)位電路輸出節(jié)點(diǎn)(206)的電位低于此恒定值時(shí)則不管上述外部信號(hào)(/RS)為何，都輸出上述第一電源電位的第二輸出節(jié)點(diǎn)(218)；上述控制電路還包括一個(gè)其柵極連接于上述內(nèi)部控制信號(hào)發(fā)生裝置(223)的上述第二輸出節(jié)點(diǎn)(218)、其源極和背柵極連接于上述復(fù)位電路的上述輸出節(jié)點(diǎn)(206)而漏極連接于上述第一N溝道MOSFET(tn1)的柵極的第二N溝道MOSFET(tn2)，一個(gè)其一端連接于上述第二N溝道MOSFET(tn2)的漏極的電阻器(R2)，以及一個(gè)其柵極連接于上述復(fù)位電路的上述第一輸入節(jié)點(diǎn)(210)、其漏極連接于上述電阻器(R2)的另一端、而其源極和背柵極連接于上述內(nèi)部控制信號(hào)發(fā)生裝置(223)的上述第一輸出節(jié)點(diǎn)(216)的P溝道MOSFET(tp0)。
15.根據(jù)權(quán)利要求8的復(fù)位電路，其中所述的控制電路包括一個(gè)其柵極接收上述外部信號(hào)(/RS)、而且其源極和背柵極連接于上述輸出節(jié)點(diǎn)(206)的第二N溝道MOSFET(tn2)；一個(gè)其一端連接于上述第二N溝道MOSFET的漏極而另一端連接于上述第一N溝道MOSFET(tn1)的柵極的電阻器(R2)；一個(gè)其柵極連接于上述第一輸入節(jié)點(diǎn)(210)而其漏極連接于上述電阻器(R2)的另一端的P溝道MOSFET(tp0)；以及一個(gè)接收上述外部信號(hào)(/RS)、而且其輸出連接于上述P溝道MOSFET(tp0)的源極和背柵極的反相電路(209)。
16.根據(jù)權(quán)利要求8的復(fù)位電路，其中所述的控制電路包括內(nèi)部控制信號(hào)發(fā)生裝置(223)；上述內(nèi)部控制信號(hào)發(fā)生裝置(223)包括一個(gè)將上述外部信號(hào)(/RS)反相并將其輸出的第一輸出節(jié)點(diǎn)(216)，和一個(gè)當(dāng)上述復(fù)位電路輸出節(jié)點(diǎn)(206)的電位不低于某一恒定值時(shí)，輸出上述外部信號(hào)(/RS)的反相信號(hào)，而當(dāng)上述復(fù)位電路輸出節(jié)點(diǎn)(206)的電位低于此恒定值時(shí)，則不管上述外部信號(hào)(/RS)為何，都輸出上述第一電源電位的第二輸出節(jié)點(diǎn)(218)；上述控制電路還包括一個(gè)其柵極連接于上述內(nèi)部控制信號(hào)發(fā)生裝置(223)的上述第二輸出節(jié)點(diǎn)(218)、而其源極和背柵極連接于上述復(fù)位電路的上述輸出節(jié)點(diǎn)(206)的第二N溝道MOSFET(tn2)，一個(gè)其一端連接于上述第二N溝道MOSFET(tn2)的漏極的電阻器(R2)，以及一個(gè)其柵極連接于上述復(fù)位電路的上述第一輸入節(jié)點(diǎn)(210)、其漏極連接于上述電阻器(R2)的另一端和上述第一N溝道MOSFET的柵極、而其源極和背柵極連接于上述內(nèi)部控制信號(hào)發(fā)生裝置(223)的上述第一輸出節(jié)點(diǎn)(216)的P溝道MOSFET(tp0)。
全文摘要
當(dāng)輸出節(jié)點(diǎn)(106)輸出第三電源電位的狀態(tài)被切換到輸出第二電源電位的狀態(tài)時(shí)，第二電源電位的饋送單元經(jīng)由第一P溝道MOSFET(tpl)被連接到輸出節(jié)點(diǎn)(106)。而且，當(dāng)?shù)谝籔溝道MOSFET(tpl)被關(guān)斷時(shí)，亦即當(dāng)?shù)谌娫措娢槐惠敵龅捷敵龉?jié)點(diǎn)(106)時(shí)，第三電源電位也加到第一P溝道MOSFET(tpl)的柵極。因此，即使當(dāng)輸出節(jié)點(diǎn)(106)的電位升至第三電源電位時(shí)，此晶體管也不接通。于是第二電源電位(Vcc)同輸出節(jié)點(diǎn)(106)彼此恰當(dāng)?shù)仉姼綦x。
文檔編號(hào)G11C5/14GK1131821SQ95120259
公開日1996年9月25日 申請(qǐng)日期1995年11月28日 優(yōu)先權(quán)日1994年11月29日
發(fā)明者中井宏明, 小林真一, 三原雅章 申請(qǐng)人:三菱電機(jī)株式會(huì)社