專利名稱:電流電壓轉(zhuǎn)換電路及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于電流電壓的轉(zhuǎn)換以將輸入電流的存在與不存在轉(zhuǎn)換至不同電壓的位準(zhǔn)。且詳而言之，本發(fā)明系關(guān)于轉(zhuǎn)換儲(chǔ)存信息至電壓值之電流電壓的轉(zhuǎn)換并偵測其二進(jìn)制狀態(tài)，其中該儲(chǔ)存信息系由內(nèi)存獲得之如電流的存在與不存在。
背景技術(shù)：
如圖4所示，在日本未審查專利申請案第H11(1999)-149790號所揭露之電流感測放大電路中，儲(chǔ)存信息系由半導(dǎo)體內(nèi)存區(qū)域100的位線BL(0)至BL(n)被讀取作為電流值，經(jīng)由行選擇晶體管T8、T9與共同數(shù)據(jù)線N3傳送至電流感測放大電路200。
在該電流感測放大電路200中，將在共同數(shù)據(jù)線N3上由內(nèi)存為了數(shù)據(jù)讀取之電流提供至n信道晶體管T300的源極，藉由晶體管T300放大，并將p信道晶體管T400連接至電源，而經(jīng)由節(jié)點(diǎn)400輸出至n信道晶體管T600。晶體管T600形成具有p信道晶體管T700之放大電路而放大電路將由內(nèi)存之?dāng)?shù)據(jù)轉(zhuǎn)換至電壓值，其中輸入該數(shù)據(jù)作為電流值，而輸出該電壓作為電流感測放大電路200之輸出。
在電流電壓轉(zhuǎn)換操作之前，節(jié)點(diǎn)400與共同數(shù)據(jù)線N3系預(yù)先充電而藉由行選擇晶體管連接之位線系經(jīng)由共同數(shù)據(jù)線N3預(yù)先充電。預(yù)先充電操作系藉由使p信道晶體管T400與p信道晶體管T500導(dǎo)通而執(zhí)行。在包括預(yù)先充電操作之電流電壓轉(zhuǎn)換操作之完整周期期間，晶體管T400系導(dǎo)通而晶體管T500主要在電流電壓轉(zhuǎn)換操作之前，實(shí)行短周期之預(yù)先充電操作。
在日本專利申請案早期公開第2002-237193號所揭露之非易失性半導(dǎo)體內(nèi)存裝置中，相似的感測放大器也同樣被揭露。使用PMOS晶體管作為實(shí)行預(yù)先充電操作之晶體管。
然而，在上述的先前技術(shù)中，使用p信道晶體管或PMOS晶體管當(dāng)作預(yù)先充電的晶體管與預(yù)先充電在電流感測放大電路的節(jié)點(diǎn)，同時(shí)預(yù)先充電共同數(shù)據(jù)線與位線。隨著非易失性半導(dǎo)體內(nèi)存裝置的電容擴(kuò)充，扭絞(wring)的共同數(shù)據(jù)線的長度延伸更多而更多的內(nèi)存單元系連接至位線。當(dāng)執(zhí)行高速電流電壓轉(zhuǎn)換操作時(shí)，具有更多的接線(wiring)電容，感測放大器需要事先執(zhí)行高速的預(yù)先充電操作。感測放大電路需要配備p信道晶體管或具有足夠電流供應(yīng)能力之PMOS晶體管，而且該晶體管尺寸必須更大。這造成了違反非易失性半導(dǎo)體內(nèi)存裝置與容量擴(kuò)充所需要較高整合性的問題。
大的晶體管具有藉由在閘極與汲極之間之閘極氧化層與藉由在汲極與基板之間之PN接面所引起的大的寄生電容(parasitic capacitance)，而這些寄生電容系增加到電流感測放大電路之節(jié)點(diǎn)。在預(yù)先充電操作完成后之電流電壓轉(zhuǎn)換操作，這些寄生電容會(huì)產(chǎn)生問題，其引起以響應(yīng)為了由內(nèi)存之?dāng)?shù)據(jù)的電流而在內(nèi)部節(jié)點(diǎn)電位改變之延遲，輸入至電流感測放大電路，其可導(dǎo)致在速度上或電流感測的靈敏度的惡化。并且，經(jīng)由這些寄生電容，電容耦合可開始偏壓之位準(zhǔn)轉(zhuǎn)變(transition)晶體管至閘極端，其可造成在內(nèi)部節(jié)點(diǎn)電平之波動(dòng)。這造成了電壓之位準(zhǔn)波動(dòng)的問題，而將被轉(zhuǎn)換至該電壓之輸入電流會(huì)造成轉(zhuǎn)換錯(cuò)誤。
在此，為了避免上述的問題，應(yīng)可想到裝配具有相同尺寸與高電流驅(qū)動(dòng)性之NMOS晶體管的感測放大電路，來代替PMOS晶體管當(dāng)作預(yù)先充電之晶體管。
然而，當(dāng)連接至NMOS晶體管之汲極端之節(jié)點(diǎn)(電源電壓系施加至該NMOS晶體管之汲極端)預(yù)先充電至高電位位準(zhǔn)時(shí)，其預(yù)先充電至小于臨界電壓之電源電壓之位準(zhǔn)。鑒于將來期望之低電源電壓之延伸應(yīng)用，當(dāng)藉由預(yù)先充電操作而增加之電平是高時(shí)，限制其縮小電流操作之電壓范圍而這造成了難以保證操作余裕的問題。
讀取儲(chǔ)存在內(nèi)存單元的信息且該信息狀態(tài)系藉由電流之存在與不存在而決定。當(dāng)由內(nèi)存單元讀取的數(shù)據(jù)對應(yīng)至沒有電流流動(dòng)時(shí)，在電流電壓轉(zhuǎn)換電路中之內(nèi)部節(jié)點(diǎn)依然在預(yù)先充電電平；當(dāng)數(shù)據(jù)對應(yīng)至電流流動(dòng)時(shí)，預(yù)先充電的電平系步降(step down)。因此，在預(yù)先充電操作結(jié)束之后，NOMS晶體管之閘極電壓系轉(zhuǎn)變至低位準(zhǔn)而使晶體管成為非導(dǎo)通，結(jié)果，可藉由經(jīng)由寄生電容之電容耦合推測預(yù)先充電電平下降。因?yàn)镹MOS晶體管預(yù)先充電的電平相等于小于臨界電壓的電源電壓，當(dāng)受到電容耦合的影響時(shí)，此位準(zhǔn)將步降至仍然較低的電平。這造成了下列的問題。在一例中，感測放大電路系組態(tài)使得此電壓與參考電壓比較并執(zhí)行差分放大器(differential amplification)以保證由內(nèi)存數(shù)據(jù)的讀取，而數(shù)據(jù)讀取錯(cuò)誤可能發(fā)生。
本發(fā)明系能解決上述先前技術(shù)的至少一個(gè)問題并致力于提供電流電壓轉(zhuǎn)換電路及其控制方法，可以在小型的電路中完成增強(qiáng)速度或電流感測靈敏度并以較高的速度預(yù)先充電，同時(shí)預(yù)防在電流電壓轉(zhuǎn)換程序中之轉(zhuǎn)換錯(cuò)誤，并在低電源電壓下運(yùn)作良好。

發(fā)明內(nèi)容本發(fā)明之目標(biāo)系有鑒于上述問題而提供一種轉(zhuǎn)換節(jié)點(diǎn)，其電壓系與電源電壓經(jīng)過初始化并步降與輸入電流的位準(zhǔn)成比例；N型晶體管，系連接在該轉(zhuǎn)換節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)之間并在該轉(zhuǎn)換節(jié)點(diǎn)的初始化操作之后立刻轉(zhuǎn)為導(dǎo)通；以及，P型晶體管，系連接在該轉(zhuǎn)換節(jié)點(diǎn)與該電源電壓節(jié)點(diǎn)之間并在該轉(zhuǎn)換節(jié)點(diǎn)的初始化操作之后立刻轉(zhuǎn)為導(dǎo)通。
在上述的電流電壓轉(zhuǎn)換電路中，在電流電壓轉(zhuǎn)換程序之前初始化該轉(zhuǎn)換節(jié)點(diǎn)至電源電壓，其中在該程序中，藉由對應(yīng)于輸入電流之電壓下降，發(fā)生從電源電壓之步降。藉由使N型晶體管與P型晶體管導(dǎo)通而執(zhí)行初始化操作，這些晶體管系連接在轉(zhuǎn)換節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)之間。
經(jīng)由此安排，藉由基于載子遷移性不同的電流驅(qū)動(dòng)性差異，當(dāng)該等晶體管具有相同驅(qū)動(dòng)性時(shí)，N型晶體管更加小型而具有比P型晶體管短之信道寬度；當(dāng)該等晶體管具有相同尺寸時(shí)，N型晶體管可具有比P型晶體管大的驅(qū)動(dòng)性。
因此，藉由N型晶體管的供應(yīng)當(dāng)作晶體管之初始化操作，轉(zhuǎn)換節(jié)點(diǎn)可快速的提供能量以接近電源電壓并能減少依附在轉(zhuǎn)換節(jié)點(diǎn)的寄生于晶體管結(jié)構(gòu)之寄生電容。初始化操作的晶體管可小型化而感測輸入電流的速度與敏感性可被增強(qiáng)。
除了N型晶體管之外，P型晶體管系在組態(tài)上與該晶體管平行連接，使得當(dāng)僅藉由N型晶體管初始化時(shí)，轉(zhuǎn)換節(jié)點(diǎn)的電壓可初始化直到電源電壓，其可限制電源電壓的位準(zhǔn)小于臨界電壓。此外，當(dāng)初始化操作結(jié)束時(shí)欲使晶體管非導(dǎo)通，N型晶體管的閘極電壓系由高電平改變至低電平而P型晶體管的閘極電壓系由低電平改變至高電平。因?yàn)檫@些晶體管之閘極的轉(zhuǎn)變系在相反方向，電容耦合動(dòng)作經(jīng)由寄生電容，造成轉(zhuǎn)換節(jié)點(diǎn)的電平波動(dòng)而彼此偏移。此外，當(dāng)N型晶體管變成非導(dǎo)通時(shí)電容耦合效應(yīng)可藉由使P型晶體管導(dǎo)通而吸收。因?yàn)槌跏蓟妷嚎梢允请娫措妷憾皇切∮谂R界電壓之電源電壓，操作余?？杀槐ＷC在寬的操作電壓范圍，即使當(dāng)?shù)碗娫措妷簭V泛的應(yīng)用逐步發(fā)展時(shí)，當(dāng)初始化操作的晶體管變成非導(dǎo)通時(shí)的轉(zhuǎn)變錯(cuò)誤可被預(yù)防。
藉由平行排列P型晶體管與N型晶體管以初始化轉(zhuǎn)換節(jié)點(diǎn)至在電流電壓轉(zhuǎn)變電路的電源電壓，當(dāng)個(gè)別的使用任一導(dǎo)通晶體管彼此偏壓時(shí)，可看出其缺點(diǎn)，而理想的電流電壓轉(zhuǎn)換電路1可實(shí)現(xiàn)以增進(jìn)電流感測的速度與敏感性，當(dāng)實(shí)現(xiàn)小型電路的快速初始化操作時(shí)，即使具有低電源電壓亦可保證足夠的操作余裕。
上述電流電壓轉(zhuǎn)換電路系進(jìn)一步藉由配置輸入?yún)^(qū)域而特征化，其中該區(qū)域接收輸入電流并初始化與轉(zhuǎn)換節(jié)點(diǎn)初始化操作同時(shí)地在輸入電流路徑上之加載以調(diào)節(jié)電平至低于經(jīng)由轉(zhuǎn)換節(jié)點(diǎn)之電源電壓之電壓。
輸入?yún)^(qū)域系電流電壓轉(zhuǎn)換電路之輸入接口糗其接收輸入電流并在轉(zhuǎn)換節(jié)點(diǎn)初始化操作期間初始化具有導(dǎo)通N型晶體管與P型晶體管之在輸入電流路徑加載。在此時(shí)，調(diào)節(jié)負(fù)載之初始化電平至低于轉(zhuǎn)換節(jié)點(diǎn)之電平(理想地，電流電平)的電平。
藉此，當(dāng)在輸入電流路徑上之負(fù)載與轉(zhuǎn)換節(jié)點(diǎn)初始化同時(shí)初始化時(shí)，藉由使N型晶體管與P型晶體管導(dǎo)通而在輸入電流路徑上負(fù)載之初始化電平可設(shè)定在低于電源電壓的電壓。即使當(dāng)加載電流路徑的負(fù)載很大，其可初始化具有高電流驅(qū)動(dòng)性之N型晶體管并實(shí)行快速加載初始化操作。
尤其是，在一例中，當(dāng)負(fù)載的初始化電平系低于小于臨界電壓之電源電壓之電平時(shí)，負(fù)載可初始化至與N型晶體管預(yù)期的電平而初始化操作可藉由具有高電流驅(qū)動(dòng)性之N型晶體管而快速完成。
上述電流電壓轉(zhuǎn)換電路系進(jìn)一步特征化于該N型晶體管在該初始化操作之較早階段，使該轉(zhuǎn)換節(jié)點(diǎn)之電平接近于該電流電壓，以及，該P(yáng)型晶體管在該初始化操作之較晚階段，調(diào)節(jié)該轉(zhuǎn)換節(jié)點(diǎn)之電平至該電源電壓。在此，N型晶體管的電流驅(qū)動(dòng)性系最好大于P型晶體管的電流驅(qū)動(dòng)性。
藉此，藉由利用該等晶體管的優(yōu)點(diǎn)而執(zhí)行理想的初始化操作；也就是，N型晶體管與P型晶體管的高電流驅(qū)動(dòng)性能夠初始化電平直到電源電壓。藉由載子遷移性的不同，比P型晶體管實(shí)作更小型的N型晶體管可具有比P型晶體管更大的驅(qū)動(dòng)性。可裝配電流電壓轉(zhuǎn)換電路以執(zhí)行快速初始化操作，同時(shí)能限制依附于轉(zhuǎn)換節(jié)點(diǎn)之寄生電容至小電容值。
上述電流電壓轉(zhuǎn)換電流進(jìn)一步特征化于在使N型晶體管非導(dǎo)通之后，該P(yáng)型晶體管依然導(dǎo)通。因此，即使當(dāng)N型晶體管成為非導(dǎo)通時(shí)，閘極電壓轉(zhuǎn)換至低電平經(jīng)由寄生電容造成在轉(zhuǎn)換節(jié)點(diǎn)的電平的電壓下降，經(jīng)由P型晶體管允許該轉(zhuǎn)換節(jié)點(diǎn)以恢復(fù)至電源電平。
儲(chǔ)存在選擇內(nèi)存單元之信息系由本發(fā)明之非易失性半導(dǎo)體內(nèi)存裝置讀出作為數(shù)據(jù)電流的存在或不存在，系特征化包括轉(zhuǎn)換節(jié)點(diǎn)，其初始化至電源電壓并藉由對應(yīng)于數(shù)據(jù)電流之電壓下降而轉(zhuǎn)換數(shù)據(jù)電流至由該電源電壓步降之電壓；N型晶體管與P型晶體管，系連接在該轉(zhuǎn)換節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)之間，并在該轉(zhuǎn)換節(jié)點(diǎn)初始化操作期間成為導(dǎo)通；數(shù)據(jù)線，初始化至低于該電源電壓之電壓，且該數(shù)據(jù)電流經(jīng)由該數(shù)據(jù)線流動(dòng)；以及，輸入?yún)^(qū)域，系連接該轉(zhuǎn)換節(jié)點(diǎn)與該數(shù)據(jù)線以傳送該數(shù)據(jù)電流至該轉(zhuǎn)換節(jié)點(diǎn)，并與該轉(zhuǎn)換節(jié)點(diǎn)初始化操作同時(shí)地初始化數(shù)據(jù)線以調(diào)節(jié)轉(zhuǎn)換節(jié)點(diǎn)之電平至低于電源電壓之電壓。
在上述非易失性半導(dǎo)體內(nèi)存裝置中，由選擇內(nèi)存單元讀取之儲(chǔ)存信息系作為數(shù)據(jù)電流經(jīng)由數(shù)據(jù)線、輸入?yún)^(qū)域傳送至轉(zhuǎn)換節(jié)點(diǎn)。轉(zhuǎn)換節(jié)點(diǎn)執(zhí)行電流電壓轉(zhuǎn)換，其中電源電壓之步降藉由對應(yīng)于輸入電流之電壓下降而發(fā)生，在那之前，轉(zhuǎn)換節(jié)點(diǎn)系初始化至電源電壓。藉由使N型晶體管與P型晶體管導(dǎo)通而執(zhí)行初始化操作，這些晶體管系連接在轉(zhuǎn)換節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)之間。在此時(shí)，藉由導(dǎo)通動(dòng)作與N型晶體管與P型晶體管的影響而使輸入?yún)^(qū)域初始化數(shù)據(jù)線，其中該N型晶體管與P型晶體管初始化也施加在數(shù)據(jù)線上之轉(zhuǎn)換節(jié)點(diǎn)，但調(diào)節(jié)初始化電平至低于轉(zhuǎn)換節(jié)點(diǎn)之電平的電平。
因此，在經(jīng)由數(shù)據(jù)線從內(nèi)存單元讀取數(shù)據(jù)電流轉(zhuǎn)換為電壓值之前，在轉(zhuǎn)換節(jié)點(diǎn)初始化操作期間，轉(zhuǎn)換節(jié)點(diǎn)可快速的被提供能量以接近具有比P型晶體管高的電流驅(qū)動(dòng)性之N型晶體管之電源電壓。因?yàn)镹型晶體管具有如此高的驅(qū)動(dòng)性，其可小型化且保證足夠的電流驅(qū)動(dòng)性并能減少依附于轉(zhuǎn)換節(jié)點(diǎn)之寄生電容。響應(yīng)非易失性半導(dǎo)體內(nèi)存裝置之高整合與高速度需求，在抑制初始化操作時(shí)晶體管占領(lǐng)之區(qū)域增加的同時(shí)，可實(shí)現(xiàn)快速初始化操作與增強(qiáng)電流感測之速度或敏感性。
除了N型晶體管之外，P型晶體管系與該晶體管平行連接當(dāng)作另一個(gè)用于初始化的晶體管，而因此藉由使用P型晶體管用于其電壓范圍高于小于臨界電壓之電源電平之電壓范圍而初始化該轉(zhuǎn)換節(jié)點(diǎn)直到電源電壓，其不可藉由N型晶體管初始化。此外，當(dāng)初始化操作結(jié)束時(shí)欲使晶體管非導(dǎo)通，N型晶體管的閘極電壓系由高電平改變至低電平而P型晶體管的閘極電壓系由低電平改變至高電平。因?yàn)檫@些晶體管之閘極電壓的轉(zhuǎn)變系在相反方向，電容耦合動(dòng)作經(jīng)由寄生電容，造成轉(zhuǎn)換節(jié)點(diǎn)的電平波動(dòng)并彼此偏移。此外，當(dāng)N型晶體管變成非導(dǎo)通時(shí)電容耦合效應(yīng)可藉由使P型晶體管導(dǎo)通而吸收。響應(yīng)非易失性半導(dǎo)體內(nèi)存裝置之低電源電壓需求，轉(zhuǎn)換之電壓值可設(shè)定在較寬的電壓范圍，可保證寬的操作余裕，而可預(yù)防由非易失性半導(dǎo)體內(nèi)存裝置之?dāng)?shù)據(jù)讀取錯(cuò)誤。
在非易失性半導(dǎo)體內(nèi)存裝置中，當(dāng)讀取儲(chǔ)存在內(nèi)存單元之信息作為數(shù)據(jù)電流時(shí)，藉由平行排列N型晶體管與P型晶體管以初始化轉(zhuǎn)換節(jié)點(diǎn)至電源電壓，當(dāng)個(gè)別的使用任一導(dǎo)通晶體管彼此偏壓時(shí)，可看出其缺點(diǎn)，而此裝置增強(qiáng)電流感測之速度與敏感性，當(dāng)實(shí)現(xiàn)小型電路的快速初始化操作時(shí)，即使具有低電源電壓亦可保證足夠的操作余裕，而大大地貢獻(xiàn)于滿足非易失性半導(dǎo)體內(nèi)存裝置之高整合、高速度、低電源電壓等需求。
當(dāng)經(jīng)由輸入?yún)^(qū)域初始化數(shù)據(jù)線同時(shí)與轉(zhuǎn)換節(jié)點(diǎn)初始化執(zhí)行時(shí)，低于電源電壓之初始電平的數(shù)據(jù)線系藉由導(dǎo)通N型晶體管而初始化。即使在數(shù)據(jù)線相當(dāng)長的情況中，海量存儲(chǔ)器單元與其相似物系與該數(shù)據(jù)線連接，而例如依附于數(shù)據(jù)線之布線電容(wiring capacitance)與寄生電容的負(fù)載很大，系能以具有高電流驅(qū)動(dòng)性之N型晶體管執(zhí)行其初始化并可實(shí)行快速數(shù)據(jù)線初始化操作。
尤其是，在一例中，考慮到閃存或其相似物之內(nèi)存單元中之?dāng)_亂現(xiàn)象時(shí)，數(shù)據(jù)線之初始電平系需要限制到較低于電源電壓，初始化數(shù)據(jù)線至預(yù)期之電平主要可在N型晶體管執(zhí)行而初始化操作可藉由具有高電流驅(qū)動(dòng)性之N型晶體管而快速完成。
上述非易失性半導(dǎo)體內(nèi)存裝置系進(jìn)一步特征化于該N型晶體管在該初始化操作之較早階段，使該轉(zhuǎn)換節(jié)點(diǎn)之電平接近于該電流電壓，以及，該P(yáng)型晶體管在該初始化操作之較晚階段，調(diào)節(jié)該轉(zhuǎn)換節(jié)點(diǎn)之電平至該電源電壓。在此，N型晶體管的電流驅(qū)動(dòng)性系最好大于P型晶體管的電流驅(qū)動(dòng)性。
因此，藉由利用該等晶體管的優(yōu)點(diǎn)而執(zhí)行理想的初始化操作；也就是，N型晶體管與與P型晶體管的高電流驅(qū)動(dòng)性能夠初始化電平直到電源電壓。藉由載子遷移性的不同，比P型晶體管實(shí)作更小型的N型晶體管可具有比P型晶體管更大的驅(qū)動(dòng)性?？裳b配非易失性半導(dǎo)體內(nèi)存裝置以執(zhí)行快速初始化操作，同時(shí)能限制依附于轉(zhuǎn)換節(jié)點(diǎn)之寄生電容至小電容值。
上述非易失性半導(dǎo)體內(nèi)存裝置進(jìn)一步特征化于在使N型晶體管非導(dǎo)通之后，該P(yáng)型晶體管依然導(dǎo)通。因此，即使當(dāng)N型晶體管成為非導(dǎo)通時(shí)，閘極電壓轉(zhuǎn)換至低電平經(jīng)由寄生電容造成在轉(zhuǎn)換節(jié)點(diǎn)的電平的電壓下降，經(jīng)由P型晶體管允許該轉(zhuǎn)換節(jié)點(diǎn)以恢復(fù)至電源電平。
圖1系顯示本發(fā)明實(shí)施例之電路圖；圖2系顯示解釋在實(shí)施例中第一控制方法的操作波形圖；圖3系顯示解釋在實(shí)施例中第二控制方法的操作波形圖；以及圖4系代表先前技術(shù)之電路圖。
具體實(shí)施方式以下將參考圖式并基于圖1至圖3而描述本發(fā)明之電流電壓轉(zhuǎn)換電路與非易失性半導(dǎo)體內(nèi)存裝置之具體實(shí)施例。
在圖1顯示之實(shí)施例中，儲(chǔ)存信息系讀取作為由半導(dǎo)體內(nèi)存區(qū)域100的位線BL(0)至BL(n)經(jīng)由行選擇晶體管T8、T9，與共同數(shù)據(jù)線N3之電流值，而該電流值系輸入至電流電壓轉(zhuǎn)換電路1。在電流值轉(zhuǎn)換至電壓值之后，差分放大電路5放大在電壓值與參考電壓Vref之間之差分電壓，并輸出差分電壓作為由內(nèi)存輸出之?dāng)?shù)據(jù)OUT。
共同數(shù)據(jù)線N3系連接至NMOS晶體管T3之源極端與NMOS晶體管T4之閘極端。晶體管T4之源極端系連接至接地電位而其汲極端系經(jīng)由電阻組件R1連接至電源電壓VCC并連接至晶體管T3之閘極端。當(dāng)作電流電壓轉(zhuǎn)換電路1之輸出SAIN之晶體管T3之汲極端的電壓在接續(xù)的階段系輸入至差分放大電路5，而放大在電壓與參考電壓之間的差分電壓。在電流電壓轉(zhuǎn)換電路1之輸出端SAIN與電源電壓VCC之間，PMOS晶體管T1與NMOS晶體管T2系連接，而預(yù)先充電信號EQX與相反相之預(yù)先充電信號EQZ系各自輸入至這些晶體管的閘極端。預(yù)先充電信號EQX系低位準(zhǔn)信號而預(yù)先充電信號EQZ系高位準(zhǔn)信號，而這些信號各自觸發(fā)預(yù)先充電；也就是，在初始化操作期間，使晶體管T1與T2導(dǎo)通。
經(jīng)由電流路徑執(zhí)行由半導(dǎo)體內(nèi)存區(qū)域100讀取儲(chǔ)存信息，該路徑之形成如下藉由選擇字符線WL(0)至WL(m)之一而選擇內(nèi)存單元并藉由選擇行選擇晶體管T8與T9之一而連接位線BL(0)至BL(n)之一至共同數(shù)據(jù)線N3。藉由選擇字符線而選擇的內(nèi)存單元之晶體管可為導(dǎo)通或非導(dǎo)通，系決定于在該單元中數(shù)據(jù)儲(chǔ)存的二進(jìn)制狀態(tài)。沿著由晶體管T3至內(nèi)存單元的路徑流動(dòng)之?dāng)?shù)據(jù)電流Idata的存在或不存在系依據(jù)該路徑是否連接至接地電位而決定；因此，數(shù)據(jù)系從內(nèi)存讀取。數(shù)據(jù)電流Idata由晶體管T3流向內(nèi)存單元。
半導(dǎo)體內(nèi)存區(qū)域100之典型范例可推測為閃存或其相似物。就儲(chǔ)存信息而言，根據(jù)字符線的選擇，一個(gè)位數(shù)據(jù)系儲(chǔ)存至具有單元晶體管之兩個(gè)不同臨界電壓之一的內(nèi)存單元，該單元晶體管系形成內(nèi)存單元以及讀取兩個(gè)值狀態(tài)(導(dǎo)通以及非導(dǎo)通)之一。在單元晶體管系在深(高)臨界電壓并且數(shù)據(jù)電流Idata不會(huì)流動(dòng)之一個(gè)狀態(tài)稱為程序化狀態(tài)(PGM)并指示數(shù)據(jù)為”0”。單元晶體管系在淺臨界電壓并且數(shù)據(jù)電流Idata流動(dòng)之其它狀態(tài)稱為抹除狀態(tài)(ERSE)并指示數(shù)據(jù)為”1”。
從半導(dǎo)體內(nèi)存區(qū)域100讀取的數(shù)據(jù)電流Idata系經(jīng)由晶體管T3傳送至輸出端SAIN。在數(shù)據(jù)電流Idata轉(zhuǎn)換至電壓值之電流電壓轉(zhuǎn)換操作之前，輸出端SAIN需要被預(yù)先充電至電源電壓VCC。隨著輸出端SAIN之電平預(yù)先充電至電源電壓VCC，電壓下降可或不可發(fā)生系受到數(shù)據(jù)電流Idata是否存在與電壓值是否執(zhí)行轉(zhuǎn)換的影響。
實(shí)行預(yù)先充電輸出端SAIN的電路包括晶體管T1與T2平行連接在電源電壓節(jié)點(diǎn)與輸出端SAIN之間。在預(yù)先充電操作中，藉由使這些晶體管導(dǎo)通，輸出端SAIN的電平系預(yù)先充電至電源電壓VCC。
使晶體管T1與T2導(dǎo)通之預(yù)先充電操作系充電輸出端SAIN直到電源電壓VCC并經(jīng)由晶體管T3提供電荷至共同數(shù)據(jù)線N3并經(jīng)由行選擇晶體管提供至位線，因此預(yù)先充電了該等晶體管。
連結(jié)電阻組件R1之晶體管T4決定晶體管T3的閘極電壓。在此，因?yàn)榫w管T4的閘極端系連接至共同數(shù)據(jù)線N3，晶體管T4的導(dǎo)通性與在共同數(shù)據(jù)線N3電壓的增加系成比例的增加，而晶體管T4減少T3的閘極電壓朝向抑制在共同數(shù)據(jù)線N3電壓的進(jìn)一步增加。因此，這動(dòng)作保持了共同數(shù)據(jù)線N3的預(yù)先充電電平與在預(yù)定之低電平的位線。
對于作為代表的閃存或相似物的非易失性半導(dǎo)體內(nèi)存裝置，存在一種型態(tài)，根據(jù)施加至位線與單元晶體管之汲極與井(well)端的電壓偏壓，藉由充電與放電在單元晶體管之浮閘(floating gate)的儲(chǔ)存數(shù)據(jù)。在一例中，此型態(tài)之單元晶體管系連接至位線，位線之預(yù)先充電之過度高位準(zhǔn)可能造成所謂的擾亂現(xiàn)象，其中在浮閘上之程序化電子系放電。因此，需要共同數(shù)據(jù)線N3的預(yù)先電平與位線以維持在預(yù)定的低電平。
解釋用于轉(zhuǎn)換由半導(dǎo)體內(nèi)存區(qū)域100讀取之?dāng)?shù)據(jù)電流Idata至電壓值并藉由差分放大電路5放大電壓的第一控制方法之操作波形系顯示在圖2。在圖2中，根據(jù)先前技術(shù)之此類操作波形中，其中僅包括PMOS晶體管之預(yù)先充電晶體管結(jié)構(gòu)(圖2之先前技術(shù)A)與根據(jù)先前技術(shù)之此類操作波形中，其中僅包括NMOS晶體管之預(yù)先充電晶體管結(jié)構(gòu)(圖2之先前技術(shù)B)系也為了與本發(fā)明比較之便利而顯示。每個(gè)結(jié)構(gòu)系假設(shè)具有相同預(yù)先充電之電流驅(qū)動(dòng)性。雖然沒有顯示，在預(yù)先充電周期Pre期間，共同數(shù)據(jù)線與具有輸出端SAIN的位線系也預(yù)先充電至預(yù)定之電平。
儲(chǔ)存信息的讀取包括放大電壓的放大周期Sens，其中由內(nèi)存的數(shù)據(jù)電流系轉(zhuǎn)換至該電壓并且預(yù)先充電周期Pre在放大周期Sens之前進(jìn)行。在第一控制方法中，在預(yù)先充電周期Pre期間，用于PMOS晶體管T1的預(yù)先充電信號EQX改變至低位準(zhǔn)而用于NMOS晶體管T2的預(yù)先充電信號EQZ改變至高位準(zhǔn)。因此，晶體管T1與T2系控制以在實(shí)際上同時(shí)成為導(dǎo)通。在此，用語”在實(shí)際上同時(shí)”表示相同的時(shí)間包含藉由用于邏輯反向電路或相似物的延遲的時(shí)間差異以由一個(gè)信號產(chǎn)生具有相反項(xiàng)之另一個(gè)信號，如預(yù)先充電信號EQX與EQZ系相反項(xiàng)之邏輯信號以控制導(dǎo)通。
隨著預(yù)先充電操作開始，晶體管T1與T2開始變成導(dǎo)通而輸出端SAIN在一段時(shí)間后增加電平。隨著輸出端SAIN之電平增加，NMOS晶體管T2由三極管操作切換至五極管操作而其電流驅(qū)動(dòng)性逐漸減少。晶體管T2可充電輸出端SAIN直到小于NMOS晶體管臨界電壓之電源電壓的電平VCC。在周期(I)中，由開始預(yù)先充電直到電平達(dá)到VCC-VTN，平行連接之晶體管T1與T2系皆導(dǎo)通且實(shí)行預(yù)先充電之操作。
在周期(II)中，當(dāng)輸出端SAIN的電平超出VCC-VTN并上升直到電源電壓VCC時(shí)，僅有晶體管T1是導(dǎo)通的。因?yàn)椋Ｇ闆r下，共同數(shù)據(jù)線N3的預(yù)先充電電平與位線系足夠低于電平VCC-VTN，在周期(II)中，充電之節(jié)點(diǎn)系為輸出端SAIN專有的。
隨著非易失性半導(dǎo)體內(nèi)存裝置的電容擴(kuò)充，扭絞的共同數(shù)據(jù)線的長度與數(shù)據(jù)線延伸更多且/或更大量的內(nèi)存單元系連接至位線。結(jié)果，大量的布線電容可增加至共同數(shù)據(jù)線與位線，而在周期(I)期間，需要保證足夠的電流驅(qū)動(dòng)性。
在周期(I)期間，需要保證電流驅(qū)動(dòng)性以充電具有大量布線電容的電流路徑，其中該電容系從輸出端SAIN經(jīng)由共同數(shù)據(jù)線一起直到位線。在周期(II)期間，需要充電輸出端SAIN直到電源電壓VCC的電平的功能。
在此，因?yàn)楣餐瑪?shù)據(jù)線的預(yù)先充電電平與位線系足夠低于電平VCC-VTN，使用具有高電流驅(qū)動(dòng)性之NMOS晶體管T2執(zhí)行充電。一旦超過電平VCC-VTN，僅具有小布線電容之輸出端SAIN將充電直到電源電壓VCC，而充電需求可由具有小尺寸之PMOS晶體管T1完成。
經(jīng)由保證NMOS晶體管T2具有電流驅(qū)動(dòng)性之裝配，在PMOS晶體管T2具有調(diào)節(jié)電平至電源電壓VCC的功能之同時(shí)，系能制造小型的組件結(jié)構(gòu)。
在先前技術(shù)的一個(gè)范例中，其中該預(yù)先充電晶體管結(jié)構(gòu)僅包括PMOS晶體管(圖2中之先前技術(shù)A)，以保證如在本實(shí)施例中預(yù)先充電相同的預(yù)先充電周期Pre，因?yàn)槠潆娏黩?qū)動(dòng)性的限制PMOS晶體管必須明顯更大。藉由比較，在本實(shí)施例中，預(yù)先充電組件可以小型晶體管結(jié)構(gòu)裝配。
在先前技術(shù)的另一個(gè)范例中，其中該預(yù)先充電晶體管結(jié)構(gòu)僅包括NMOS晶體管(圖2中之先前技術(shù)B)，以保證如在本實(shí)施例中預(yù)先充電相同的預(yù)先充電周期Pre，充電系受限于電平VCC-VTN。在本實(shí)施例中，以控制初始化之PMOS晶體管平行連接NMOS晶體管能使充電直到電源電壓VCC。
然后，由預(yù)先充電周期Pre至放大周期Sens的晶體管發(fā)生在對于PMOS晶體管T1之預(yù)先充電信號EQX的轉(zhuǎn)變至高位準(zhǔn)而對于NMOS晶體管T2之預(yù)先充電信號EQZ的轉(zhuǎn)變至低位準(zhǔn)，實(shí)際上同時(shí)使得PMOS晶體管T1與NMOS晶體管T2不導(dǎo)通。在此，用語”實(shí)際上同時(shí)”表示相同的時(shí)間包含藉由用于邏輯反相電路或相似物的延遲的時(shí)間差異以由一個(gè)信號產(chǎn)生具有反相之另一個(gè)信號。
一般而言，MOS晶體管之切換控制系藉由施加電平的轉(zhuǎn)變至閘極端以及該電壓轉(zhuǎn)變導(dǎo)致經(jīng)由閘極-源極之電容耦合而晶體管具有之閘極-汲極寄生電容影響源極端與/或汲極端的電平。當(dāng)源極與汲極端具有較小的電容時(shí)，在源極端與汲極端之電壓轉(zhuǎn)變之影響變得很重大。
特別地，在預(yù)先充電操作完成之后在電流電壓轉(zhuǎn)換操作中發(fā)生問題；也就是，這些預(yù)先充電電路之寄生電容連接至輸出端SAIN引起在內(nèi)部節(jié)點(diǎn)的潛在改變的延遲，以響應(yīng)差分放大電路5之電流輸入，作為來自內(nèi)存之?dāng)?shù)據(jù)(輸出端SAIN必須高度敏感以為了電流電壓轉(zhuǎn)換，改變由內(nèi)存單元之小電流，其中單元電容與數(shù)據(jù)線、位線等之總電容的比例是非常小的)，該數(shù)據(jù)可造成速度上或電流感測的敏感性的惡化。
當(dāng)PMOS晶體管T1與NMOS晶體管T2實(shí)際上同時(shí)變成非導(dǎo)通時(shí)，預(yù)先充電信號EQX與EQZ位準(zhǔn)轉(zhuǎn)變經(jīng)由這些晶體管之寄生電容引起電容耦合至具有小電容之輸出端SAIN。
在先前技術(shù)的范例中(先前技術(shù)A)，預(yù)先充電電路僅由PMOS晶體管形成，施加預(yù)先充電信號EQX至該晶體管以控制導(dǎo)通，當(dāng)使晶體管非導(dǎo)通時(shí)源自于轉(zhuǎn)變至高位準(zhǔn)之電容耦合可引起在輸出端SAIN的正電壓波動(dòng)(圖2中，(1)，A1)。在另一個(gè)先前技術(shù)的范例中(先前技術(shù)B)，預(yù)先充電電路僅由NMOS晶體管形成，施加預(yù)先充電信號EQZ至該晶體管以控制導(dǎo)通，當(dāng)使晶體管非導(dǎo)通時(shí)源自于轉(zhuǎn)變至低位準(zhǔn)之電容耦合可引起在輸出端SAIN的負(fù)電壓波動(dòng)(圖2中，(2)，A2)。當(dāng)每個(gè)晶體管制造成較大的以符合保證電流驅(qū)動(dòng)性與相似之需求時(shí)，藉由電容耦合所引起之這些電壓波動(dòng)將仍然較大。
相反的，藉由關(guān)于顯示于圖2之本實(shí)施例之控制，平行連接PMOS晶體管T1與NMOS晶體管T2系控制以實(shí)際上在同時(shí)為導(dǎo)通/非導(dǎo)通。因?yàn)楦髯缘念A(yù)先充電信號EQX與EQZ系彼此反相，發(fā)生在信號位準(zhǔn)轉(zhuǎn)換之電容耦合彼此偏移(offset)而在輸出端SAIN的電壓波動(dòng)系抑制至可忽略的位準(zhǔn)。
在放大周期Sens開始時(shí)，輸出端SAIN之預(yù)先充電電平不會(huì)波動(dòng)。后來的差分放大電路5的放大操作，受輸出端SAIN電平改變之影響，其依照數(shù)據(jù)電流Idata是否存在而可或不可發(fā)生，可開始于可讀取時(shí)序T0，其系于放大周期Sens之開始之最早可讀取時(shí)序。
在此，可讀取時(shí)序T0指出時(shí)序，當(dāng)輸出端SAIN電平(由具有放大周期Sens開始的預(yù)先充電電平開始下降(當(dāng)數(shù)據(jù)電流Idata流動(dòng)時(shí)))變得低于差分放大電路5的參考電壓Vref時(shí)。在時(shí)序T0之后，差分放大電路5執(zhí)行放大操作并可由內(nèi)存輸出數(shù)據(jù)，作為數(shù)據(jù)OUT。
本實(shí)施例可避免不利的情況，例示如下如先前技術(shù)A之波形圖指示，輸出端SAIN之預(yù)先充電電平的正電壓波動(dòng)延長可讀取時(shí)序T1；如先前技術(shù)B之波形圖指示，輸出端SAIN之預(yù)先充電電平的負(fù)電壓波動(dòng)到電壓落到低于參考電壓Vref的程度以造成讀取錯(cuò)誤。
圖3系關(guān)于第二控制方法，用于轉(zhuǎn)換由半導(dǎo)體內(nèi)存區(qū)域100讀取的數(shù)據(jù)電流Idata至電壓值并藉由差分放大電路5放大電壓。
儲(chǔ)存信息的讀取包括放大電壓的放大周期Sens，其中由內(nèi)存之?dāng)?shù)據(jù)電流系轉(zhuǎn)換至該電壓而該預(yù)先充電周期Pre在該放大周期Sens之前。在第二控制方法中，在預(yù)先充電周期Pre中，在PMOS晶體管T1成為非導(dǎo)通之前，使NMOS晶體管T2成為非導(dǎo)通。在圖3中，當(dāng)PMOS晶體管T1與NMOS晶體管T2是導(dǎo)通時(shí)，周期系標(biāo)記為P/N-ON周期，而當(dāng)NMOS晶體管T2變成非導(dǎo)通之后PMOS晶體管T1為導(dǎo)通時(shí)，周期系標(biāo)記為P-ON周期。
如圖2所描述，藉由實(shí)際上同時(shí)使得PMOS晶體管T1與NMOS晶體管T2不導(dǎo)通，電容耦合源自于預(yù)先充電信號EQX與EQZ的電壓轉(zhuǎn)變彼此偏移且電壓波動(dòng)被抑制。然而，可推測PMOS晶體管T1與NMOS晶體管T2是不同大小與結(jié)構(gòu)并具有在每個(gè)晶體管與輸出端SAIN之間的不同寄生電容。在此情況中，電容耦合的部分彼此偏移，但一些電容耦合可保留，使輸出端SAIN的預(yù)先充電電平波動(dòng)。
圖3描述的第二控制方法系因?yàn)椴煌w管的寄生電容而企圖消除在輸出端SAIN處保留的電壓波動(dòng)。
如上所述，共同數(shù)據(jù)線N3與具有大量布線電容的位線的預(yù)先充電電平系足夠低于電平VCC-VTN而這些線系經(jīng)由NMOS晶體管T3充電。在此，一般而言，在電平VCC-VTN與共同資線N3、位線等的預(yù)先充電電平之間的電壓差系多于在輸出端處負(fù)電壓波動(dòng)的寬度，當(dāng)使NMOS晶體管T2成為非導(dǎo)通時(shí)，預(yù)先充電信號EQZ轉(zhuǎn)變至低位準(zhǔn)。因此，電容耦合源自于預(yù)先充電信號EQZ轉(zhuǎn)變至低位準(zhǔn)僅造成輸出端SAIN的電平波動(dòng)，但不影響共同數(shù)據(jù)線N3的電平(圖3，(2))。
考慮到輸出端SAIN的小電容，故在輸出端SAIN的電壓波動(dòng)應(yīng)為大的。然而，在此情況的電壓波動(dòng)可在后續(xù)P-ON周期期間，藉由經(jīng)由PMOS晶體管T1充電該端獲得補(bǔ)償。因?yàn)檩敵龆薙AIN的小電容，即使當(dāng)PMOS晶體管T1是小的，輸出端SAIN可充電直到與在預(yù)定P-ON周期期間電源電壓VCC相等的預(yù)先充電電平。此外，根據(jù)PMOS晶體管T1的電流驅(qū)動(dòng)性，P-ON周期可變短。
在P-ON周期的末尾，預(yù)先充電信號EQX轉(zhuǎn)變至高位準(zhǔn)發(fā)生以使PMOS晶體管T1成為非導(dǎo)通。然而，因?yàn)镻MOS晶體管T1可成為小結(jié)構(gòu)，源自于電容耦合的正電壓波動(dòng)可減小至小范圍的電壓。
在此，在本實(shí)施例之電路組態(tài)中(圖1)，當(dāng)由內(nèi)存單元讀取數(shù)據(jù)時(shí)，其二進(jìn)制狀態(tài)依據(jù)數(shù)據(jù)電流Idata是否存在而定，數(shù)據(jù)電流Idata流向放電電荷儲(chǔ)存作為在輸出端SAIN的布線電容。讀取儲(chǔ)存信息的順序系控制如下在放大周期Sens跟隨預(yù)先充電周期Pre直到電源電壓VCC期間，當(dāng)沒有數(shù)據(jù)電流Idata流動(dòng)時(shí)，輸出端SAIN維持在預(yù)先充電電平；當(dāng)有數(shù)據(jù)電流Idata流動(dòng)時(shí)，輸出端SAIN的電壓系藉由差分放大電路5的差分放大而由預(yù)先充電位準(zhǔn)逐漸步降。
特別地，在正電壓波動(dòng)之后，當(dāng)數(shù)據(jù)電流Idata流動(dòng)時(shí)，電壓下降由高于電源電壓VCC之電壓開始而讀取數(shù)據(jù)可正常地執(zhí)行在可讀取時(shí)序T1(圖2)，雖然需要較久于最早可讀取時(shí)序T1(圖2)的完成。相反的，當(dāng)沒有數(shù)據(jù)電流Idata流動(dòng)時(shí)，負(fù)電壓波動(dòng)到輸出端SAIN電平降到低于參考電壓Vref使數(shù)據(jù)讀取操作失能的程度?？傊?，這造成了數(shù)據(jù)讀取錯(cuò)誤。
因此，根據(jù)描述在圖3之第二控制方法，在輸出端SAIN之負(fù)電壓波動(dòng)可恢復(fù)且來自內(nèi)存的數(shù)據(jù)必然可被讀取。
如在上文中所詳細(xì)說明，根據(jù)本實(shí)施例，藉由具有高電流驅(qū)動(dòng)性的NMOS晶體管T2的供應(yīng)當(dāng)作為了預(yù)先充電輸出端SAIN的晶體管，該輸出端SAIN系轉(zhuǎn)換節(jié)點(diǎn)以轉(zhuǎn)換數(shù)據(jù)電流Idata至電壓值，輸出端SAIN可快速的被提供能量以接近電源電壓VCC并能減少依附在輸出端SAIN的閘極-源極寄生電容。用以預(yù)先充電操作的晶體管可成為小型并增強(qiáng)感測數(shù)據(jù)電流Idata(作為電流電壓轉(zhuǎn)換電路1之輸入電流)的速度或敏感性。
除了NMOS晶體管T2之外，PMOS晶體管T1系在組態(tài)上與該晶體管T2平行連接，使得輸出端SAIN的電壓可預(yù)先充電直到電源電壓VCC，其可被限制在小于臨界電壓VTN之電源電壓VCC的位準(zhǔn)，當(dāng)僅藉由NMOS晶體管T2充電時(shí)。此外，當(dāng)預(yù)先充電操作結(jié)束時(shí)欲使晶體管非導(dǎo)通，對于PMOS晶體管T1之預(yù)先充電信號EQX系由低電平觸發(fā)(toggled)至高電平而對于NMOS晶體管T2之預(yù)先充電信號EQZ系從高電平觸發(fā)至低電平。因?yàn)閷τ谶@些晶體管之預(yù)先充電信號EQX與EQZ的轉(zhuǎn)變系在相反方向，電容耦合動(dòng)作經(jīng)由寄生電容，造成輸出端SAIN的電平彼此偏移。同樣的，當(dāng)NMOS晶體管T2變成非導(dǎo)通時(shí)電容耦合效應(yīng)可藉由使PMOS晶體管T1導(dǎo)通而吸收。因?yàn)轭A(yù)先充電電壓是電源電壓VCC而不是小于臨界電壓VTN之電源電壓VCC，操作余裕可被保證在寬的操作電壓范圍，即使當(dāng)?shù)碗娫措妷簭V泛的應(yīng)用逐步發(fā)展時(shí)，可預(yù)防當(dāng)預(yù)先充電操作的晶體管變成非導(dǎo)通時(shí)的轉(zhuǎn)變錯(cuò)誤。
藉由平行排列PMOS晶體管T1與NMOS晶體管T2以預(yù)先充電輸出端SIAN至在電流電壓轉(zhuǎn)變電路1的電源電壓VCC，當(dāng)個(gè)別的使用任一導(dǎo)通晶體管1彼此偏壓時(shí)，可看出其缺點(diǎn)，而理想的電流電壓轉(zhuǎn)換電路可實(shí)現(xiàn)以增進(jìn)電流感測的速度與敏感性，當(dāng)實(shí)現(xiàn)小型電路的快速預(yù)先充電時(shí)，即使具有低電源電壓亦可保證足夠的操作余裕。
不用說，本發(fā)明并不限制于上述實(shí)施例而可改進(jìn)與修改于各種形式而不脫離本發(fā)明的精神。
舉例而言，雖然本發(fā)明采取組態(tài)，其中提供差分放大電路5，與電流電壓轉(zhuǎn)換電路1，如之前討論的范例，但本發(fā)明并非限制而可根據(jù)先前技術(shù)以相似的方式應(yīng)用至揭露的電流感測放大電路200的電路。一般而言，本發(fā)明在預(yù)先充電電流電壓轉(zhuǎn)換節(jié)點(diǎn)至高電平之后，可應(yīng)用至藉由由充電的轉(zhuǎn)換節(jié)點(diǎn)放電電荷至預(yù)先充電電平來轉(zhuǎn)換電流值至電壓值的電路，其受是否輸入電流存在所影響。
此外，顯示于圖1之電流電壓轉(zhuǎn)換電路1與差分放大電路5可被裝配至位線BL(0)至BL(n)。
此外，電源電壓VCC可為外部電源電壓本身或使用一般熟知之電源步降技術(shù)之內(nèi)部電源電壓。
而且，當(dāng)本實(shí)施例利用PMOS晶體管與NMOS晶體管為討論之范例時(shí)，本發(fā)明并不限制于MOS晶體管而可應(yīng)用以相似的方式至其它型態(tài)的晶體管，如金屬/絕緣體/金屬(Metal/Insulator/Metal，MIM)型態(tài)與形成在半導(dǎo)體基板上之金屬/絕緣體/半導(dǎo)體(Metal/Insulator/Semiconductor，MIS)型態(tài)晶體管?？墒褂萌魏未怪?、溝槽、與多層型態(tài)的晶體管結(jié)構(gòu)。
工業(yè)應(yīng)用很明顯的由上述描述中，根據(jù)本發(fā)明，提供電流電壓轉(zhuǎn)換電路、非易失性半導(dǎo)體內(nèi)存裝置、與電流電壓轉(zhuǎn)換方法，可實(shí)現(xiàn)增強(qiáng)速度或電流感測敏感度與預(yù)先充電在較高的速度與小型的電路中，而預(yù)防了在電流電壓轉(zhuǎn)換過程中的轉(zhuǎn)換錯(cuò)誤，與在低電源電壓下運(yùn)作良好系為可能的。
權(quán)利要求
1.一種電流電壓轉(zhuǎn)換電路，其中與輸入電流位準(zhǔn)成比例的電壓經(jīng)由該電流電壓轉(zhuǎn)換電路從電源電壓步降并從那里輸出，該電流電壓轉(zhuǎn)換電路包括轉(zhuǎn)換節(jié)點(diǎn)，其電壓初始于電源電壓并與該輸入電流位準(zhǔn)成比例地步降；N型晶體管，連接在該轉(zhuǎn)換節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)之間并在該轉(zhuǎn)換節(jié)點(diǎn)的初始化操作之后立刻轉(zhuǎn)為導(dǎo)通；以及P型晶體管，連接在該轉(zhuǎn)換節(jié)點(diǎn)與該電源電壓節(jié)點(diǎn)之間并在該轉(zhuǎn)換節(jié)點(diǎn)的初始化操作之后立刻轉(zhuǎn)為導(dǎo)通。
2.根據(jù)權(quán)利要求
1所述的電流電壓轉(zhuǎn)換電路，進(jìn)一步包括輸入部分，該輸入部分接收該輸入電流并轉(zhuǎn)換該轉(zhuǎn)換節(jié)點(diǎn)的電平至與該電源電壓的電平相比的較低位準(zhǔn)，以便在該轉(zhuǎn)換節(jié)點(diǎn)的該初始化操作的同時(shí)在該輸入電流的路線上初始化負(fù)載。
3.根據(jù)權(quán)利要求
1或2所述的電流電壓轉(zhuǎn)換電路，其中該N型晶體管在該初始化操作的初始階段使該轉(zhuǎn)換節(jié)點(diǎn)的電平接近于該電源電壓的電平；以及該P(yáng)型晶體管在該初始化操作的最后階段調(diào)節(jié)該轉(zhuǎn)換節(jié)點(diǎn)的電平至該電源電壓的電平。
4.根據(jù)權(quán)利要求
3所述的電流電壓轉(zhuǎn)換電路，其中該N型晶體管的電流驅(qū)動(dòng)性高于該P(yáng)型晶體管的電流驅(qū)動(dòng)性。
5.根據(jù)權(quán)利要求
3所述的電流電壓轉(zhuǎn)換電路，其中在該N型晶體管轉(zhuǎn)為非導(dǎo)通之后，該P(yáng)型晶體管保持導(dǎo)通狀態(tài)。
6.一種非易失性半導(dǎo)體存儲(chǔ)裝置，其中經(jīng)由該非易失性半導(dǎo)體存儲(chǔ)裝置，儲(chǔ)存在選擇存儲(chǔ)單元中的存儲(chǔ)信息被讀出作為信息電流的存在/不存在，該非易失性半導(dǎo)體存儲(chǔ)裝置包括轉(zhuǎn)換節(jié)點(diǎn)，其電壓初始化于電源電壓并與來自該電源電壓的該信息電流的位準(zhǔn)成比例地步降至電平；N型晶體管，連接在該轉(zhuǎn)換節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)之間，并在該轉(zhuǎn)換節(jié)點(diǎn)的初始化操作之后立刻轉(zhuǎn)成導(dǎo)通；P型晶體管，連接在該轉(zhuǎn)換節(jié)點(diǎn)與該電源電壓節(jié)點(diǎn)之間，并在該轉(zhuǎn)換節(jié)點(diǎn)的初始化操作之后立刻轉(zhuǎn)為導(dǎo)通；以低于該電源電壓的電平初始化的數(shù)據(jù)線，該信息電流經(jīng)由該數(shù)據(jù)線流動(dòng)；以及輸入部分，其連接該轉(zhuǎn)換節(jié)點(diǎn)與該數(shù)據(jù)線以傳播該信息電流至該轉(zhuǎn)換節(jié)點(diǎn)，并轉(zhuǎn)換該轉(zhuǎn)換節(jié)點(diǎn)的電平至與該電源電壓的電平相比的較低位準(zhǔn)，以便在該轉(zhuǎn)換節(jié)點(diǎn)的該初始化操作的同時(shí)初始化該數(shù)據(jù)線。
7.根據(jù)權(quán)利要求
6所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中該N型晶體管在該初始化操作的初始階段使該轉(zhuǎn)換節(jié)點(diǎn)的電平接近于該電源電壓的電平；以及該P(yáng)型晶體管在該初始化操作的最終階段調(diào)節(jié)該轉(zhuǎn)換節(jié)點(diǎn)的電平至該電源電壓的電平。
8.根據(jù)權(quán)利要求
6所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中該N型晶體管的電流驅(qū)動(dòng)性高于該P(yáng)型晶體管的電流驅(qū)動(dòng)性。
9.根據(jù)權(quán)利要求
6所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中在該N型晶體管轉(zhuǎn)為非導(dǎo)通之后，該P(yáng)型晶體管保持導(dǎo)通狀態(tài)。
專利摘要
流動(dòng)至電流電壓轉(zhuǎn)換電路1之輸入電流系在輸出端SAIN轉(zhuǎn)換成電壓值，然后，差分放大電路5放大并輸出差分電壓在電壓值與參考值Vref之間。PMOS與NMOS晶體管T1、T2系連接在輸出端SAIN與電源電壓VCC之間。藉由使晶體管導(dǎo)通，在輸出端SAIN預(yù)先充電至電源電壓VCC之后，藉由使電壓對應(yīng)輸入電流而下降以執(zhí)行電流電壓轉(zhuǎn)換操作。預(yù)先充電操作對輸出端SAIN充電直到電源電壓VCC并提供電荷至共同數(shù)據(jù)線N3而位線也預(yù)先充電電荷。由輸出端SAIN經(jīng)由共同數(shù)據(jù)線充電具有大量布線電容的路徑，直到位線可以具有高電流驅(qū)動(dòng)性的NMOS晶體管執(zhí)行，而預(yù)先充電直到電源電壓VCC可在PMOS晶體管T1完成。
文檔編號H03D1/00GK1998053SQ200480042780
公開日2007年7月11日 申請日期2004年2月19日
發(fā)明者柴田健二, 川本悟 申請人:斯班遜有限公司, 斯班遜日本有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan