1.一種基于stt-mram的nand?flash控制器架構，其特征在于：包括nand?flash控制器、主機接口、nand?flash接口，所述nand?flash控制器分別與所述主機接口、nand?flash接口連接；
2.根據(jù)權利要求1所述的基于stt-mram的nand?flash控制器架構，其特征在于：所述nand?flash控制器還包括命令解析模塊、時序控制模塊，所述命令解析模塊和時序控制模塊分別包含一個狀態(tài)機；所述命令解析模塊中的狀態(tài)機解釋來自主機的命令，并將控制信號傳遞給所述時序控制模塊；所述時序控制模塊中的狀態(tài)機根據(jù)接收到的所述控制信號生成所有必要的控制信號，以便nand?flash執(zhí)行具有嚴格時序要求的重復任務。
3.根據(jù)權利要求2所述的基于stt-mram的nand?flash控制器架構，其特征在于：所述nand?flash控制器還包括地址計數(shù)模塊，所述地址計數(shù)模塊根據(jù)所述命令解析模塊中的狀態(tài)機生成數(shù)據(jù)緩沖所需的地址控制信號，判斷數(shù)據(jù)的操作完成情況。
4.根據(jù)權利要求1所述的基于stt-mram的nand?flash控制器架構，其特征在于：所述nand?flash控制器還包括ecc校驗碼生成模塊、ecc校驗碼檢測模塊，所述ecc校驗碼生成模塊在頁編程操作期間生成ecc校驗碼并將ecc校驗碼存儲在nand?flash的oob區(qū)域中，所述ecc校驗碼檢測模塊在主機進行讀取操作期間利用nand?flash中的ecc校驗碼檢測數(shù)據(jù)中的錯誤。
5.根據(jù)權利要求1所述的基于stt-mram的nand?flash控制器架構，其特征在于：所述雙口stt-mram緩存模塊為雙端口ram。
6.根據(jù)權利要求1所述的基于stt-mram的nand?flash控制器架構，其特征在于：所述主機接口的引腳設置包括：
7.根據(jù)權利要求1所述的基于stt-mram的nand?flash控制器架構，其特征在于：所述nand?flash接口的引腳設置包括：
8.一種基于stt-mram的nand?flash緩存方法，其特征在于：在權利要求1-7任一項所述的基于stt-mram的nand?flash控制器架構下，將stt-mram緩存按存儲器地址分出ftl映射表存儲區(qū)、日志區(qū)、數(shù)據(jù)緩存區(qū)；
9.根據(jù)權利要求8所述的基于stt-mram的nand?flash緩存方法，其特征在于：還包括元數(shù)據(jù)日志操作流程，所述元數(shù)據(jù)日志操作流程包括：
10.一種計算機可讀存儲介質(zhì)，其上存儲有計算機程序，其特征在于：該計算機程序被處理器執(zhí)行時實現(xiàn)如權利要求8或9所述的基于stt-mram的nand?flash緩存方法。