本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種訪問時間測量電路。

背景技術(shù)：

隨著cmos工藝尺寸降低，sram(staticrandomaccessmemory，靜態(tài)隨機(jī)存取存儲器)在系統(tǒng)中也越來越重要。sram是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。sram的優(yōu)點(diǎn)是速度快，不必配合內(nèi)存刷新電路，可提高整體的工作效率。其缺點(diǎn)為集成度低，掉電不能保存數(shù)據(jù)，功耗較大，相同的容量體積較大，而且價(jià)格較高，少量用于關(guān)鍵性系統(tǒng)以提高效率。sram通常使用的系統(tǒng)包括cpu與主存之間的高速緩存、cpu內(nèi)部的l1/l2或外部的l2高速緩存、cpu外部擴(kuò)充用的coast高速緩存，以及cmos芯片(rt&cmossram)。

往往系統(tǒng)的速度是由sram的訪問時間制約的。因此，準(zhǔn)確測量sram的訪問時間對于ip驗(yàn)證來講至關(guān)重要。對于快速ip驗(yàn)證，測試所花費(fèi)的時間也要求越短越好?，F(xiàn)有的sram訪問時間測試電路測量通常精確度低，并且電路結(jié)構(gòu)相對復(fù)雜。

因此，需要提供一種訪問時間測量電路，以解決上面提到的問題。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)的不足，本發(fā)明通過由一個復(fù)用單元構(gòu)成時鐘信號選擇器，以及兩個或更多的同樣配置的sram串聯(lián)構(gòu)成環(huán)形振蕩單元。本發(fā)明的訪問時間測量電路可以縮短測量時間，并且提高測量的精度。

本發(fā)明的實(shí)施例提供一種訪問時間測量電路，其特征在于，所述測量電路包括：時鐘復(fù)用單元，被配置為選擇時鐘信號；以及與所述時鐘復(fù)用單元輸出端連接的環(huán)形振蕩單元，所述環(huán)形振蕩單元包括至少兩個串聯(lián)連接的第一靜態(tài)隨機(jī)存取存儲單元和第二靜態(tài)隨機(jī)存取存儲單元。

示例性地，所述測量電路還包括設(shè)置于所述第一靜態(tài)隨機(jī)存取存儲單元 輸出端的第一時鐘沿檢測電路和設(shè)置于所述第二靜態(tài)隨機(jī)存取存儲單元輸出端的第二時鐘沿檢測電路，所述時鐘沿檢測電路用于將所述輸出端輸出的數(shù)據(jù)信號轉(zhuǎn)換成滿足所述靜態(tài)隨機(jī)存取存儲單元工作的時鐘信號。

示例性地，所述測量電路還包括振蕩頻率檢測單元，被配置為檢測所述環(huán)形振蕩單元的振蕩周期，并且基于檢測到的所述振蕩周期來測量所述靜態(tài)隨機(jī)存取存儲單元的訪問時間。

示例性地，所述第一和第二靜態(tài)隨機(jī)存取存儲單元具有相同的配置。

示例性地，所述時鐘復(fù)用單元的一個輸入端連接外部時鐘信號，用于在初始階段對環(huán)形振蕩單元中的靜態(tài)隨機(jī)存取存儲單元寫操作，以初始化所述環(huán)形振蕩單元。

示例性地，所述振蕩周期等于接入的所述靜態(tài)隨機(jī)存取存儲單元的總的訪問時間與所述時鐘復(fù)用單元的延遲時間之和。

示例性地，所述時鐘復(fù)用單元包括復(fù)用器。

示例性地，所述時鐘沿檢測電路包括脈沖檢測器。

根據(jù)本發(fā)明的訪問時間測量電路可以縮短測量時間，并且提高測量的精度。

附圖說明

通過結(jié)合附圖對本發(fā)明實(shí)施例進(jìn)行更詳細(xì)的描述，本發(fā)明的上述以及其它目的、特征和優(yōu)勢將變得更加明顯。附圖用來提供對本發(fā)明實(shí)施例的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本發(fā)明實(shí)施例一起用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的限制。在附圖中，相同的參考標(biāo)號通常代表相同部件或步驟。

圖1為傳統(tǒng)的sram訪問時間測試電路的示意性框圖；

圖2為根據(jù)本發(fā)明的訪問時間測試電路的示意性框圖；

圖3為根據(jù)本發(fā)明的實(shí)施例的訪問時間測試電路的示意性框圖；以及

圖4為根據(jù)本發(fā)明的實(shí)施例的訪問時間測試電路的仿真結(jié)果的示意圖。

具體實(shí)施方式

為了使得本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更為明顯，下面將參照附圖詳細(xì)描述根據(jù)本發(fā)明的示例實(shí)施例。顯然，所描述的實(shí)施例僅僅是本發(fā)明的一 部分實(shí)施例，而不是本發(fā)明的全部實(shí)施例，應(yīng)理解，本發(fā)明不受這里描述的示例實(shí)施例的限制?；诒景l(fā)明中描述的本發(fā)明實(shí)施例，本領(lǐng)域技術(shù)人員在沒有付出創(chuàng)造性勞動的情況下所得到的所有其它實(shí)施例都應(yīng)落入本發(fā)明的保護(hù)范圍之內(nèi)。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀薄Ｒ虼?，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而 除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

為了透徹地理解本發(fā)明，首先參照圖1來描述現(xiàn)有技術(shù)中慣常的訪問時間測量電路。

如圖1所示，sram具有cen、wen、addr、data和clk五個輸入端子，其中，clk還連接至延遲鏈，同時延遲鏈還具有輸入端子ck_sel。sram的輸出以及延遲鏈的輸出連接至dff，同時rstn作為dff的輸入端子連接至dff。dff的輸出端子為q_out(q輸出)。

傳統(tǒng)的測試電路利用延遲做差的測量方法，從dff對數(shù)據(jù)(data)即sram的q輸出的正確采樣開始，通過減小參考路徑上的延遲，直到dff無法采到正確的數(shù)據(jù)，從而通過延遲鏈的延遲計(jì)算出sram的訪問時間。

該結(jié)構(gòu)存在一級延遲單元自身延遲的測量誤差，因而影響測量精度。延遲鏈?zhǔn)怯梢唤M延遲單元串聯(lián)而成，通過檔位控制信號ck_sel來調(diào)節(jié)clk信號的延遲，因此，通過這種方法只能測出sram訪問時間的區(qū)間，而無法得到精確的值。此外，dff自身的建立時間和保持時間也影響了sram訪問時間的測量，而dff的設(shè)置/保持很難精確的測量sram的訪問時間。

系統(tǒng)的速度是由sram的訪問時間制約的。因此，準(zhǔn)確測量sram的訪問時間對于ip驗(yàn)證來講至關(guān)重要。對于快速ip驗(yàn)證，測試所花費(fèi)的時間也要求越短越好。現(xiàn)有的sram訪問時間測試電路測量通常精確度低，并且電路結(jié)構(gòu)相對復(fù)雜。

為了解決上述技術(shù)問題，本發(fā)明提供了一種具有新結(jié)構(gòu)的訪問時間測量電路，該訪問時間測量電路結(jié)構(gòu)簡單，可以在縮短測量時間的同時提高測量的精度。下面，參照圖2來具體描述本發(fā)明的一種訪問時間測量電路。

圖2為根據(jù)本發(fā)明的訪問時間測量電路的示意性框圖。本發(fā)明實(shí)施例的訪問時間測量電路包括：

時鐘復(fù)用單元，被配置為選擇時鐘信號；以及

與所述時鐘復(fù)用單元輸出端連接的環(huán)形振蕩單元，所述環(huán)形振蕩單元包括至少兩個串聯(lián)連接的第一靜態(tài)隨機(jī)存取存儲單元和第二靜態(tài)隨機(jī)存取存儲單元。

本發(fā)明的測試電路設(shè)想是：由一個復(fù)用單元構(gòu)成時鐘信號選擇器，將兩 個或更多個的同樣配置的sram串聯(lián)成環(huán)形振蕩單元(ringoscillator)，在sram的輸出端增加一個脈沖檢測單元，即時鐘沿檢測電路，用來產(chǎn)生一個高電平時間滿足sram的clk_h要求的脈沖，作為下一級sram的clk輸入。只需測試環(huán)形振蕩單元的震蕩周期即可得到準(zhǔn)確的sram訪問時間，無論是測量精度還是測試速度均較傳統(tǒng)測試電路有明顯改善。

其中，增加接入的sram數(shù)量，可以進(jìn)一步改善測量精度。通過利用外部時鐘信號在初始化階段對環(huán)形振蕩單元上的所有sram進(jìn)行寫操作，初始化結(jié)束后，切換測試使能(test_enable)信號，使得環(huán)形振蕩單元起振，穩(wěn)定后測量ro的振蕩頻率，從而得出震蕩周期，和sram的訪問時間。

與此不同，傳統(tǒng)的測量方法只能測出sram訪問時間的區(qū)間，而無法得到精確的值。此外，dff自身的建立時間和保持時間也影響了sram訪問時間的測量，而dff的建立時間/保持時間很難精確的測量sram的訪問時間。本發(fā)明的電路可以縮短測量時間，并且提高測量的精度。

示例性地，所述測量電路還包括設(shè)置于所述第一靜態(tài)隨機(jī)存取存儲單元輸出端的第一時鐘沿檢測電路和設(shè)置于所述第二靜態(tài)隨機(jī)存取存儲單元輸出端的第二時鐘沿檢測電路，所述時鐘沿檢測電路用于將輸出端輸出的時鐘信號轉(zhuǎn)換成滿足所述靜態(tài)隨機(jī)存取存儲單元工作的時鐘信號。

示例性地，所述測量電路還包括振蕩頻率檢測單元，被配置為檢測所述環(huán)形振蕩單元的振蕩周期，并且基于檢測到的所述振蕩周期來測量所述靜態(tài)隨機(jī)存取存儲單元的訪問時間。

示例性地，所述第一和第二靜態(tài)隨機(jī)存取存儲單元具有相同的配置。

示例性地，所述時鐘復(fù)用單元的一個輸入端連接外部時鐘信號，用于在初始階段對環(huán)形振蕩單元中的靜態(tài)隨機(jī)存取存儲單元寫操作，以初始化所述環(huán)形振蕩單元。

示例性地，所述振蕩周期等于接入的所述靜態(tài)隨機(jī)存取存儲單元的總的訪問時間與所述時鐘復(fù)用單元的延遲時間之和。

本發(fā)明的由一個復(fù)用單元構(gòu)成時鐘信號選擇器，和兩個或更多的同樣配置的sram串聯(lián)構(gòu)成環(huán)形振蕩單元，可以用更短的測試時間測量出更精確的sram訪問時間。另外，本發(fā)明的電路結(jié)構(gòu)清晰簡單，大大降低了電路的復(fù)雜度。

本發(fā)明不局限于某種工藝節(jié)點(diǎn)。同時，本發(fā)明也不局限于應(yīng)用sram電 路，同樣適用于其他類型的電路。

實(shí)施例一

圖3為根據(jù)本發(fā)明的實(shí)施例的訪問時間測量電路的示意性框圖。

如圖3所示，根據(jù)本發(fā)明的實(shí)施例的訪問時間測量電路包括復(fù)用器，第一級sram，第一級sram的脈沖檢測器，第二級sram，以及第二級sram的脈沖檢測器。其中，第一級sram，第一級sram的脈沖檢測器，第二級sram，以及第二級sram的脈沖檢測器串聯(lián)連接。該第二級sram的脈沖檢測器還連接至復(fù)用器，以形成回路。

出于示例，僅示出了兩級sram及其相應(yīng)的脈沖檢測器，但是，本發(fā)明的實(shí)施例的訪問時間測量電路不限于兩級sram，增加接入的sram數(shù)量，可以進(jìn)一步改善測量精度。

示例性地，所述第一和第二靜態(tài)隨機(jī)存取存儲單元具有相同的配置。

具體地，根據(jù)本發(fā)明的實(shí)施例的sram訪問時間測試電路由一個復(fù)用單元構(gòu)成時鐘信號選擇器，將兩個或更多的同樣配置的sram串聯(lián)成環(huán)形振蕩單元。

示例性地，所述測量電路還包括設(shè)置于所述第一靜態(tài)隨機(jī)存取存儲單元和第二靜態(tài)隨機(jī)存取存儲單元輸出端的時鐘沿檢測電路，其用于將輸出端輸出的數(shù)據(jù)信號轉(zhuǎn)換成滿足所述靜態(tài)隨機(jī)存取存儲單元工作的時鐘信號。sram的輸出增加一個脈沖檢測器(即，沿檢測電路)，用來產(chǎn)生一個高電平時間滿足sram的clk_h要求的脈沖，作為下一級sram的時鐘信號輸入。

示例性地，所述時鐘復(fù)用單元的一個輸入端連接外部時鐘信號，用于在初始階段對環(huán)形振蕩單元中的靜態(tài)隨機(jī)存取存儲單元寫操作，以初始化所述環(huán)形振蕩單元。本發(fā)明的實(shí)施例的訪問時間檢測電路利用外部時鐘信號在初始化階段對環(huán)形振蕩單元上的所有sram進(jìn)行寫操作，初始化結(jié)束后，切換測試使能信號，使得環(huán)形振蕩單元起振，穩(wěn)定后測量ro的振蕩頻率，從而得出震蕩周期，以及sram的訪問時間。

示例性地，所述測量電路還包括振蕩頻率檢測單元，被配置為檢測所述環(huán)形振蕩單元的振蕩周期，并且基于檢測到的所述振蕩周期來測量所述靜態(tài)隨機(jī)存取存儲單元的訪問時間。

示例性地，所述振蕩周期等于接入的所述靜態(tài)隨機(jī)存取存儲單元的總的訪問時間與所述時鐘復(fù)用單元的延遲時間之和。在環(huán)形振蕩單元振蕩穩(wěn)定后，其振蕩周期tcyc＝n*ta+tdmux，ta為一個sram的訪問時間，n為環(huán)形振蕩單元中接入的sram個數(shù)，tdmux為clk選擇器的延遲時間。而傳統(tǒng)的測量方法只能測出sram訪問時間的區(qū)間，而無法得到精確的值。此外，dff自身的設(shè)置和保持也影響了sram訪問時間的測量，而dff的設(shè)置/保持很難精確的測量sram的訪問時間。

本發(fā)明的由一個復(fù)用單元構(gòu)成時鐘信號選擇器，和兩個或更多的同樣配置的sram串聯(lián)構(gòu)成環(huán)形振蕩單元，可以用更短的測試時間測量出更精確的sram訪問時間。另外，本發(fā)明的電路結(jié)構(gòu)清晰簡單，大大降低了電路的復(fù)雜度。

本發(fā)明不局限于某種工藝節(jié)點(diǎn)，同時本發(fā)明不局限于應(yīng)用sram電路，同樣適用于其他類型的電路。

圖4為根據(jù)本發(fā)明的實(shí)施例的訪問時間測量電路的仿真結(jié)果的示意圖。如圖4所示，振蕩周期tcyc＝n*ta+tdmux，ta為一個sram的訪問時間，n為環(huán)形振蕩單元中接入的sram個數(shù)，tdmux為clk選擇器的延遲時間。

本發(fā)明由一個復(fù)用單元構(gòu)成時鐘信號選擇器，和兩個或更多的同樣配置的sram串聯(lián)構(gòu)成環(huán)形振蕩單元，可以用更短的測試時間測量出更精確的sram訪問時間。

盡管這里已經(jīng)參考附圖描述了示例實(shí)施例，應(yīng)理解上述示例實(shí)施例僅僅是示例性的，并且不意圖將本發(fā)明的范圍限制于此。本領(lǐng)域普通技術(shù)人員可以在其中進(jìn)行各種改變和修改，而不偏離本發(fā)明的范圍和精神。所有這些改變和修改意在被包括在所附權(quán)利要求所要求的本發(fā)明的范圍之內(nèi)。