本發(fā)明是有關(guān)于一種電源供應(yīng)裝置以及升壓裝置，特別是有關(guān)于一種消除過沖(overshoot)電壓的電源供應(yīng)裝置以及升壓裝置。

背景技術(shù)：

在快閃式隨機存取存儲器中，如或非門快閃式隨機存取存儲器(NOR flash RAM)，通常需要高電壓源才能夠正常執(zhí)行寫入操作以及抹除操作。一般來說，高電壓源通常利用電荷泵產(chǎn)生高電壓，才能使快閃式隨機存取存儲器動作正常。然而，當電荷泵所輸出的高電壓具有過沖(overshoot)電壓時，過沖電壓可能會損壞快閃式隨機存取存儲器單元。因此，我們有必要針對降低電荷泵的過沖電壓提出解決方案。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明提出一種電源供應(yīng)裝置，用以輸出一寫入電壓至一或非門快閃式隨機存取存儲器陣列。電源供應(yīng)裝置包括一升壓裝置以及一穩(wěn)壓裝置。上述升壓裝置用以產(chǎn)生一升壓電壓，包括一電荷泵、一第一分壓電路、一第一比較器以及一振蕩器。上述電荷泵根據(jù)一模式信號以及一時脈信號，將一漸升電壓升壓至上述升壓電壓。上述第一分壓電路根據(jù)上述升壓電壓產(chǎn)生一第一回授電壓。上述第一比較器比較上述第一回授電壓以及一第一參考電壓而產(chǎn)生一第一驅(qū)動信號。上述振蕩器根據(jù)上述模式信號接收上述漸升電壓，且根據(jù)上述第一驅(qū)動信號而輸出上述時脈信號，其中上述漸升電壓自一接地位準爬升至一供應(yīng)電壓。上述穩(wěn)壓裝置接收上述升壓電壓而產(chǎn)生上述寫入電壓。

根據(jù)本發(fā)明的一實施例，上述時脈信號包括一時脈振幅，上述時脈振幅隨著上述漸升電壓自上述接地位準爬升至上述供應(yīng)電壓而增加，使得上述升壓電壓亦隨著上述漸升電壓增加，用以消除上述升壓電壓的一過沖電壓。

根據(jù)本發(fā)明的一實施例，電源供應(yīng)裝置更包括一選擇器、一單位增益緩沖器、一 第一P型晶體管、一電阻性元件、一電容性元件以及一N型晶體管。上述選擇器根據(jù)上述模式信號，選擇上述漸升電壓以及上述供應(yīng)電壓之一提供至上述振蕩器。上述單位增益緩沖器包括一輸入端以及一輸出端，其中上述輸出端輸出上述漸升電壓。上述第一P型晶體管柵極端接收上述模式信號，源極端接收上述供應(yīng)電壓，漏極端耦接至一第一節(jié)點。上述電阻性元件耦接于上述第一節(jié)點以及上述單位增益緩沖器的上述輸入端之間。上述電容性元件耦接于上述單位增益緩沖器的上述輸入端以及一接地端之間。上述N型晶體管，柵極端接收上述模式信號，源極端耦接至上述接地端，漏極端耦接至上述輸入端。

根據(jù)本發(fā)明的一實施例，當上述模式信號為一第一邏輯位準時，上述振蕩器接收上述漸升電壓，上述第一P型晶體管為導(dǎo)通，上述N型晶體管為不導(dǎo)通，使得上述漸升電壓以及上述輸入端的電壓是由上述接地位準充電至上述供應(yīng)電壓。

根據(jù)本發(fā)明的另一實施例，當上述模式信號為一第二邏輯位準時，上述振蕩器接收上述供應(yīng)電壓，上述第一P型晶體管為不導(dǎo)通，上述N型晶體管為導(dǎo)通且將上述輸入端耦接至上述接地端。

根據(jù)本發(fā)明的一實施例，上述穩(wěn)壓裝置更包括：一P型導(dǎo)通晶體管、一第二分壓電路以及一第二比較器。上述P型導(dǎo)通晶體管的柵極端接收一第二驅(qū)動信號，源極端接收上述升壓電壓，漏極端輸出上述寫入電壓。上述第二分壓電路根據(jù)上述寫入電壓產(chǎn)生一第二回授電壓。上述第二比較器比較上述第二回授電壓以及一第二參考電壓而產(chǎn)生上述第二驅(qū)動信號。

本發(fā)明更提出一種升壓裝置用以產(chǎn)生一升壓電壓，升壓裝置包括一電荷泵、一第一分壓電路、一第一比較器以及一振蕩器。上述電荷泵根據(jù)一模式信號以及一時脈信號，將一漸升電壓升壓至上述升壓電壓。上述第一分壓電路根據(jù)上述升壓電壓產(chǎn)生一第一回授電壓。上述第一比較器比較上述第一回授電壓以及一第一參考電壓而產(chǎn)生一驅(qū)動信號。上述振蕩器根據(jù)上述模式信號接收上述漸升電壓，且根據(jù)上述驅(qū)動信號而輸出上述時脈信號，其中上述漸升電壓自一接地位準爬升至一供應(yīng)電壓。

根據(jù)本發(fā)明的一實施例，上述時脈信號包括一時脈振幅，上述時脈振幅隨著上述漸升電壓自上述接地位準爬升至上述供應(yīng)電壓而增加，使得上述升壓電壓亦隨著上述漸升電壓增加，用以消除上述升壓電壓的一過沖電壓。

根據(jù)本發(fā)明的一實施例，升壓裝置更包括一選擇器、一單位增益緩沖器、一第一 P型晶體管、一電阻性元件、一電容性元件以及一N型晶體管。上述選擇器根據(jù)上述模式信號，選擇上述漸升電壓以及上述供應(yīng)電壓之一提供至上述振蕩器。上述單位增益緩沖器包括一輸入端以及一輸出端，其中上述輸出端輸出上述漸升電壓。上述第一P型晶體管柵極端接收上述模式信號，源極端接收上述供應(yīng)電壓，漏極端耦接至一第一節(jié)點。上述電阻性元件耦接于上述第一節(jié)點以及上述單位增益緩沖器的上述輸入端之間。上述電容性元件耦接于上述單位增益緩沖器的上述輸入端以及一接地端之間。上述N型晶體管的柵極端接收上述模式信號，源極端耦接至上述接地端，漏極端耦接至上述輸入端。

根據(jù)本發(fā)明的一實施例，當上述模式信號為一第一邏輯位準時，上述振蕩器接收上述漸升電壓，上述第一P型晶體管為導(dǎo)通，上述N型晶體管為不導(dǎo)通，使得上述漸升電壓以及上述輸入端的電壓是由上述接地位準充電至上述供應(yīng)電壓。

根據(jù)本發(fā)明的一實施例，當上述模式信號為一第二邏輯位準時，上述振蕩器接收上述供應(yīng)電壓，上述第一P型晶體管為不導(dǎo)通，上述N型晶體管為導(dǎo)通且將上述輸入端耦接至上述接地端。

通過實施本發(fā)明，可使寫入電壓不會出現(xiàn)過沖電壓，進而保護進行寫入程序的或非門快閃式隨機存取存儲器單元。

附圖說明

圖1是顯示根據(jù)本發(fā)明的一實施例所述的電源供應(yīng)裝置的電路圖；

圖2是顯示根據(jù)本發(fā)明的一實施例所述的或非門快閃式隨機存取存儲器陣列的寫入操作的波形圖；

圖3是顯示根據(jù)本發(fā)明的另一實施例所述的電源供應(yīng)裝置的電路圖；以及

圖4是顯示根據(jù)本發(fā)明的另一實施例所述的或非門快閃式隨機存取存儲器陣列的寫入操作的波形圖。

附圖標號

100、300 電源供應(yīng)裝置

110、310 升壓裝置

111、311 第一分壓電路

1111、3111 第一電阻性元件

1112、3112 第二電阻性元件

112、312 第一比較器

113、313 振蕩器

114、314 電荷泵

130、330 穩(wěn)壓裝置

131、331 P型導(dǎo)通晶體管

132、332 第二分壓電路

1321、3321 第三電阻性元件

1322、3322 第四電阻性元件

133、333 第二比較器

201、401 寫入操作

202、402 下降電壓

203 過沖電壓

315 選擇器

316 單位增益緩沖器

317 第一P型晶體管

318 第五電阻性元件

319 電容性元件

320 N型晶體管

NI 輸入端

NO 輸出端

N1 第一節(jié)點

SM 模式信號

VB 升壓電壓

VCC 供應(yīng)電壓

VD1 第一驅(qū)動信號

VD2 第二驅(qū)動信號

VFB1 第一回授電壓

VFB2 第二回授電壓

VPGM 寫入電壓

VREF1 第一參考電壓

VREF2 第二參考電壓

VSL 漸升電壓

SCLK 時脈信號

具體實施方式

為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特例舉一較佳實施例，并配合所附圖式，來作詳細說明如下：

以下將介紹是根據(jù)本發(fā)明所述的較佳實施例。必須要說明的是，本發(fā)明提供了許多可應(yīng)用的發(fā)明概念，在此所揭露的特定實施例，僅是用于說明達成與運用本發(fā)明的特定方式，而不可用以局限本發(fā)明的范圍。

圖1是顯示根據(jù)本發(fā)明的一實施例所述的電源供應(yīng)裝置的電路圖。如圖1所示，電源供應(yīng)裝置100包括升壓裝置110以及穩(wěn)壓裝置130。升壓裝置110包括第一分壓電路111、第一比較器112、振蕩器113以及電荷泵114，其中升壓裝置110用以將供應(yīng)電壓VCC升壓而產(chǎn)生升壓電壓VB，并利用負回授理論穩(wěn)定升壓電壓VB的電壓值。

第一分壓電路111包括第一電阻性元件1111以及第二電阻性元件1112，第一分壓電路111利用第一電阻性元件1111以及第二電阻性元件1112所產(chǎn)生的第一分壓系數(shù)，將升壓電壓VB除上第一分壓系數(shù)而產(chǎn)生第一回授電壓VFB1，其中第一分壓系數(shù)為第二電阻性元件1112的阻抗與第一電阻性元件1111以及第二電阻性元件1112的阻抗總和的比值。

第一比較器112比較第一回授電壓VFB1以及第一參考電壓VREF1而產(chǎn)生第一驅(qū)動信號VD1，振蕩器113根據(jù)第一驅(qū)動信號VD1輸出時脈信號SCLK驅(qū)動電荷泵114，其中時脈信號SCLK的時脈振幅為供應(yīng)電壓VCC。電荷泵114根據(jù)時脈信號SCLK，而將供應(yīng)電壓VCC升壓至升壓電壓VB。

穩(wěn)壓裝置130包括P型導(dǎo)通晶體管131、第二分壓電路132以及第二比較器133，用以將升壓電壓VB降壓至寫入電壓VPGM，且利用負回授理論穩(wěn)定輸出寫入電壓VPGM。P型導(dǎo)通晶體管131根據(jù)第二驅(qū)動信號VD2而將升壓電壓VB提供至寫入電 壓VPGM，第二分壓電路132包括第三電阻性元件1321以及第四電阻性元件1322。

第二分壓電路132利用第三電阻性元件1321以及第四電阻性元件1322所產(chǎn)生的第二分壓系數(shù)，將寫入電壓VPGM除上第二分壓系數(shù)而產(chǎn)生第二回授電壓VFB2。第二比較器133比較第二回授電壓VFB2以及第二參考電壓VREF2而產(chǎn)生第二驅(qū)動信號VD2。也就是，寫入電壓VPGM是等于第二參考電壓VREF2以及第二分壓系數(shù)之積。

根據(jù)本發(fā)明的一實施例，寫入電壓VPGM是提供至一或非門快閃式隨機存取存儲器陣列的位線，因此寫入電壓VPGM可視為非或柵快閃式隨機存取存儲器陣列的位線電壓。圖2是顯示根據(jù)本發(fā)明的一實施例所述的非或柵快閃式隨機存取存儲器陣列的寫入操作的波形圖。如圖2所示，當執(zhí)行寫入操作201時，代表或非門快閃式隨機存取存儲器陣列執(zhí)行寫入程序，或非門快閃式隨機存取存儲器陣列的位線對寫入電壓VPGM抽取電流。

當或非門快閃式隨機存取存儲器陣列的位線對寫入電壓VPGM抽取電流時，造成寫入電壓VPGM的電壓值產(chǎn)生下降電壓202。由于寫入電壓VPGM是經(jīng)由P型導(dǎo)通晶體管131接收升壓電壓VB，因此當寫入電壓VPGM發(fā)生下降電壓202時，升壓電壓VB的電壓值勢必也發(fā)生了下降。

當升壓電壓VB的電壓值下降時，第一回授電壓VFB1亦隨之下降，經(jīng)第一比較器112感測到而發(fā)出第一驅(qū)動信號VD1致使振蕩器發(fā)出時脈信號SCLK，電荷泵114根據(jù)時脈信號SCLK而將供應(yīng)電壓VCC升壓至升壓電壓VB。然而，由于振蕩器113所發(fā)出的時脈信號SCLK并未經(jīng)過控制，使得電荷泵114全力輸出，以將升壓電壓VB回復(fù)至原來的電壓值，此時勢必在升壓電壓VB產(chǎn)生了一個過沖(overshoot)電壓。

再者，由于穩(wěn)壓裝置130的反應(yīng)時間有其限制，盡管穩(wěn)壓裝置130具有穩(wěn)定寫入電壓VPGM的功能，但是當電荷泵114全力輸出升壓電壓VB而產(chǎn)生了過沖電壓時，穩(wěn)壓裝置130無法即時關(guān)閉P型導(dǎo)通晶體管131，因而造成寫入電壓VPGM出現(xiàn)過沖電壓203的現(xiàn)象。然而，寫入電壓VPGM的過沖電壓203會使得進行寫入操作的或非門快閃式隨機存取存儲器單元損毀，因此勢必要消除寫入電壓VPGM的過沖電壓203。

圖3是顯示根據(jù)本發(fā)明的另一實施例所述的電源供應(yīng)裝置的電路圖。如圖3所示， 電源供應(yīng)裝置300同樣具有升壓裝置310以及穩(wěn)壓裝置330。與圖1相比，升壓裝置310除了包括第一分壓電路311、第一比較器312、振蕩器313以及電荷泵314之外，更包括選擇器315、單位增益緩沖器316、第一P型晶體管317、第五電阻性元件318、電容性元件319以及N型晶體管320，穩(wěn)壓裝置330同樣包括P型導(dǎo)通晶體管331、第二分壓電路332以及第二比較器333，其中分壓電路332包括第三電阻性元件3321以及第四電阻性元件3322。

第一分壓電路311與圖1的第一分壓電路111相同，包括第一電阻性元件3111以及第二電阻性元件3112，在此不再贅述。升壓裝置310同樣接收供應(yīng)電壓VCC的供應(yīng)，選擇器315根據(jù)模式信號SM，選擇將供應(yīng)電壓VCC以及漸升電壓VSL之一提供至振蕩器313。單位增益緩沖器316包括輸入端NI以及輸出端NO，其中輸出端NO輸出漸升電壓VSL。

第一P型晶體管317的源極端接收供應(yīng)電壓VCC，漏極端耦接至第一節(jié)點N1，柵極端接收模式信號SM。第五電阻性元件318耦接于第一節(jié)點N1以及輸入端NI之間，電容性元件319耦接于輸入端NI以及接地端之間。N型晶體管320的柵極端接收模式信號SM，源極端耦接至接地端，漏極端耦接至輸入端NI。

根據(jù)本發(fā)明的一實施例，當升壓裝置310接收到模式信號SM為低邏輯位準時，代表需將寫入電壓VPGM提供至或非門快閃式隨機存取存儲器陣列的位線而為位線電壓。因此，選擇器315根據(jù)為低邏輯位準的模式信號SM，選擇將漸升電壓VSL提供至振蕩器313。

由于模式信號SM為低邏輯位準，使得第一P型晶體管317導(dǎo)通而N型晶體管320不導(dǎo)通，輸入端NI則為供應(yīng)電壓VCC經(jīng)第五電阻性元件318而對電容性元件319充電。由于單位增益緩沖器316的增益為1，故漸升電壓VSL是等于電容性元件319的跨壓。也就是，漸升電壓VSL是由接地端的接地位準逐漸增加至供應(yīng)電壓VCC。

圖4是顯示根據(jù)本發(fā)明的另一實施例所述的或非門快閃式隨機存取存儲器陣列的寫入操作的波形圖。根據(jù)本發(fā)明的一實施例，當執(zhí)行寫入操作401時，模式信號SM由高邏輯位準轉(zhuǎn)變?yōu)榈瓦壿嬑粶?，因此選擇器315根據(jù)模式信號SM選擇漸升電壓VSL提供至振蕩器313，第一P型晶體管317為導(dǎo)通，N型晶體管320為不導(dǎo)通，漸升電壓VSL為供應(yīng)電壓VCC經(jīng)第五電阻性元件318對電容性元件319所產(chǎn)生的電壓波形。

根據(jù)本發(fā)明的另一實施例，當執(zhí)行寫入操作401時，模式信號SM是由低邏輯位準轉(zhuǎn)變至高邏輯位準，當結(jié)束寫入操作401時，模式信號SM回到低邏輯位準，而選擇器315、第一P型晶體管317以及N型晶體管320必須隨之相對修改。在此僅以模式信號SM為低邏輯位準時執(zhí)行寫入操作401進行說明，并未以任何形式限定于此。

由于漸升電壓VSL作為振蕩器313的供應(yīng)電壓，振蕩器313所產(chǎn)生的時脈信號SCLK的時脈振幅亦為漸升電壓VSL，也就是時脈振幅亦逐漸增加至供應(yīng)電壓VCC，使得電荷泵314所產(chǎn)生的升壓電壓VB亦隨著漸升電壓VSL而逐漸增加。根據(jù)本發(fā)明的另一實施例，使用者可控制振蕩器313所產(chǎn)生的時脈信號SCLK的時脈頻率隨著漸升電壓VSL而增加。

隨著漸升電壓VSL逐漸增加，電荷泵314所產(chǎn)生的升壓電壓VB亦隨著漸升電壓VSL逐漸增加。雖然或非門快閃式隨機存取存儲器陣列的位線在進入寫入操作401后開始對寫入電壓VPGM抽取電流時，使得寫入電壓VPGM產(chǎn)生下降電壓402，然而振蕩器313所產(chǎn)生的時脈信號SCLK的時脈振幅隨著漸升電壓VSL而逐漸增加，升壓電壓VB亦隨著漸升電壓VSL逐漸增加，使得在寫入電壓VPGM并不會出現(xiàn)過沖電壓，進而保護進行寫入程序的或非門快閃式隨機存取存儲器單元。

根據(jù)本發(fā)明的一實施例，當或非門快閃式隨機存取存儲器結(jié)束寫入操作401時，模式信號SM回到高邏輯位準，選擇器315根據(jù)模式信號SM選擇供應(yīng)電壓VCC提供至振蕩器313，第一P型晶體管317為不導(dǎo)通，N型半導(dǎo)體320導(dǎo)通而將輸入端NI耦接至接地端。

根據(jù)本發(fā)明的一實施例，升壓裝置310亦可作為具有軟啟動(soft start)的電荷泵穩(wěn)壓器。由于漸升電壓VSL由接地電壓逐漸增加至供應(yīng)電壓VCC，使得電荷泵314不會全力輸出升壓電壓VB，而造成寫入電壓VPGM因穩(wěn)壓裝置330的反應(yīng)速度不夠快而發(fā)生過沖電壓，進而保護后極電路免于因過高的供應(yīng)電壓而損壞。

以上敘述許多實施例的特征，使所屬技術(shù)領(lǐng)域中具有通常知識者能夠清楚理解本說明書的形態(tài)。所屬技術(shù)領(lǐng)域中具有通常知識者能夠理解其可利用本發(fā)明揭示內(nèi)容為基礎(chǔ)以設(shè)計或更動其他制程及結(jié)構(gòu)而完成相同于上述實施例的目的及/或達到相同于上述實施例的優(yōu)點。所屬技術(shù)領(lǐng)域中具有通常知識者亦能夠理解不脫離本發(fā)明的精神和范圍的等效構(gòu)造可在不脫離本發(fā)明的精神和范圍內(nèi)作任意的更動、替代與潤飾。