本發(fā)明涉及一閃存的數(shù)據(jù)寫入方法與其控制裝置，尤其涉及提高一閃存的使用壽命與操作速度的方法與其控制裝置。

背景技術(shù)：

一般而言，當(dāng)一閃存控制電路將一數(shù)據(jù)寫入一閃存內(nèi)的一個記憶單元時，所述閃存控制電路會先將之前儲存在所述記憶單元內(nèi)的數(shù)據(jù)抹去，接著才將所述數(shù)據(jù)寫入所述記憶單元內(nèi)。然而此一作法將會拖慢所述閃存的數(shù)據(jù)寫入速度，因為所述閃存控制電路必須要花時間來將之前儲存在所述記憶單元內(nèi)的數(shù)據(jù)抹去。再者，一般而言，一閃存的使用壽命是受限于所述閃存的寫入與抹去次數(shù)。若所述閃存的寫入與抹去次數(shù)越高，則所述閃存的使用壽命就越低。總言之，若所述閃存的寫入與抹去次數(shù)越少，則所述閃存的使用壽命就越高。因此，如何同時提高所述閃存的數(shù)據(jù)寫入速度以及使用壽命已成為此領(lǐng)域所亟需解決的問題。

技術(shù)實現(xiàn)要素：

因此，本發(fā)明所公開的方法與其控制裝置主要是提高一閃存的使用壽命與操作速度。

依據(jù)本發(fā)明的一第一實施例，其揭示了一種將數(shù)據(jù)寫入一閃存的方法，其中所述閃存包括有多個多層單元，其中每一個多層單元可用來儲存多個位，所述方法包括有：分別對所述多個多層單元中的每一個多層單元儲存一第一位；判斷所述每一個多層單元是否都分別儲存了所述第一位；以及當(dāng)所述每一個多層單元都分別儲存了所述第一位時，分別對所述每一個多層單元儲存一第二位。

依據(jù)本發(fā)明的一第二實施例，其揭示了一種控制裝置，其用來將數(shù)據(jù)寫 入一閃存，其中所述閃存包括有多個多層單元，每一個多層單元可用來儲存多個位。所述控制裝置包括有一寫入電路以及一判斷電路。所述寫入電路是用來分別對所述多個多層單元中的每一個多層單元儲存一第一位。所述判斷電路是用來判斷所述每一個多層單元是否都分別儲存了所述第一位，其中若所述判斷電路判斷出所述每一個多層單元都分別儲存了所述第一位時，所述寫入電路分別對所述每一個多層單元儲存一第二位。

依據(jù)以上的實施例，本發(fā)明可大幅減少所述閃存內(nèi)滿載數(shù)據(jù)被抹去的次數(shù)，并增加所述閃存內(nèi)未滿載數(shù)據(jù)被抹去的次數(shù)，以提高所述閃存的寫入速度和使用壽命。

附圖說明

圖1是本發(fā)明一種控制裝置的一實施例示意圖。

圖2是本發(fā)明一多層單元的一實施例示意圖。

圖3是本發(fā)明一種將數(shù)據(jù)寫入一閃存的方法的一實施例流程圖。

圖4是當(dāng)本發(fā)明一閃存內(nèi)的8192顆多層單元都被寫入一個位的數(shù)據(jù)后的電荷分布的一實施例示意圖。

圖5是當(dāng)本發(fā)明一閃存內(nèi)的8192顆多層單元都被寫入兩個位的數(shù)據(jù)后的電荷分布的一實施例示意圖。

圖6是當(dāng)本發(fā)明一閃存內(nèi)的8192顆多層單元都被寫入三個位的數(shù)據(jù)后的電荷分布的一實施例示意圖。

圖7是本發(fā)明將三個位的數(shù)據(jù)寫入一閃存內(nèi)的每一個多層單元的準(zhǔn)則的一實施例示意圖。

其中，附圖標(biāo)記說明如下：

100 控制裝置

102 閃存

104 寫入電路

106 判斷電路

108 設(shè)定電路

110 讀取電路

102_1-102_n 閃存分頁

200 多層單元

202 控制柵

204 浮柵

206 氧化層

208 源極區(qū)域

210 漏極區(qū)域

212 P型基底

300 方法

302～324 步驟

402～404、502～508、602～616 曲線

具體實施方式

在說明書及后續(xù)的權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的組件。所屬領(lǐng)域中具有通常知識者應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個組件。本說明書及后續(xù)的權(quán)利要求并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的準(zhǔn)則。在通篇說明書及后續(xù)的權(quán)利要求當(dāng)中所提及的「包括」是一開放式的用語，故應(yīng)解釋成「包括但不限定于」。此外，「耦接」一詞在此是包括任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接于一第二裝置，則代表所述第一裝置可直接電氣連接于所述第二裝置，或者通過其他裝置或連接手段間接地電氣連接至所述第二裝置。

請參考圖1。圖1所示是依據(jù)本發(fā)明一種控制裝置100的一實施例示意圖?？刂蒲b置100是一閃存控制電路，因此圖1另繪示出一閃存102。閃存102是包括有多個多層單元(multi-level cell)，其中每一個多層單元可用來儲存多個位的數(shù)據(jù)。舉例來說，閃存102可以是一閃存區(qū)塊(Block)或一閃存分頁(Page)。在本實施例中，圖1所示的閃存102是一閃存區(qū)塊，所述閃存區(qū)塊是 包括有多個閃存分頁102_1-102_n，其中多個閃存分頁102_1-102_n是分別由多條字符線(Word line)WL_1-WL_n所控制。進(jìn)一步而言，多個閃存分頁102_1-102_n中的每一個閃存分頁都會具有多個多層單元。例如，第一個閃存分頁102_1中多個多層單元T1_1-T1_m的多個柵極(Gate)均耦接于第一條字符線WL_1，第二個閃存分頁102_2中多個多層單元T2_1-T2_m的多個柵極均耦接于第二條字符線WL_2。此外，第n個閃存分頁102_n中多個多層單元Tn_1-Tn_m的漏極(Drain)是本實施例閃存102的位線(Bit line)的輸出，而第1個閃存分頁102_1中多個多層單元T1_1-T1_m的源極(Source)是耦接于一特定電壓，例如所述特定電壓可以是一接地電壓。請注意，本實施例所示的閃存102只是一個簡化的閃存區(qū)塊，在具體實施例中閃存102可能還包括有其他的控制電路來選擇性地控制每一個位線的輸出以及選擇性地控制每一個源極的接地。由于所述電路并不是本發(fā)明的重點，因此在此不另贅述。

此外，所述多個多層單元中的每一個多層單元可視為一顆金屬氧化物半導(dǎo)體場效晶體管(MOSFET)，如圖2所示。圖2所示是依據(jù)本發(fā)明一多層單元200的一實施例示意圖。多層單元200會包括有一控制柵202以及一浮柵(floating gate)204，其中控制柵202與浮柵204之間是由一氧化層206來區(qū)隔。為了方便敘述，本實施例的多層單元200是以一N型場效晶體管來加以實作，因此所述金屬氧化物半導(dǎo)體場效晶體管的一源極區(qū)域208以及一漏極區(qū)域210都是N型區(qū)域，而源極區(qū)域208以及漏極區(qū)域210之間則是一P型基底(P-substrate)212。

此外，為了更清楚描述本發(fā)明的精神所在，本實施例所述的多層單元是以三階快閃記憶單元(TLC,Triple level cell)為例。然而，本發(fā)明并未以此為限，任何多階的快閃記憶單元(MLC,Multi-level cell)均屬于本發(fā)明的范疇所在。

依據(jù)本發(fā)明的所述實施例，控制裝置100包括有一寫入電路104、一判斷電路106、一設(shè)定電路108以及一讀取電路110。寫入電路104是用來分別對閃存102內(nèi)的所述多個多層單元(即T1_1-T1_m,…,Tn_1-Tn_m)中的每一個多層單元儲存一第一位。判斷電路106是用來判斷所述每一個多層單元是否都分別儲存了所述第一位。若判斷電路106判斷出所述每一個多層單元都分別儲存了所述第一位時，寫入電路104分別對所述每一個多層單元儲存一第二位。接著，判斷電路106會再次判斷所述每一個多層單元是否都分別儲存 了所述第二位。若判斷電路106判斷出所述每一個多層單元都分別儲存了所述第二位時，寫入電路104分別對所述每一個多層單元儲存一第三位。設(shè)定電路108是用來設(shè)定至少一個臨界電壓。讀取電路110是用來依據(jù)所述至少一個臨界電壓來讀取閃存102內(nèi)所述多個多層單元所儲存的位數(shù)據(jù)。

進(jìn)一步而言，控制裝置100的操作可以簡化為圖3所示的步驟。圖3所示是依據(jù)本發(fā)明一種將數(shù)據(jù)寫入閃存102的方法300的一實施例流程圖。倘若大體上可達(dá)到相同的結(jié)果，并不需要一定照圖3所示的流程中的步驟順序來進(jìn)行，且圖3所示的步驟不一定要連續(xù)進(jìn)行，也就是說其他步驟也可插入其中。此外，以下針對本實施例技術(shù)特征的描述是假設(shè)閃存102內(nèi)的所述多個多層單元于一開始并沒有儲存任何的數(shù)據(jù)位。因此，本實施例的方法300包括有：

步驟302：開始閃存102的數(shù)據(jù)寫入操作；

步驟304：分別對所述多個多層單元中的每一個多層單元儲存所述第一位；

步驟306：判斷所述每一個多層單元是否都分別儲存了所述第一位，若是，則跳至步驟308，若否，則跳至步驟304；

步驟308：判斷是否還有數(shù)據(jù)要被寫入閃存102，若是，則跳至步驟310，若否，則跳至步驟324；

步驟310：分別對所述多個多層單元中的每一個多層單元儲存所述第二位；

步驟312：判斷所述每一個多層單元是否都分別儲存了所述第二位，若是，則跳至步驟314，若否，則跳至步驟310；

步驟314：判斷是否還有數(shù)據(jù)要被寫入閃存102，若是，則跳至步驟316，若否，則跳至步驟324；

步驟316：分別對所述多個多層單元中的每一個多層單元儲存所述第三位；

步驟318：判斷所述每一個多層單元是否都分別儲存了所述第三位，若是，則跳至步驟320，若否，則跳至步驟316；

步驟320：判斷是否還有數(shù)據(jù)要被寫入閃存102，若是，則跳至步驟322，若否，則跳至步驟324；

步驟322：將數(shù)據(jù)寫入另一個閃存或抹去(erase)閃存102的所述多個多層單元 內(nèi)的電荷以繼續(xù)將數(shù)據(jù)寫入閃存102；

步驟324：結(jié)束閃存102的數(shù)據(jù)寫入操作。

首先，當(dāng)閃存102還沒有被寫入數(shù)據(jù)位之前，閃存102的所述多個多層單元的浮柵并不具有電荷。接著，當(dāng)有數(shù)據(jù)要被寫入閃存102時，寫入電路104就會開始分別對所述多個多層單元中的每一個多層單元儲存一第一位(步驟304)。舉例來說，若閃存102內(nèi)一共有8192顆多層單元，則寫入電路104在步驟304中會依序地對每一顆多層單元寫入一個位的數(shù)據(jù)，一直到數(shù)據(jù)被寫完或每一顆多層單元都儲存了一個位的數(shù)據(jù)為止。進(jìn)一步而言，針對所述每一個多層單元，判斷電路106會先判斷要被寫入所述多層單元的所述第一位的一數(shù)據(jù)極性，若所述數(shù)據(jù)極性為一第一極性，則寫入電路104不對所述多層單元的浮柵注入一第一電荷量。總言之，若所述數(shù)據(jù)極性為一第二極性，則寫入電路104對所述多層單元的所述浮柵注入所述第一電荷量。請注意，在本實施例中，所述第一極性是位1，而所述第二極性是位0，然本發(fā)明并不以此為限。換句話說，所述第一極性是位0以及所述第二極性是位1也是屬于本發(fā)明的范圍所在。

請參考圖4，圖4所示是當(dāng)本發(fā)明閃存102內(nèi)的8192顆多層單元都被寫入一個位的數(shù)據(jù)后的電荷分布的一實施例示意圖，其中曲線402代表一共有4096顆多層單元所儲存的數(shù)據(jù)是位1，以及曲線404代表一共有4096顆多層單元所儲存的數(shù)據(jù)是位0。請注意，圖4所示的電荷分布僅是本發(fā)明的一實施例而已，本發(fā)明也不以此為限。換句話說，在本發(fā)明的其他實施例中，用來儲存位1的多層單元的個數(shù)不一定是相等于用來儲存位0的多層單元的個數(shù)。

此外，在本實施例中，由于當(dāng)所述數(shù)據(jù)極性為位1時，寫入電路104不對所述多層單元的浮柵注入所述第一電荷量，因此被寫入位1的所述多層單元的浮柵所儲存的電荷會比被寫入位0的所述多層單元的浮柵所儲存的電荷來得少。如此一來，在圖4中位1所對應(yīng)的電壓會比位0所對應(yīng)的電壓來得低。因此，當(dāng)讀取電路110要讀取閃存102內(nèi)的一顆多層單元所儲存的一數(shù)據(jù)時，只要將所述顆多層單元的字符線耦接至一臨界電壓Vth1即可，其中臨界電壓Vth1是由設(shè)定電路108所產(chǎn)生。進(jìn)一步而言，當(dāng)臨界電壓Vth1耦接 至所述顆多層單元的柵極時，若所述顆多層單元會輸出一電流信號于對應(yīng)的字符線時，則所述顆多層單元所儲存的數(shù)據(jù)就是位1?？傃灾?，當(dāng)臨界電壓Vth1耦接至所述顆多層單元的柵極時，若所述顆多層單元不會輸出一電流信號于對應(yīng)的字符線時，則所述顆多層單元所儲存的數(shù)據(jù)就是位0。

另一方面，在步驟306中，若判斷電路106判斷出閃存102中還有多層單元沒被寫入了一個位的數(shù)據(jù)，則寫入電路104就會繼續(xù)對所述多層單元寫入一個位的數(shù)據(jù)，一直到數(shù)據(jù)被寫完或每一顆多層單元都儲存了一個位的數(shù)據(jù)為止。若判斷電路106判斷出閃存102內(nèi)的每一顆多層單元都被寫入了一個位的數(shù)據(jù)后，依然還有數(shù)據(jù)要被寫入閃存102(步驟308)，此時寫入電路104就會依序?qū)λ龆鄠€多層單元中的每一個多層單元儲存所述第二位，一直到數(shù)據(jù)寫完或每一顆多層單元都儲存了兩個位的數(shù)據(jù)為止(步驟310)。

在步驟308中，若判斷電路106判斷出已經(jīng)沒數(shù)據(jù)要被寫入閃存102中，則控制裝置100就會結(jié)束閃存102的數(shù)據(jù)寫入操作(步驟324)。

在步驟310中，寫入電路104會對已經(jīng)儲存有一個位數(shù)據(jù)的所述多個多層單元繼續(xù)寫入一第二位，一直到數(shù)據(jù)寫完或每一顆多層單元都儲存了兩個位的數(shù)據(jù)為止。進(jìn)一步而言，針對所述每一個多層單元，判斷電路106會先判斷所述多層單元原本所儲存的所述第一位的所述數(shù)據(jù)極性以及接著要寫入的所述第二位的所述數(shù)據(jù)極性，若所述多層單元的所述第一位的所述數(shù)據(jù)極性為位1以及所述第二位的所述數(shù)據(jù)極性也是位1，則寫入電路104就不對所述多層單元的所述浮柵注入一第二電荷量。若所述多層單元的所述第一位的所述數(shù)據(jù)極性為位1以及所述第二位的所述數(shù)據(jù)極性是位0，則寫入電路104就對所述多層單元的所述浮柵注入所述第二電荷量。若所述多層單元的所述第一位的所述數(shù)據(jù)極性為位0以及所述第二位的所述數(shù)據(jù)極性是位1，則寫入電路104就不對所述多層單元的所述浮柵注入一第三電荷量。若所述多層單元的所述第一位的所述數(shù)據(jù)極性為位0以及所述第二位的所述數(shù)據(jù)極性也是位0，則寫入電路104就對所述多層單元的所述浮柵注入所述第三電荷量，其中所述第二電荷量是不同于所述第三電荷量。在本實施例中，所述第二電荷量是大于所述第三電荷量，如圖5所示。

圖5所示是當(dāng)本發(fā)明閃存102內(nèi)的8192顆多層單元都被寫入兩個位的數(shù)據(jù)后的電荷分布的一實施例示意圖，其中曲線502代表一共有2048顆多層單 元所儲存的數(shù)據(jù)是位11，曲線504代表一共有2048顆多層單元所儲存的數(shù)據(jù)是位01，曲線506代表一共有2048顆多層單元所儲存的數(shù)據(jù)是位00，以及曲線508代表一共有2048顆多層單元所儲存的數(shù)據(jù)是位10。請注意，圖5所示的電荷分布僅是本發(fā)明的一實施例而已，本發(fā)明也不以此為限。換句話說，在本發(fā)明的其他實施例中，用來儲存位11、01、00、10分別的多層單元的個數(shù)不一定是相等的，其分別的個數(shù)也可以是任意分配的。因此，從上述的寫入操作可以得知，對一顆多層單元而言，第一次寫入的所述第一位可以視為所述多層單元所儲存數(shù)據(jù)的最高有效位(MSB)，而第二次寫入的所述第二位可以視為所述多層單元所儲存數(shù)據(jù)的最低有效位(LSB)。

此外，從上述的寫入數(shù)據(jù)的操作可以得知，當(dāng)所述多層單元的所述第一位的所述數(shù)據(jù)極性為位1以及所述第二位的所述數(shù)據(jù)極性也是位1時，寫入電路104就不會對所述多層單元的所述浮柵注入任何電荷量；當(dāng)所述多層單元的所述第一位的所述數(shù)據(jù)極性為位1以及所述第二位的所述數(shù)據(jù)極性是位0，寫入電路104就只會對所述多層單元的所述浮柵注入所述第二電荷量；當(dāng)所述多層單元的所述第一位的所述數(shù)據(jù)極性為位0以及所述第二位的所述數(shù)據(jù)極性是位1，寫入電路104就只會對所述多層單元的所述浮柵注入所述第一電荷量；以及當(dāng)所述多層單元的所述第一位的所述數(shù)據(jù)極性為位0以及所述第二位的所述數(shù)據(jù)極性也是位0，寫入電路104就會對所述多層單元的所述浮柵注入所述第一電荷量與所述第三電荷量。因此，被寫入數(shù)據(jù)為位11、01、00、10分別的所述多層單元的浮柵所儲存的電荷會依序增加，如圖5所示。如此一來，當(dāng)讀取電路110要讀取閃存102內(nèi)的一顆多層單元所儲存的一數(shù)據(jù)時，只要將所述顆多層單元的字符線依序耦接至三個不同的臨界電壓(即臨界電壓Vth1、Vth2、Vth3)就可以區(qū)別出所述顆多層單元所儲存的兩個位的數(shù)據(jù)，其中臨界電壓Vth1、Vth2、Vth3是由設(shè)定電路108所產(chǎn)生。請注意，本發(fā)明并未限定讀取電路110讀取出閃存102內(nèi)的多層單元所分別儲存的兩個位的數(shù)據(jù)的方法。由于此領(lǐng)域具有通常知識者可輕易依據(jù)臨界電壓Vth1、Vth2、Vth3來讀取出一多層單元所儲存的兩個位的數(shù)據(jù)，因此讀取電路110的細(xì)部操作在此不另贅述。

在步驟312中，若判斷電路106判斷出閃存102中還有多層單元沒被寫入了兩個位的數(shù)據(jù)，則寫入電路104就會繼續(xù)對所述多層單元寫入第二個位 的數(shù)據(jù)，一直到數(shù)據(jù)被寫完或每一顆多層單元都儲存了兩個位的數(shù)據(jù)為止。若判斷電路106判斷出閃存102內(nèi)的每一顆多層單元都被寫入了兩個位的數(shù)據(jù)后，依然還有數(shù)據(jù)要被寫入閃存102時(步驟314)，此時寫入電路104就會依序?qū)λ龆鄠€多層單元中的每一個多層單元儲存所述第三位，一直到數(shù)據(jù)寫完或每一顆多層單元都儲存了三個位的數(shù)據(jù)為止(步驟316)。

在步驟314中，若判斷電路106判斷出已經(jīng)沒數(shù)據(jù)要被寫入閃存102中，則控制裝置100就會結(jié)束閃存102的數(shù)據(jù)寫入操作(步驟324)。

在步驟316中，寫入電路104會對已經(jīng)儲存有兩個位數(shù)據(jù)的所述多個多層單元繼續(xù)寫入一第三位，一直到數(shù)據(jù)寫完或每一顆多層單元都儲存了三個位的數(shù)據(jù)為止。進(jìn)一步而言，針對所述每一個多層單元，判斷電路106會先判斷所述多層單元原本所儲存的所述第一、二位的所述數(shù)據(jù)極性以及接著要寫入的所述第三位的所述數(shù)據(jù)極性，若所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位11以及所述第三位的所述數(shù)據(jù)極性也是位1，則寫入電路104就不對所述多層單元的所述浮柵注入一第四電荷量。若所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位11以及所述第三位的所述數(shù)據(jù)極性是位0，則寫入電路104就會對所述多層單元的所述浮柵注入所述第四電荷量。若所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位01以及所述第三位的所述數(shù)據(jù)極性是位1，則寫入電路104就不對所述多層單元的所述浮柵注入一第五電荷量。若所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位01以及所述第三位的所述數(shù)據(jù)極性是位0，則寫入電路104就會對所述多層單元的所述浮柵注入所述第五電荷量。若所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位00以及所述第三位的所述數(shù)據(jù)極性是位1，則寫入電路104就不對所述多層單元的所述浮柵注入一第六電荷量。若所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位00以及所述第三位的所述數(shù)據(jù)極性是位0，則寫入電路104就會對所述多層單元的所述浮柵注入所述第六電荷量。若所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位10以及所述第三位的所述數(shù)據(jù)極性是位1，則寫入電路104就不對所述多層單元的所述浮柵注入一第七電荷量。若所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位10以及所述第三位的所述數(shù)據(jù)極性是位0，則寫入電路104就會對所述多層單元的所述浮柵注入所述第七電荷量，其中所述第四電荷量、所述第五電荷量、所述第六電 荷量與所述第七電荷量互為不同的電荷量。在本實施例中，所述第四電荷量、所述第五電荷量、所述第六電荷量與所述第七電荷量是逐漸遞增，如圖6所示。

圖6所示是當(dāng)本發(fā)明閃存102內(nèi)的8192顆多層單元都被寫入三個位的數(shù)據(jù)后的電荷分布的一實施例示意圖，其中曲線602代表一共有1024顆多層單元所儲存的數(shù)據(jù)是位111，曲線604代表一共有1024顆多層單元所儲存的數(shù)據(jù)是位011，曲線606代表一共有1024顆多層單元所儲存的數(shù)據(jù)是位001，曲線608代表一共有1024顆多層單元所儲存的數(shù)據(jù)是位101，曲線610代表一共有1024顆多層單元所儲存的數(shù)據(jù)是位100，曲線612代表一共有1024顆多層單元所儲存的數(shù)據(jù)是位000，曲線614代表一共有1024顆多層單元所儲存的數(shù)據(jù)是位010，以及曲線616代表一共有1024顆多層單元所儲存的數(shù)據(jù)是位110。請注意，圖6所示的電荷分布僅是本發(fā)明的一實施例而已，本發(fā)明也不以此為限。換句話說，在本發(fā)明的其他實施例中，用來儲存位111、011、001、101、100、000、010、110分別的多層單元的個數(shù)不一定是相等的，其分別的個數(shù)也可以是任意分配的。因此，從上述的寫入操作可以得知，對一顆多層單元而言，第一次寫入的所述第一位可以視為所述多層單元所儲存數(shù)據(jù)的最高有效位(MSB)，第二次寫入的所述第二位可以視為所述多層單元所儲存數(shù)據(jù)的第二有效位，以及第三次寫入的所述第三位可以視為所述多層單元所儲存數(shù)據(jù)的最低有效位(LSB)。

此外，從上述的寫入數(shù)據(jù)的操作可以得知，當(dāng)所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位11以及所述第三位的所述數(shù)據(jù)極性是位1時，寫入電路104就不會對所述多層單元的所述浮柵注入任何電荷量；當(dāng)所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位11以及所述第三位的所述數(shù)據(jù)極性是位0，寫入電路104就只會對所述多層單元的所述浮柵注入所述第四電荷量；當(dāng)所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位01以及所述第三位的所述數(shù)據(jù)極性是位1，寫入電路104就只會對所述多層單元的所述浮柵注入所述第一電荷量；當(dāng)所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位01以及所述第三位的所述數(shù)據(jù)極性是位0，寫入電路104就會對所述多層單元的所述浮柵注入所述第一電荷量與所述第六電荷量；當(dāng)所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位00以及所述第三位的所述數(shù)據(jù)極性是位 1時，寫入電路104就只會對所述多層單元的所述浮柵注入所述第一電荷量和所述第三電荷量；當(dāng)所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位00以及所述第三位的所述數(shù)據(jù)極性是位0時，寫入電路104就只會對所述多層單元的所述浮柵注入所述第一電荷量、所述第三電荷量和所述第七電荷量；當(dāng)所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位10以及所述第三位的所述數(shù)據(jù)極性是位1，寫入電路104就只會對所述多層單元的所述浮柵注入所述第二電荷量；當(dāng)所述多層單元的所述第一、二位的所述數(shù)據(jù)極性為位10以及所述第三位的所述數(shù)據(jù)極性是位0，寫入電路104就只會對所述多層單元的所述浮柵注入所述第二電荷量和所述第五電荷量。因此，被寫入數(shù)據(jù)為位111、011、001、101、100、000、010、110分別的所述多層單元的浮柵所儲存的電荷會依序增加，如圖6所示。如此一來，當(dāng)讀取電路110要讀取閃存102內(nèi)的一顆多層單元所儲存的一數(shù)據(jù)時，只要將所述顆多層單元的字符線依序耦接至六個不同的臨界電壓(即臨界電壓Vth1、Vth2、Vth3、Vth4、Vth5、Vth6)就可以區(qū)別出所述顆多層單元所儲存的三個位的數(shù)據(jù)，其中臨界電壓Vth1、Vth2、Vth3、Vth4、Vth5、Vth6是由設(shè)定電路108所產(chǎn)生。請注意，本發(fā)明并未限定讀取電路110讀取出閃存102內(nèi)的多層單元所分別儲存的三個位的數(shù)據(jù)的方法。由于此領(lǐng)域具有通常知識者可輕易依據(jù)臨界電壓Vth1、Vth2、Vth3、Vth4、Vth5、Vth6來讀取出一多層單元所儲存的三個位的數(shù)據(jù)，因此讀取電路110的細(xì)部操作在此不另贅述。

在步驟318中，若判斷電路106判斷出閃存102中還有多層單元沒被寫入了三個位的數(shù)據(jù)，則寫入電路104就會繼續(xù)對所述多層單元寫入第三個位的數(shù)據(jù)，一直到數(shù)據(jù)被寫完或每一顆多層單元都儲存了三個位的數(shù)據(jù)為止。若判斷電路106判斷出閃存102內(nèi)的每一顆多層單元都被寫入了三個位的數(shù)據(jù)后，依然還有數(shù)據(jù)要被寫入閃存102時(步驟320)，此時寫入電路104就會將數(shù)據(jù)寫入另一個閃存或抹去(erase)閃存102的所述多個多層單元內(nèi)的電荷以繼續(xù)將數(shù)據(jù)寫入閃存102，并重復(fù)上述的步驟302-322。

在步驟320中，若判斷電路106判斷出已經(jīng)沒數(shù)據(jù)要被寫入閃存102中，則控制裝置100就會結(jié)束閃存102的數(shù)據(jù)寫入操作(步驟324)。

從上述方法300的操作步驟可以得知，當(dāng)寫入電路104要將位1寫入一顆多層單元時，寫入電路104就不會將電荷注入所述多層單元的浮柵內(nèi)，而 當(dāng)寫入電路104要將位0寫入所述多層單元時，寫入電路104就會將電荷注入所述多層單元的浮柵內(nèi)，如圖7所示。圖7所示是依據(jù)本發(fā)明將三個位的數(shù)據(jù)寫入閃存102內(nèi)的每一個多層單元的準(zhǔn)則的一實施例示意圖。因此，在第一次寫入所述多層單元時，若所述數(shù)據(jù)的位是1，則不注入電荷，若所述數(shù)據(jù)的位是0，則注入所述第一電荷量。在第二次寫入所述多層單元時，若所述數(shù)據(jù)的位是11或01，則不注入電荷；若所述數(shù)據(jù)的位是10，則注入所述第二電荷量；若所述數(shù)據(jù)的位是00，則注入所述第三電荷量。在第三次寫入所述多層單元時，若所述數(shù)據(jù)的位是111、101、011或001，則不注入電荷；若所述數(shù)據(jù)的位是110，則注入所述第四電荷量；若所述數(shù)據(jù)的位是100，則注入所述第五電荷量；若所述數(shù)據(jù)的位是010，則注入所述第六電荷量；若所述數(shù)據(jù)的位是000，則注入所述第七電荷量。

請注意，雖然上述本實施例是以可儲存三個位的三階快閃記憶單元為例，但是此領(lǐng)域具有通常知識者在閱讀完本實施例的操作特征后應(yīng)可理解本發(fā)明的數(shù)據(jù)寫入方法也適用于任何多階的快閃記憶單元，因此其也屬于本發(fā)明的范疇所在。

依據(jù)本發(fā)明的方法300，控制裝置100可以具有至少兩種不同的數(shù)據(jù)寫入操作。第一，如果有大量的數(shù)據(jù)要被寫入閃存102時，控制裝置100就會將閃存102內(nèi)的每一個多層單元都會先被寫滿一個位的數(shù)據(jù)后，才會開始寫入第二個位的數(shù)據(jù)，當(dāng)閃存102內(nèi)的每一個多層單元都被寫滿兩個位的數(shù)據(jù)后，最后才會開始寫入第三個位的數(shù)據(jù)。當(dāng)閃存102內(nèi)的每一個多層單元都被寫滿三個位的數(shù)據(jù)后，控制裝置100才會將數(shù)據(jù)繼續(xù)存入另一個閃存中。第二，如果每一次都只有少量的數(shù)據(jù)要被寫入閃存102時，例如所述少量的數(shù)據(jù)只會寫入閃存102內(nèi)的每一個多層單元的一或兩個位，此時控制裝置100就可以在每一次新的數(shù)據(jù)要被寫入閃存102之前將對閃存102進(jìn)行抹去的操作，以將前一次寫入所述多層單元的一或兩個位的數(shù)據(jù)抹去。接著，控制裝置100才將新的數(shù)據(jù)要被寫入閃存102。

從上述的兩種不同的數(shù)據(jù)寫入操作可以得知，第一種數(shù)據(jù)寫入操作至少是在閃存102內(nèi)的每一個多層單元都被寫滿三個位的數(shù)據(jù)后，控制裝置100才會對閃存102進(jìn)行抹去的操作。因此，第一種數(shù)據(jù)寫入操作可以大幅減少三位的數(shù)據(jù)(即滿載的數(shù)據(jù))的抹去的次數(shù)，進(jìn)而提高了閃存102的寫入速度和 使用壽命。第二種數(shù)據(jù)寫入操作是在數(shù)據(jù)寫入閃存102內(nèi)的每一個多層單元的一或兩個位后，控制裝置100就會對閃存102進(jìn)行抹去的操作。雖然第二種數(shù)據(jù)寫入操作所造成的數(shù)據(jù)抹去次數(shù)比較多，但是控制裝置100只是對閃存102內(nèi)的一或兩個位的數(shù)據(jù)(即未滿載的數(shù)據(jù))進(jìn)行抹去的操作，而不是對三位的數(shù)據(jù)進(jìn)行抹去的操作。因此，第二種數(shù)據(jù)寫入操作也是可以提高閃存102的使用壽命。

綜上所述，本發(fā)明所公開閃存控制電路的控制方法是先利用一閃存內(nèi)的每一個多層單元的較低位來寫入數(shù)據(jù)，待所述較低位都被寫入數(shù)據(jù)后才將數(shù)據(jù)寫入所述每一個多層單元的較高位。如此一來，本發(fā)明就可以大幅減少所述閃存內(nèi)滿載數(shù)據(jù)被抹去的次數(shù)，并增加所述閃存內(nèi)未滿載數(shù)據(jù)被抹去的次數(shù)，以提高所述閃存的寫入速度和使用壽命。

以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。