Sram電壓輔助的制作方法
【專利摘要】SRAM電壓輔助。本公開提供SRAM陣列，其具有多個(gè)字線和多個(gè)位線，一般稱為SRAM線。陣列具有多個(gè)元，每個(gè)元由字線中的一個(gè)和位線中的一個(gè)之間的交叉點(diǎn)來定義。SRAM陣列進(jìn)一步包括可操作地與元耦連的電壓增強(qiáng)電路，該電壓增強(qiáng)電路配置為提供基于要存取的元的地址的電壓增強(qiáng)量和/或配置為經(jīng)由電容性電荷耦連而在SRAM線上提供該電壓增強(qiáng)。
【專利說明】SRAM電壓輔助
【背景技術(shù)】
[0001]靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)陣列有時(shí)設(shè)計(jì)為包括電壓輔助電路以改進(jìn)性能。具體來講，電壓輔助可改進(jìn)讀出以及寫到SRAM元(CELL)的能力，并可防止所存儲(chǔ)的值在讀和寫操作期間無意中被翻轉(zhuǎn)(flip)。已有的輔助機(jī)制典型地被設(shè)計(jì)用于情況最差的場景，以對范圍廣泛的操作條件和制造變形負(fù)責(zé)。這可導(dǎo)致輔助電路相對大并消耗大量功率。
【專利附圖】

【附圖說明】
[0002]圖1A示意性地示出裝備有本文所描述的電壓增強(qiáng)(boost)機(jī)制的實(shí)施例的示例性SRAM陣列。
[0003]圖1B示意性地示出圖1A的SRAM陣列的SRAM元。
[0004]圖2A示意性地示出用于在SRAM字線上提供所增強(qiáng)的電壓的電壓增強(qiáng)電路的示例。
[0005]圖2B示出在圖2A的電壓增強(qiáng)電路的操作期間出現(xiàn)的示例性波形。
[0006]圖3A示意性地示出用于在SRAM位線上提供所增強(qiáng)的電壓的電壓增強(qiáng)電路的示例。
[0007]圖3B示出在圖3A的電壓增強(qiáng)電路的操作期間出現(xiàn)的示例性波形。
[0008]圖4A和4B示出用于對SRAM線提供可變電平的電壓輔助的示例性電容器陣列。
[0009]圖5示意性地描繪用于基于地址和其他參數(shù)/條件的提供可變電平的電壓增強(qiáng)的機(jī)制。
【具體實(shí)施方式】
[0010]隨著技術(shù)發(fā)展，SRAM設(shè)備已變得較小并且操作電壓已降低，這提供節(jié)能和性能改進(jìn)。然而，隨著參數(shù)減少，在制造公差和操作條件中固有的可變性具有較大潛在性來負(fù)面地影響設(shè)備性能。具體來講，這些改進(jìn)允許采用較低電平的電荷來存儲(chǔ)存儲(chǔ)器狀態(tài)。然而，這可能增加設(shè)備將被噪聲源(例如環(huán)境電磁噪聲、由其他系統(tǒng)部件所輻射的噪聲、電源噪聲等)、被泄漏電流等所不利地影響的可能性。具體設(shè)計(jì)上的挑戰(zhàn)包括確?？煽康刈x出和寫到元以及避免在讀和寫操作期間對存儲(chǔ)器狀態(tài)的無意中損壞的能力。
[0011]可使用電壓輔助以解決這些挑戰(zhàn)并確保面對降低電壓和物理尺寸時(shí)的成功操作。例如，各信號、節(jié)點(diǎn)等可被增強(qiáng)超出由正負(fù)供電(supply)所界定的范圍，該正負(fù)供電否則被用來操作存儲(chǔ)器存儲(chǔ)元。如本文所使用的，術(shù)語“電壓增強(qiáng)”和類似物將用來指代存儲(chǔ)器元的電壓供電范圍之外的任何電壓，并可因此意指例如將信號/節(jié)點(diǎn)增加到正供電之上的電平或負(fù)供電之下的電平。
[0012]一個(gè)在先的輔助方法是連續(xù)地將單個(gè)所增強(qiáng)的電壓電平提供到SRAM陣列的所有字線和位線，例如采用電荷泵或其他輔助供電。在設(shè)計(jì)時(shí)選擇所增強(qiáng)的電壓電平以對元與元之間的性能和行為中的變化負(fù)責(zé)，例如作為在制造期間出現(xiàn)的設(shè)備變化的結(jié)果。電平還必須考慮所有潛在的操作條件和模式。這必然使能量使用增加，并且該輔助在即使不被需要時(shí)也將不時(shí)被應(yīng)用，或者處于超出或不同于特定字線、位線或元所需要的電平。此外，電荷泵和類似物的大小可能相對大(例如由于一個(gè)或多個(gè)大電容器)，其可能負(fù)面地影響設(shè)備的大小、成本、重量等。
[0013]本討論提供用于提供電壓增強(qiáng)的新穎和改進(jìn)的方法。在一個(gè)實(shí)施例中，選擇性地產(chǎn)生電壓增強(qiáng)，并以基于正被存取的特定存儲(chǔ)器元即基于元的地址的電平來動(dòng)態(tài)地應(yīng)用電壓增強(qiáng)。除基于地址的電壓增強(qiáng)以外，還可通過電容性地將電荷耦連到字線和位線上來生成增強(qiáng)，從而消除對于輔助供電的需要以及與其相關(guān)聯(lián)的缺點(diǎn)。
[0014]在討論具體增強(qiáng)機(jī)制之前，將參考圖1A和IB描述增強(qiáng)機(jī)制可能隨其一起使用的示例性SRAM陣列和元。圖1A示意性地描繪可采用本文所描述的增強(qiáng)系統(tǒng)和方法實(shí)現(xiàn)的SRAM陣列100的示例。陣列100包括位線102和字線104，一般稱為SRAM線，用來存取SRAM元106。每個(gè)元106被定義在一個(gè)或多個(gè)位線102與一個(gè)或多個(gè)字線104之間的交叉點(diǎn)處。在典型的配置中，每個(gè)SRAM元106被定義在單個(gè)字線104與位線102對的交叉點(diǎn)處，SRAM元106的每行耦連到公用的字線104并且SRAM元106中的每列耦連到公用的位線102對，但其他配置是可能的。
[0015]為了與存儲(chǔ)器交互，協(xié)作單元(例如CPU、GPU等)提供用于特定SRAM元106的地址108，其由外圍電路110所接收并使用以對所尋址的SRAM元進(jìn)行數(shù)據(jù)112的讀或?qū)?。電?10可包括例如行解碼器114和列解碼器116，其配置為接收地址108并從而發(fā)起存取由地址所標(biāo)識的SRAM元的操作。一旦已選擇所期望的元，則數(shù)據(jù)112或者經(jīng)由感測和接口邏輯118從所尋址的SRAM元被檢索(讀)，或者經(jīng)由邏輯118被提供(寫)到所尋址的SRAM元。將理解的是，出于易于理解的目的而提供圖1A中示出的部件，并且在一些實(shí)現(xiàn)方案中典型的存儲(chǔ)器設(shè)備可包括附加和/或不同部件。
[0016]現(xiàn)在轉(zhuǎn)到圖1B，以晶體管級別示意性地示出圖1A的單個(gè)SRAM元106。具體來講，SRAM元106被示出為6晶體管“6T”元，但本討論的電壓增強(qiáng)適用于其他SRAM配置。例如其可被應(yīng)用到8晶體管“8T”元。SRAM元106包括用于存儲(chǔ)單個(gè)存儲(chǔ)器位的交叉耦連的反相器128對。第一反相器128a包括晶體管130和132 ;第二反相器128b包括晶體管134和136。反相器協(xié)作以對存儲(chǔ)節(jié)點(diǎn)138和140處的互補(bǔ)狀態(tài)加以存儲(chǔ)，每個(gè)反相器128經(jīng)由正反饋強(qiáng)化另一個(gè)的操作。例如，如果SRAM元106正在存儲(chǔ)邏輯1，那么節(jié)點(diǎn)138被保持在邏輯1，而節(jié)點(diǎn)140保持在邏輯O。
[0017]元106的讀可按以下內(nèi)容進(jìn)行。首先，位線102a和102b “預(yù)充電”到正供電電壓148 (例如VDD)。字線104隨后被置位以使能對晶體管142和144的存取，所述晶體管142和144分別將節(jié)點(diǎn)138和140耦連到位線102a和102b。假定節(jié)點(diǎn)140由反相器128b (即經(jīng)由晶體管134的傳導(dǎo))保持在負(fù)供電(邏輯O)并且位線不再被有源地驅(qū)動(dòng)，那么位線102b通過晶體管134和144放電。隨著位線102b放電，在位線102a和102b之間觀測到差分電壓，因?yàn)槲痪€102a可由于位線102a的固有電容而大致維持在供電電壓的附近。該電壓差分是可檢測的，例如經(jīng)由耦連到位線102a和102b對的差分靈敏放大器，并且基于電壓差分提供二進(jìn)制數(shù)字值形式的數(shù)據(jù)112 (例如經(jīng)由感測和接口邏輯116)。
[0018]SRAM元106的寫可按以下內(nèi)容進(jìn)行。首先，位線中的一個(gè)(例如位線102a)經(jīng)由驅(qū)動(dòng)電路(例如經(jīng)由電路110)被驅(qū)動(dòng)到要加以存儲(chǔ)的期望值，并采用互補(bǔ)值驅(qū)動(dòng)位線102b。出于該示例的目的，期望值是邏輯1，與正供電電壓148相對應(yīng)，位線102a因此被驅(qū)動(dòng)到正供電電壓而位線102b被驅(qū)動(dòng)到負(fù)供電電壓150。一旦位線被適當(dāng)?shù)仳?qū)動(dòng)，則字線104被置位以將SRAM元106耦連到位線102。一旦存取晶體管被耦連，則下拉的側(cè)使其反相器功率過載(overpower),從而將期望值寫到SRAM元中。
[0019]從上文中將理解的是，可靠的讀操作可能取決于SRAM元(例如經(jīng)由NMOS晶體管130和/或134)將預(yù)充電的位線中的一個(gè)向負(fù)供電電壓150 (例如接地)進(jìn)行驅(qū)動(dòng)的能力。類似地，將信息可靠地寫到SRAM元的能力可能依賴位線中的一個(gè)(例如經(jīng)由其驅(qū)動(dòng)電路)取決于所要寫的狀態(tài)而通過使PMOS晶體管132和136中的一個(gè)功率過載來將節(jié)點(diǎn)138和140中的一個(gè)拉到負(fù)供電電壓的能力。在典型場景中，定制存取晶體管142和144的大小使其小于NMOS晶體管130和134，以便確保存取晶體管在讀操作期間不使NMOS晶體管功率過載并損壞所存儲(chǔ)的信息。類似地，可定制存取晶體管的大小使其大于PMOS晶體管132和136，以便確保PMOS晶體管以及因此交叉耦連的反相器在寫操作期間能夠功率過載。
[0020]然而，如上文所提及，制作中的和/或操作條件(例如溫度)中的變化可導(dǎo)致個(gè)體晶體管的性能中的明顯變化。因此，可根據(jù)最差情況場景定制SRAM元106的大小，例如通過增加各晶體管的相對定制大小。這類配置可以以大小和/或性能為代價(jià)來提供期望的讀/寫可靠性(例如由于增加的時(shí)間而改變各節(jié)點(diǎn)處的電荷)。
[0021]因此可期望的是在按需基礎(chǔ)上選擇性地對存儲(chǔ)器設(shè)備100的SRAM元106提供電壓輔助，從而潛在地使能較小的元定制大小和/或降低的功耗而不用犧牲讀/寫可靠性。如所示，典型的SRAM元具備5個(gè)“信號”，即兩個(gè)位線信號102、一個(gè)字線信號144、正供電148和負(fù)供電150 (例如接地)。因此，這些信號中的任何一個(gè)或多個(gè)的調(diào)整可有助于性能。
[0022]基于這點(diǎn)，圖2A示意性地示出根據(jù)本公開的實(shí)施例的、用于在一個(gè)或多個(gè)字線202 (例如字線104)上提供所增強(qiáng)的電壓的電壓增強(qiáng)電路200。如上文參考典型的SRAM元106所描述的，將數(shù)據(jù)寫到SRAM元的能力可能依賴使交叉耦連的反相器對的PMOS晶體管(例如晶體管132和136)中的一個(gè)功率過載的能力。過去的方法因此已包括定制存取晶體管(例如存取晶體管142和144)的大小使其大于PMOS晶體管以確保每個(gè)存取晶體管能夠使適當(dāng)?shù)腜MOS晶體管功率過載(即通過傳導(dǎo)較大量的電流)。過去的方法還已包括通過連接到固定的較高電壓的供電來增強(qiáng)字線。
[0023]補(bǔ)充或取代定制大小的方法，所增強(qiáng)的電壓可應(yīng)用到存取晶體管。由NMOS FET晶體管(例如存取晶體管142和144)所傳導(dǎo)的電流隨著柵極端(例如經(jīng)由字線104或202)與源極端(例如經(jīng)由位線102)之間的電壓差分而增加。示出的圖2A的電壓增強(qiáng)電路200配置為將應(yīng)用到字線202的信號的電壓電平增加到正供電電平之上以改進(jìn)正在存取的SRAM元的性能。
[0024]參考圖2A以及圖2B的相關(guān)聯(lián)波形，現(xiàn)在將描述示例性增強(qiáng)操作。當(dāng)特定字線202并未正被存取時(shí)，字線被解置位(例如通過將字線驅(qū)動(dòng)到負(fù)供電電壓)以禁用所耦連的存取晶體管(例如存取晶體管142和144)。如圖2B的252所示，應(yīng)用到晶體管206的有源高信號D(204)被置位，其使能晶體管206并將字線202拉/保持到負(fù)供電203。接下來，如254所示，信號D被解置位以從負(fù)供電斷開字線202。
[0025]在256，有源低信號A’(210)隨后應(yīng)用到晶體管208以使能PMOS晶體管208。如圖2B的258所示，正供電被連接并且字線202上的電壓隨著傳導(dǎo)通過晶體管208的電流對字線202的固有電容進(jìn)行充電而開始上升。在260，有源低信號B’(212)應(yīng)用到晶體管214，在增強(qiáng)節(jié)點(diǎn)219處將字線202耦連到字線增強(qiáng)電容器216的字線端218。當(dāng)電容器216的端218耦連到字線時(shí)，電容器216的字線增強(qiáng)命令端220由信號C保持在負(fù)供電電壓；這將跨電容器216的電荷還原到完全的供電電位。本文一般稱為“增強(qiáng)命令信號”的信號C可被分布，例如在一些實(shí)施例中分布到每個(gè)字線驅(qū)動(dòng)器224，然而在其他實(shí)施例中增強(qiáng)命令信號可被供應(yīng)到字線驅(qū)動(dòng)器224的子集或個(gè)體驅(qū)動(dòng)器。
[0026]在262，有源低信號A’隨后被解置位，從而從正供電和負(fù)供電二者將字線202解耦。字線202的該解耦的或者說“浮動(dòng)”的狀態(tài)允許字線增強(qiáng)到正供電電壓201之上。在264，應(yīng)用到字線增強(qiáng)命令端220的有源高信號C (222)被置位。隨著其發(fā)生，經(jīng)由字線增強(qiáng)電容器216所存儲(chǔ)的電荷與字線202的固有電容共享，從而在266處、實(shí)現(xiàn)增強(qiáng)節(jié)點(diǎn)219上的電壓上升到正供電之上，并因此在268處實(shí)現(xiàn)所耦連的字線202上的上升。換句話說，電壓增強(qiáng)電路200通過將字線增強(qiáng)電容器216耦連到字線202的固有位線電容來進(jìn)行操作以將在字線202處所見的電壓增強(qiáng)到正供電電壓201之上。信號C觸發(fā)增強(qiáng)并可因此被稱為“字線增強(qiáng)命令信號”或更一般地，稱為“增強(qiáng)命令信號”。
[0027]在該點(diǎn)，可通過適當(dāng)?shù)仳?qū)動(dòng)位線，來采用期望的信息對耦連到字線202的一個(gè)或多個(gè)SRAM元進(jìn)行寫，例如如上文參考典型SRAM元106所描述的。字線202上的所增強(qiáng)的電壓可確保所耦連的存取晶體管(例如存取晶體管142和144)能夠提供合適的電流以寫期望的信息。一旦數(shù)據(jù)被寫，則信號C在270處被解置位以將字線放電到正供電電壓。接下來，有源低信號B’被解置位，從而禁用晶體管214并將增強(qiáng)電容器216的字線端218從字線202解耦。最后，信號D在274處被置位，以便激活晶體管206并使字線202降低。
[0028]通過使用每個(gè)字線202的固有電容，所示出的電壓增強(qiáng)電路200可比在現(xiàn)有方法中經(jīng)常用來提供電壓輔助的輔助供電使用更少空間并典型地采用相對大的部件。雖然在一些實(shí)施例中增強(qiáng)電容器216可能是大的，但其輸出增強(qiáng)節(jié)點(diǎn)219可分布到每個(gè)耦連到個(gè)體字線202的多個(gè)字線驅(qū)動(dòng)器224。通過該方式，可跨多個(gè)行使用單個(gè)增強(qiáng)電容器以在獨(dú)立的字線驅(qū)動(dòng)器224上提供選擇性的控制(例如經(jīng)由晶體管214)。與現(xiàn)有的恒定生成方法相t匕，通過選擇性地并且瞬時(shí)地生成所增強(qiáng)的電壓，所描述的電壓增強(qiáng)電路可降低功率損耗(例如由于減少的轉(zhuǎn)換、泄漏和/或分布損耗)、降低物理定制大小和/或可另外提供改進(jìn)的性能。
[0029]電壓增強(qiáng)電路200和/或信號可實(shí)現(xiàn)在特定存儲(chǔ)器設(shè)備的控制邏輯(例如電路110)中或?qū)崿F(xiàn)為特定存儲(chǔ)器設(shè)備的控制邏輯的部分。將理解的是，出于例示目的呈現(xiàn)上文所述信號，并且附加的配置(例如不同的激活電平、邏輯族等)是可能的而不脫離本公開的范圍。例如，雖然圖2B的波形示出為一般在負(fù)供電電平Vss (例如接地)和正供電電平Vdd之間擺動(dòng)，但各配置可包括用于動(dòng)態(tài)地調(diào)整特定信號的擺動(dòng)的機(jī)制。這類機(jī)制例如可以是可取的以確保在電壓增強(qiáng)的瞬時(shí)生成期間電壓增強(qiáng)電路200的適當(dāng)運(yùn)行。
[0030]具體來講，電壓轉(zhuǎn)變/電平移位機(jī)制(例如單端和/或差分共源共柵驅(qū)動(dòng)器)可用來動(dòng)態(tài)地調(diào)整信號以在增強(qiáng)期間維護(hù)正確操作。在“正?！?例如非增強(qiáng))操作期間，信號被正供電電壓和負(fù)供電電壓所界定，但在增強(qiáng)期間，其被電平移位使得其由所增強(qiáng)的電壓和負(fù)供電電壓所界定。該電平移位確保電壓增強(qiáng)電路跨改變的電壓范圍的期望的操作。離開了電平移位，例如如果各自的柵極到源極電壓差分(例如所增強(qiáng)的電壓和正供電電壓之間的電壓差分)超過晶體管208和/或214的閾值電壓，則在所增強(qiáng)的電壓的生成期間可能非故意地使能PMOS晶體管208和/或214。由于這類考慮可以不應(yīng)用到NMOS晶體管，所以被提供到NMOS晶體管的信號(例如在晶體管206處的信號D)可以不被電平移位，但將理解的是，這些場景用于例示的目的被呈現(xiàn)，并且不意圖以任何方式加以限制。
[0031]除了將字線增強(qiáng)到正供電之上之外，還可通過將位線增強(qiáng)到負(fù)供電電壓之下來改進(jìn)性能。在這兩種情況中，在元存取晶體管的終端調(diào)整電壓。存取晶體管(例如存取晶體管142和144)傳導(dǎo)電流的能力隨著增加的柵極到源極的電壓差分而增加；因此，通過增加?xùn)艠O電壓(例如增加字線電壓)和/或降低源極電壓(例如降低位線電壓)，電流傳導(dǎo)的增加是可能的。
[0032]因此，現(xiàn)在轉(zhuǎn)到圖3A和伴隨的圖3B的波形，電壓增強(qiáng)電路300可用來通過將位線電壓降低到負(fù)供電的電平之下的電平來對其進(jìn)行增強(qiáng)。如參考圖1A所討論的，在SRAM元(例如SRAM元106)經(jīng)由一個(gè)或多個(gè)存取晶體管(例如存取晶體管142和144)耦連到位線之前，位線302a和302b預(yù)充電到正供電電壓301。因此，如圖3B的波形中的352所示，應(yīng)用到預(yù)充電PMOS晶體管306a和306b的有源低信號PC’ (304)被置位以使能晶體管并確保位線被保持到正供電電壓。接下來，如354所示，信號PC’解置位以將位線302從正供電斷開。因?yàn)椴捎米志€202，將理解的是每個(gè)位線302具有固有電容，一經(jīng)禁用預(yù)充電晶體管306，則所述固有電容將位線維護(hù)在正供電電壓附近持續(xù)一段時(shí)間。
[0033]一旦位線從正供電解耦，則信號eN (308)和eP (310)中的一個(gè)被置位以分別使能晶體管312或314的二者之一，這取決于是邏輯I還是邏輯O正寫到所尋址的SRAM元。為了易于理解，電壓增強(qiáng)電路的描述將繼續(xù)參考通過在356處將應(yīng)用到晶體管314的有源高信號eP置位來將位線302b向負(fù)供電303進(jìn)行驅(qū)動(dòng)。
[0034]如圖3B在358所示，隨著正在傳導(dǎo)通過晶體管314的電流使位線302b的固有電容放電，位線302b上的電壓開始下降。在360處，應(yīng)用到晶體管316的有源高信號fP (315)被置位，從而使能晶體管316以在增強(qiáng)節(jié)點(diǎn)319處將位線302b耦連到位線增強(qiáng)電容器318的位線端317。電容器318的位線增強(qiáng)命令端320由本文稱為“位線增強(qiáng)命令信號”、或更一般地稱為“增強(qiáng)命令信號”的信號G’(322)保持在正供電電壓。在當(dāng)有源低信號G’保持解置位時(shí)的、電容器318的位線端317經(jīng)由晶體管316和314到負(fù)供電的耦連將跨電容318的電荷還原到完全的供電電位。在362處，有源高信號eP解置位，因此將位線302b和位線端317從負(fù)供電解耦并允許位線302b增強(qiáng)到負(fù)供電電壓303之下。
[0035]在364處，有源低增強(qiáng)命令信號G’置位，從而在增強(qiáng)節(jié)點(diǎn)319處將來自位線增強(qiáng)電容器318的電荷電容性地耦連到位線302b的固有位線電容，以使得在366處將位線302b增強(qiáng)到負(fù)供電電壓之下。位線302b上的該所增強(qiáng)的電壓提供電壓輔助，可能需要所述電壓輔助以確保存取晶體管提供充足的電流以按期望進(jìn)行操作。
[0036]一旦已實(shí)施元存取操作，有源低增強(qiáng)命令信號G’在368處解置位，其使位線返回到增強(qiáng)前的負(fù)供電電壓。接下來，信號fP在370處解置位以禁用晶體管316并斷開增強(qiáng)電容器。最后，預(yù)充電信號PC’在372處置位以使位線返回到正供電電平。
[0037]當(dāng)寫相反的狀態(tài)時(shí)電壓增強(qiáng)電路300的操作將如上文所述而采用以下不同之處來進(jìn)行:(i)信號fP的所描述的行為替代地由應(yīng)用到晶體管326的信號fN來實(shí)行，以及
(ii)信號eP的行為替代地由應(yīng)用到晶體管312的信號eN來實(shí)行。這類操作將因此將位線302a上的電壓增強(qiáng)到負(fù)供電電壓之下。例如可經(jīng)由列解碼邏輯(例如經(jīng)由列解碼器116)提供信號eN、eP、fN和fP，然而在一些實(shí)施例中信號PC’和G’可跨所有列被共用。將理解的是，如采用圖2A的電壓增強(qiáng)電路200那樣，應(yīng)用到電壓增強(qiáng)電路300的信號中的至少一些可動(dòng)態(tài)地電平移位/轉(zhuǎn)變以確保在“正常”和“增強(qiáng)”條件者二者期間的正確操作。
[0038]如上文所提及，典型的SRAM元具備5個(gè)“信號”，其中的每個(gè)可被調(diào)整以改進(jìn)SRAM元的性能。除了將字線增強(qiáng)到正供電電壓之上以及將位線增強(qiáng)到負(fù)供電電壓之下之外，增強(qiáng)被提供到SRAM元的正供電電壓(例如供電電壓148)和/或負(fù)供電電壓(例如供電電壓150)也是可取的。例如，正供電電壓可增加以改進(jìn)讀裕量，或可降低以改進(jìn)寫裕量。類似地，負(fù)供電電壓可增加以改進(jìn)寫裕量，或可降低以改進(jìn)讀裕量。圖2A和3A的電路還可用來增加和降低供電電壓。
[0039]除了一般地提供電壓增強(qiáng)之外，呈現(xiàn)的描述還包括通過控制在上文描述的電容性耦連中所采用的電容的大小來提供電壓增強(qiáng)的具體量。具體來講，所引起的電壓增強(qiáng)量取決于增強(qiáng)電容器(例如增強(qiáng)電容器216和318)對一個(gè)或多個(gè)所耦連的SRAM線的固有電容的相對大小。隨著增強(qiáng)電容相對于所耦連的SRAM線的電容的增加，可提供的電壓增強(qiáng)量也會(huì)如此。增加增強(qiáng)電容器的大小使得其能夠存儲(chǔ)較多電荷，并因此當(dāng)增強(qiáng)命令信號被置位以致使電容性電荷耦連/共享時(shí)在所耦連的SRAM線上產(chǎn)生電壓的較大改變。
[0040]數(shù)量上，供電之上或是之下的電壓增強(qiáng)量Vb取決于增強(qiáng)電容器(Cb)的電容、一個(gè)或多個(gè)所耦連的SRAM線的固有電容(C1)以及正供電電壓和負(fù)供電電壓之間的電壓范
圍(ν_Ε)，如下
【權(quán)利要求】
1.一種SRAM陣列，包括: 多個(gè)字線和多個(gè)位線，一般稱為SRAM線； 多個(gè)元，每個(gè)元由所述字線中的一個(gè)和所述位線中的一個(gè)之間的交叉點(diǎn)來定義；以及 電壓增強(qiáng)電路，其可操作地與所述元耦連，所述電壓增強(qiáng)電路配置為提供基于要存取的元的地址的電壓增強(qiáng)量。
2.根據(jù)權(quán)利要求1所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為，針對要存取的元，提供基于定義所述元的所述字線的電壓增強(qiáng)量。
3.根據(jù)權(quán)利要求1所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為，針對要存取的元，提供基于定義所述元的所述位線的電壓增強(qiáng)量。
4.根據(jù)權(quán)利要求1所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為經(jīng)由電容性電荷耦連而在所述SRAM線中的一個(gè)或多個(gè)上增強(qiáng)電壓。
5.根據(jù)權(quán)利要求4所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為通過控制在所述電容性電荷耦連中所使用的增強(qiáng)電容的量來提供對所增強(qiáng)的電壓的電平的可控變形。
6.根據(jù)權(quán)利要求4所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為通過以下各項(xiàng)來提供電壓增強(qiáng):(i)將增強(qiáng)電容的SRAM線端充電到增強(qiáng)前的電壓；以及(ii)當(dāng)所述SRAM線中的一個(gè)或多個(gè)連接到所述SRAM線端時(shí)并且在所述充電到所述增強(qiáng)前的電壓以后，將增強(qiáng)命令信號應(yīng)用到所述增強(qiáng)電容的增強(qiáng)命令端。
7.根據(jù)權(quán)利要求1所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為，響應(yīng)于指示所述SRAM陣列的第一部分與所述SRAM陣列的第二部分行為不同的測試，對所述SRAM陣列的所述第一和第二部分提供不同的電壓增強(qiáng)量。
8.根據(jù)權(quán)利要求1所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為提供基于所述SRAM陣列和使用所述SRAM陣列的電路中的一個(gè)或多個(gè)的功率狀態(tài)的電壓增強(qiáng)量。
9.根據(jù)權(quán)利要求1所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為提供基于所測量的溫度的電壓增強(qiáng)量。
10.根據(jù)權(quán)利要求1所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為提供基于所測量的供電電壓的電壓增強(qiáng)量。
11.一種SRAM陣列，包括: 多個(gè)字線和多個(gè)位線，一般稱為SRAM線； 多個(gè)元，每個(gè)元由所述字線中的一個(gè)和所述位線中的一個(gè)之間的交叉點(diǎn)來定義；以及 電壓增強(qiáng)電路，其與所述元耦連，所述電壓增強(qiáng)電路配置為經(jīng)由電容性電荷耦連而在所述SRAM線中的一個(gè)或多個(gè)上生成所增強(qiáng)的電壓。
12.根據(jù)權(quán)利要求11所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為在SRAM線之間提供對所增強(qiáng)的電壓的電平的可控變形。
13.根據(jù)權(quán)利要求11所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為通過控制在所述電容性電荷耦連中所使用的增強(qiáng)電容的量來提供對所增強(qiáng)的電壓的電平的可控變形。
14.根據(jù)權(quán)利要求11所述的SRAM陣列，其中所述電壓增強(qiáng)電路包括具有增強(qiáng)命令端和SRAM線端的增強(qiáng)電容器，所述電壓增強(qiáng)電路配置為通過以下各項(xiàng)來生成所增強(qiáng)的電壓:(i )在所述SRAM線端將所述增強(qiáng)電容器充電到增強(qiáng)前的電壓，以及(ii )當(dāng)所述SRAM線中的一個(gè)或多個(gè)連接到所述SRAM線端時(shí)并且在所述增強(qiáng)電容器的所述充電以后，將增強(qiáng)命令信號應(yīng)用到所述增強(qiáng)命令端。
15.根據(jù)權(quán)利要求14所述的SRAM陣列，其中耦連到正被增強(qiáng)的所述SRAM線的所述增強(qiáng)電容器被分段以使能對電容的量的可控變形、。
16.根據(jù)權(quán)利要求11所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為，響應(yīng)于指示所述SRAM陣列的第一部分與所述SRAM陣列的第二部分行為不同的測試，對所述SRAM陣列的所述第一和第二部分提供不同的電壓增強(qiáng)量。
17.根據(jù)權(quán)利要求11所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為提供基于所述SRAM陣列和使用所述SRAM陣列的電路中的一個(gè)或多個(gè)的功率狀態(tài)的電壓增強(qiáng)量。
18.根據(jù)權(quán)利要求11所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為提供基于所測量的溫度的電壓增強(qiáng)量。
19.根據(jù)權(quán)利要求11所述的SRAM陣列，其中所述電壓增強(qiáng)電路配置為提供基于所測量的供電電壓的電壓增強(qiáng)量。
20.一種SRAM陣列，包括: 多個(gè)字線和多個(gè)位線，一般稱為SRAM線； 多個(gè)元，每個(gè)元由所述字線中的一個(gè)和所述位線中的一個(gè)之間的交叉點(diǎn)來定義；以及 字線增強(qiáng)電容器，其具有字線增強(qiáng)命令端和字線端，電壓增強(qiáng)電路配置為通過以下各項(xiàng)來在所述字線中的一個(gè)或多個(gè)上生成所增強(qiáng)的電壓:(i )在所述字線端將所述字線增強(qiáng)電容器充電到增強(qiáng)前的電壓，以及(ii)當(dāng)所述字線中的一個(gè)或多個(gè)連接到所述字線端時(shí)并且在所述字線增強(qiáng)電容器的所述充電以后，將字線增強(qiáng)命令信號應(yīng)用到所述字線增強(qiáng)命令端；以及 位線增強(qiáng)電容器，其具有位線增強(qiáng)命令端和位線端，所述電壓增強(qiáng)電路配置為通過以下各項(xiàng)來在所述位線中的一個(gè)或多個(gè)上生成所增強(qiáng)的電壓:(i)在所述位線端將所述位線增強(qiáng)電容器充電到增強(qiáng)前的電壓，以及(ii )當(dāng)所述位線中的一個(gè)或多個(gè)連接到所述位線端時(shí)并且在所述位線增強(qiáng)電容器的所述充電以后，將位線增強(qiáng)命令信號應(yīng)用到所述位線增強(qiáng)命令夂而， 其中所述字線增強(qiáng)電容器、位線增強(qiáng)電容器、字線增強(qiáng)命令信號和位線增強(qiáng)命令信號被分段以使能對字線和位線電壓增強(qiáng)的電平的可控變形。
【文檔編號】G11C11/419GK103943143SQ201310753289
【公開日】2014年7月23日 申請日期:2013年12月31日 優(yōu)先權(quán)日:2013年1月23日
【發(fā)明者】威廉·詹姆斯·達(dá)利 申請人:輝達(dá)公司