電阻性存儲(chǔ)元件的雙回路檢測(cè)方案本申請(qǐng)是中國(guó)專利200910208891.9的分案申請(qǐng)，審查員在其第一次審查意見(jiàn)通知書中曾指出單一性缺陷。中國(guó)專利200910208891.9的母案是2005年4月15日進(jìn)入中國(guó)國(guó)家階段的PCT申請(qǐng)，該P(yáng)CT申請(qǐng)的申請(qǐng)日為2003年7月30日，申請(qǐng)?zhí)枮镻CT/US2003/023794。進(jìn)入中國(guó)國(guó)家階段后的國(guó)家申請(qǐng)?zhí)枮?3824324.5，發(fā)明名稱為“電阻性存儲(chǔ)元件的雙回路檢測(cè)方案”。技術(shù)領(lǐng)域本發(fā)明涉及讀取基于電阻的存儲(chǔ)器件，比如以電阻狀態(tài)的形式把邏輯值存儲(chǔ)在存儲(chǔ)單元中的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)器件。

背景技術(shù)：
圖1示出被稱為交叉點(diǎn)陣列的基于電阻的存儲(chǔ)器陣列結(jié)構(gòu)的實(shí)例。存儲(chǔ)器陣列8包括排列成與多條列線12正交的多條行線6。每條行線通過(guò)相應(yīng)的電阻性存儲(chǔ)單元14連接到每條列線。每個(gè)存儲(chǔ)單元的電阻值存儲(chǔ)兩個(gè)或多個(gè)邏輯值中的一個(gè)，這取決于多個(gè)電阻值中的哪個(gè)電阻值被程序控制而顯現(xiàn)。具有連接到行與列線的電阻性單元14的交叉點(diǎn)陣列的特征在于在陣列中沒(méi)有存儲(chǔ)單元存取三極管。MRAM器件是實(shí)現(xiàn)基于電阻的存儲(chǔ)器的一種途徑。在MRAM中，每個(gè)電阻性存儲(chǔ)單元通常包括固定磁層、讀出磁層以及在固定磁層與讀出磁層之間的隧道勢(shì)壘層。固定磁層有固定的磁排列，而讀出磁層的磁排列可被程序控制為不同的取向。單元的電阻根據(jù)不同的讀出磁層的排列而變化。一個(gè)電阻值(例如較高的電阻值)被用來(lái)表示邏輯”1”，而另一個(gè)電阻值(例如較低的電阻值)被用來(lái)表示邏輯”0”。通過(guò)檢測(cè)存儲(chǔ)單元的相應(yīng)的電阻值并認(rèn)為檢測(cè)出的電阻值是存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)的表示來(lái)讀出存儲(chǔ)的數(shù)據(jù)。對(duì)于二進(jìn)制邏輯檢測(cè)，不需知道存儲(chǔ)單元電阻的絕對(duì)值；只需知道所述電阻是高于還是低于介于邏輯1與邏輯0電阻值之間的閾值。雖然如此，檢測(cè)MRAM單元邏輯狀態(tài)是困難的，因?yàn)镸RAM器件技術(shù)具有多重約束。在被尋址的單元的列線上檢測(cè)MRAM單元的電阻。為了檢測(cè)所述單元，連接到所述單元的行線通常被接地而剩下的行線及列線被維持在某個(gè)特定電壓。從存儲(chǔ)器單元減少或去除三極管往往減小單元的尺寸需求，增加存儲(chǔ)密度并降低成本。交叉點(diǎn)陣列的單元，如上所述，不包括三極管。這通過(guò)允許每個(gè)電阻性單元與相應(yīng)的行及列線一直保持電氣連接而實(shí)現(xiàn)。結(jié)果，當(dāng)存儲(chǔ)器單元被檢測(cè)時(shí)，它也通過(guò)經(jīng)由被尋址行線上的其它存儲(chǔ)器單元的有效的寄生電流路徑而被分流。在傳統(tǒng)的MRAM器件中，邏輯1與邏輯0之間的電阻差別通常為大約50千歐姆，或總電阻的5%。因此，被檢測(cè)的MRAM器件兩端的讀出電壓按照邏輯1與邏輯0狀態(tài)之間刻度的大約5%變化。檢測(cè)MRAM電阻的一種方法是對(duì)對(duì)應(yīng)于讀出電壓的電流在時(shí)間上進(jìn)行積分，并在給定的時(shí)段之后對(duì)結(jié)果積分電壓進(jìn)行采樣。這可以通過(guò)把電壓加到跨導(dǎo)放大器的輸入端并由所述放大器利用電容器積累輸出電流來(lái)實(shí)現(xiàn)。圖2示出在這樣的電容器上電壓隨時(shí)間的理論變化。電容器電壓從初始電壓Vinit爬升到參考電壓Vref所需的時(shí)間間隔tm與施加在跨導(dǎo)放大器輸入端的電壓有關(guān)。然而，如圖3所示，這種檢測(cè)方案易受隨機(jī)噪聲的影響。在積分電壓上的噪聲分量能夠輕易地壓倒所測(cè)量的信號(hào)。當(dāng)在時(shí)刻terr的噪聲信號(hào)超過(guò)參考電壓(Vref)閾值時(shí)得到的測(cè)量產(chǎn)生錯(cuò)誤的結(jié)果。因此，需要用于檢測(cè)電阻性存儲(chǔ)單元狀態(tài)的魯棒并可靠的檢測(cè)方法。

技術(shù)實(shí)現(xiàn)要素：
根據(jù)本發(fā)明的一個(gè)方面，通過(guò)這樣配置存儲(chǔ)單元以便在單元兩端形成與所述單元電阻相關(guān)的讀出電壓來(lái)檢測(cè)MRAM單元的邏輯狀態(tài)。把所述讀出電壓加到跨導(dǎo)放大器的輸入端，而所述放大器輸出與讀出電壓相關(guān)的讀出電流。對(duì)所述讀出電流以及附加電流在時(shí)間上進(jìn)行積分，并通過(guò)數(shù)字計(jì)數(shù)器對(duì)讀出電流進(jìn)行濾波以提高讀出電路的靈敏度。在檢測(cè)過(guò)程中，讀出電路通過(guò)幾個(gè)狀態(tài)進(jìn)行檢測(cè)。在第一狀態(tài)，把讀出電流與第一正電流相加以便形成對(duì)電容充電的第一和電流。在第二狀態(tài)，把讀出電流與第二負(fù)電流相加以便形成將電容放電的第二和電流。在電容上形成的電壓信號(hào)被用來(lái)與參考電壓相比較。比較的結(jié)果被用來(lái)控制時(shí)鐘控制的數(shù)字計(jì)數(shù)器。數(shù)字計(jì)數(shù)器的輸出計(jì)數(shù)值，在時(shí)間平均的基礎(chǔ)上，取決于讀出電壓。在將所述計(jì)數(shù)器預(yù)置為某個(gè)預(yù)定值后，經(jīng)過(guò)已知的時(shí)間間隔，通過(guò)將所述數(shù)字計(jì)數(shù)器的計(jì)數(shù)值與某個(gè)數(shù)字閾值相比較，就能夠確定被檢測(cè)的MRAM單元的邏輯狀態(tài)。本發(fā)明的這些及其它特征和優(yōu)越性將會(huì)通過(guò)以下連同附圖的詳細(xì)說(shuō)明而得到更清晰的理解。附圖說(shuō)明圖1示出利用交叉點(diǎn)結(jié)構(gòu)的傳統(tǒng)MRAM器件的一部分。圖2示出依據(jù)檢測(cè)MRAM單元電阻的一種方法的積分電壓的理想化的時(shí)間與電壓的關(guān)系曲線。圖3示出具有附加電壓噪聲分量的如圖2的時(shí)間與電壓的關(guān)系曲線。圖4示出依據(jù)本發(fā)明的磁隨機(jī)存取存儲(chǔ)器器件的一部分。圖5示出單元檢測(cè)期間的圖4器件的一部分。圖6示出本發(fā)明的框圖形式的讀出電路。圖7A–7D示出圖6電路在零輸入時(shí)的電壓信號(hào)及相關(guān)信號(hào)的時(shí)序圖。圖8A–8C示出圖6電路在第一非零輸入時(shí)的理想化的電壓信號(hào)及相關(guān)信號(hào)的時(shí)序圖。圖9A–9B示出圖6電路在第二不同的非零輸入時(shí)的理想化的電壓信號(hào)及相關(guān)信號(hào)的時(shí)序圖。圖10A–10D示出具有附加噪聲分量的如圖8A–8B的電壓信號(hào)的時(shí)序圖。圖11示出本發(fā)明的讀出電路的另一個(gè)實(shí)施例。圖12A–12B示出圖11中的電路的與圖9A–9B中的一樣的時(shí)序圖。圖13示出包括具有根據(jù)本發(fā)明的一個(gè)方面的讀出電路的存儲(chǔ)器件的典型數(shù)字系統(tǒng)。具體實(shí)施方式本發(fā)明通過(guò)在數(shù)字計(jì)數(shù)器處接收表示電阻性存儲(chǔ)單元的程序控制的電阻狀態(tài)的信號(hào)而工作。在感測(cè)時(shí)間間隔之后讀取的結(jié)果數(shù)字計(jì)數(shù)器值表示所述存儲(chǔ)單元的電阻狀態(tài)。因?yàn)樗鲇?jì)數(shù)值被數(shù)字化并且在一段延續(xù)的時(shí)間上獲得，所以系統(tǒng)中的高頻隨機(jī)噪聲便濾除。圖4示出依據(jù)本發(fā)明的一個(gè)方面的存儲(chǔ)器件一部分的示意圖。這樣配置電阻性存儲(chǔ)單元的交叉點(diǎn)陣列，使得某個(gè)特定的存儲(chǔ)單元的電阻可由讀出電壓表示。器件5包括MRAM單元14的陣列8、多條間隔開(kāi)的導(dǎo)電行線6和多條間隔開(kāi)的導(dǎo)電列線12。多條行線6被布置成基本上與多條列線12正交，在相應(yīng)的交叉點(diǎn)形成多個(gè)重疊區(qū)域。在其它一些實(shí)施例中，可以以彼此傾斜隔開(kāi)的關(guān)系來(lái)布置行與列線。每條行線通過(guò)各自的多個(gè)MRAM電阻性單元14連接到多條列線中的每一條。多個(gè)開(kāi)關(guān)器件51(通常由三極管實(shí)現(xiàn))各自連接到行線6中相應(yīng)的一條，連接到第一恒定電壓源(地)20并且連接到第二恒定電壓源(陣列電壓Va)24。控制電路61包括行解碼器并如62所展示的，連接到多個(gè)開(kāi)關(guān)器件51中的每一個(gè)。開(kāi)關(guān)器件51適合于在控制電路61的控制下交替地將行線6連接到地20和電壓源Va24。控制電路61使缺省行線中多個(gè)開(kāi)關(guān)器件51中的每一個(gè)保持在接地狀態(tài)。開(kāi)關(guān)器件52示出當(dāng)行54在讀周期被選中時(shí)開(kāi)關(guān)器件51的狀態(tài)。多個(gè)讀出電路50被分別連接到多條列線12。電源提供維持電路工作所需的各種不同電位的電壓源。所述電源形成三個(gè)電位，包括地電位20、電路元件的工作電壓Vcc和按照上面表示的連接的電壓Va24。在本發(fā)明的一個(gè)方面，所述電壓Va24大約為5伏。圖5中示出通過(guò)選中的開(kāi)關(guān)器件52連接到Va24的選中的行線54。還示出多條列線12中特定的被尋址的列線30。還示出連接選中的行線54和特定的列線30的特定的存儲(chǔ)單元38。相應(yīng)的讀出電路130以工作方式連接到列線30以便檢測(cè)列線30相對(duì)于地20的電壓。如圖所示，形成多個(gè)存儲(chǔ)單元14的子集(subset)的潛通路存儲(chǔ)單元(如34、40、42、44、46)連接到列線30和相應(yīng)的多條行線6。每條行線6(除了連接到被檢測(cè)單元38的行線)被相應(yīng)的開(kāi)關(guān)器件51接地。因此，由串聯(lián)連接的潛通路單元如34、40、42、44、46與特定的被檢測(cè)電阻性單元38的并聯(lián)組合形成了分壓器。列線30確定了各潛通路單元與被檢測(cè)單元38之間的讀出節(jié)點(diǎn)。列線30上的讀出電壓連接到讀出電路130。在一個(gè)實(shí)施例中，被選中的電阻性存儲(chǔ)單元38的電阻處在從大約900千歐到大約1.1兆歐的范圍內(nèi)。在準(zhǔn)備好的使用當(dāng)前技術(shù)的各種各樣的實(shí)施例中，可以發(fā)現(xiàn)存儲(chǔ)單元的電阻在低阻狀態(tài)下處在大約900千歐到大約1兆歐的范圍內(nèi)，而在高阻狀態(tài)下處于大約950千歐到大約1.1兆歐的范圍內(nèi)。在特定的器件內(nèi)，低阻范圍與高阻范圍相互不重疊。當(dāng)然，電阻性單元技術(shù)的進(jìn)步可以產(chǎn)生不同的電阻值，然而本發(fā)明也可有效地應(yīng)用于那些電阻值的情形。圖6示出本發(fā)明的某個(gè)實(shí)施例，其中讀出電路200的輸入節(jié)點(diǎn)210連接到電阻性存儲(chǔ)器件的列線30。所述讀出電路包括跨導(dǎo)放大器212。所述跨導(dǎo)放大器具有這樣的傳遞函數(shù)，使得在放大器輸出節(jié)點(diǎn)216輸出的電流214與施加在放大器輸入節(jié)點(diǎn)218的電壓相關(guān)。所述放大器的輸出節(jié)點(diǎn)216連接到電容器222的第一極板220、連接到時(shí)鐘控制的比較器226的第一輸入端224、連接到電流源電路230的輸入端228、并且(任選地)連接到模擬預(yù)置電路234的輸出端232。應(yīng)當(dāng)指出，模擬預(yù)置電路的功能可以由適當(dāng)配置的跨導(dǎo)放大器212來(lái)實(shí)現(xiàn)，從而使得單獨(dú)的模擬預(yù)置電路無(wú)存在的必要。電流源電路230適合于根據(jù)施加在電流源230的控制端236的控制信號(hào)的狀態(tài)而交替地向第一電容極板220提供或從所述極板吸取電流。時(shí)鐘控制的比較器226包括適合于被參考電壓源240保持在參考電壓Vref312(圖7A)的第二輸入端238、適合于接收時(shí)鐘信號(hào)的時(shí)鐘輸入端242、以及輸出端244。比較器226的輸出端244連接到時(shí)鐘控制的計(jì)數(shù)器248的增/減(up/down)輸入端以及電流源電路230的控制輸入端236。時(shí)鐘控制的計(jì)數(shù)器248包括時(shí)鐘輸入端250、預(yù)置輸入端252和包括多條數(shù)字輸出線256的數(shù)字計(jì)數(shù)輸出端254。在操作過(guò)程中，模擬預(yù)置電路234在電容222兩端建立預(yù)置電壓311(圖7A)。由施加在數(shù)字預(yù)置輸入端252的信號(hào)躍變?cè)谟?jì)數(shù)器248的輸出端254建立數(shù)字預(yù)置值。假定在電容222上的預(yù)置電壓311小于施加在比較器226的第二輸入端238的參考電壓Vref312，比較器226的輸出端244將在比較器226的時(shí)鐘輸入端242一旦接收到時(shí)鐘信號(hào)的躍變時(shí)就施加對(duì)應(yīng)于”增”輸入的第一值給數(shù)字計(jì)數(shù)器248的輸入端246。由比較器輸出的所述第一值也加到電流源電路230的控制輸入端236。因此，電流262從電流源電路230的輸入端228流出，以便將電容222的電壓提升到高過(guò)其預(yù)置電壓311。圖7A示出當(dāng)沒(méi)有電壓加到放大器212的輸入端218時(shí)在電容222上的結(jié)果電壓信號(hào)302。電容222上的電壓302升高超過(guò)由施加在比較器226輸入端238的參考電壓312所確定的電壓閾值。然后，電容222的電壓繼續(xù)升高直到在比較器226的時(shí)鐘輸入端242檢測(cè)到時(shí)鐘信號(hào)306(圖7C)的時(shí)鐘躍變。一旦檢測(cè)到時(shí)鐘躍變，比較器226的輸出端244的邏輯狀態(tài)翻轉(zhuǎn)(例如，從”增”變?yōu)椤睖p”)。響應(yīng)這種變化，電流源電路230轉(zhuǎn)換狀態(tài)而開(kāi)始從電容222吸取電流260。當(dāng)電流260流出所述電容，電容的電壓降低到參考電壓Vref的電平，然后降低到低于參考電壓Vref的電平。然后當(dāng)比較器226的輸入端242的時(shí)鐘信號(hào)306躍變時(shí)，比較器的輸出再次翻轉(zhuǎn)。在電容222上的結(jié)果電壓302以對(duì)稱三角波形的形式振蕩。圖7B示出施加在計(jì)數(shù)器248的時(shí)鐘輸入端250的計(jì)數(shù)器時(shí)鐘信號(hào)304。圖7C示出施加在時(shí)鐘比較器226的時(shí)鐘輸入端242的比較器時(shí)鐘信號(hào)306。圖7D示出呈現(xiàn)在計(jì)數(shù)器248的輸出端254的輸出計(jì)數(shù)值308。應(yīng)當(dāng)指出，輸出計(jì)數(shù)308從數(shù)字預(yù)置值310開(kāi)始。計(jì)數(shù)器從預(yù)置值開(kāi)始循環(huán)計(jì)數(shù)并回到所述預(yù)置值。因此，計(jì)數(shù)器交替地遞增計(jì)數(shù)和遞減計(jì)數(shù)，而數(shù)字計(jì)數(shù)器計(jì)數(shù)值的時(shí)間平均值則大體上保持為常數(shù)(接近數(shù)字預(yù)置值)。在比較器輸入端的隨機(jī)噪聲可能使計(jì)數(shù)器在不應(yīng)遞增時(shí)增加計(jì)數(shù)值。然而，經(jīng)過(guò)一段時(shí)間，隨機(jī)噪聲往往會(huì)使計(jì)數(shù)器執(zhí)行與錯(cuò)誤的遞增同樣多的錯(cuò)誤的遞減。噪聲便會(huì)自我抵消。于是計(jì)數(shù)器起濾除系統(tǒng)中的高頻噪聲的作用。當(dāng)施加在放大器212的輸入端218的輸入電壓信號(hào)為非零時(shí)，相應(yīng)的非零電流214加到電容222的第一極板220上。圖8A示出當(dāng)?shù)谝浑妷杭拥椒糯笃?12的輸入端218時(shí)在電容222的第一極板220上形成的電壓。來(lái)自放大器212的電流214與來(lái)自電流源電路的電流260、262相加。當(dāng)例如放大器212輸出的電流214的意義是趨向于對(duì)電容222充電時(shí)，與圖7A的信號(hào)302的情況相比較，電容222略微快地充電并且略微慢地放電。從而，在比較器時(shí)鐘信號(hào)306躍變的時(shí)間間隔中，與緊接著的躍變間時(shí)間內(nèi)的降落相比較，電容222上的電壓往往升高略多一些。因此，電容上的平均電壓傾向于隨時(shí)間升高，直到電容積累了過(guò)量的電荷而到達(dá)這樣的時(shí)刻，此時(shí)，一個(gè)時(shí)鐘間隔內(nèi)電容的放電已不足夠?qū)㈦娙莸碾妷航档絽⒖茧妷篤ref312以下。結(jié)果，在施加在時(shí)鐘控制的比較器226的時(shí)鐘輸入端242上的時(shí)鐘信號(hào)306的兩個(gè)連續(xù)的躍變時(shí)刻t9、t10，電容222上的電壓320高于參考電壓312(如圖8C所示)。這被反映在施加在計(jì)數(shù)器248的輸入端250上的下一個(gè)時(shí)鐘信號(hào)躍變時(shí)的數(shù)字計(jì)數(shù)值上。如圖所示，計(jì)數(shù)器輸出的時(shí)間平均值從第一值324變到第二值326。因?yàn)閬?lái)自放大器212的電流214流入電容222，這種情況會(huì)周期性地重復(fù)，而數(shù)字計(jì)數(shù)器的時(shí)間平均計(jì)數(shù)值將會(huì)以對(duì)應(yīng)于施加在放大器212的輸入端218的電壓幅度的速率減小。圖8B圖示了對(duì)應(yīng)于圖8A中電壓信號(hào)的數(shù)字計(jì)數(shù)器248的輸出值。縱軸表示時(shí)鐘控制的計(jì)數(shù)器248的輸出端254所呈現(xiàn)的數(shù)字值。橫軸表示時(shí)間。因此，圖8B的曲線表示，在時(shí)間t0，計(jì)數(shù)值310等于”數(shù)字預(yù)置值”。此后，計(jì)數(shù)值遞增計(jì)數(shù)一個(gè)單位(“數(shù)字計(jì)數(shù)值”+1)至325并回到數(shù)字預(yù)置值310。這種情況重復(fù)發(fā)生，直到時(shí)間t10，計(jì)數(shù)值329降到比數(shù)字預(yù)置值310還低一個(gè)單位的(“數(shù)字預(yù)置值”-1)327。從那以后再經(jīng)過(guò)一段時(shí)間，如圖所示，所述計(jì)數(shù)值輸出隨著時(shí)間在(“數(shù)字預(yù)置值”-1)327與”數(shù)字預(yù)置值”310之間變化。圖9A示出當(dāng)不同(比如，較高)的電壓加到放大器212的輸入端218時(shí)在電容222上形成的電壓信號(hào)340。如在圖6A中所展示的情形，電容上的平均電壓隨時(shí)間升高。然而，因?yàn)橛煞糯笃?12所提供的電流214大過(guò)在圖8A中的情形，這時(shí)的平均電容電壓上升的速率快過(guò)圖8A的情形。因而，如在圖9B中所見(jiàn)到的，兩個(gè)接連的遞減計(jì)數(shù)342、344比圖6A的情形更頻繁地發(fā)生。因此數(shù)字計(jì)數(shù)器248將從數(shù)字預(yù)置值310更快地遞減，這是因?yàn)檩^高的電壓加到放大器212的輸入端218。圖9B圖示了對(duì)應(yīng)于圖9A的電壓信號(hào)的數(shù)字計(jì)數(shù)器248的計(jì)數(shù)值輸出。除了噪聲分量加到電容220上的電壓信號(hào)320以外，圖10A復(fù)制了圖8A的曲線。顯然，這樣的噪聲可能使數(shù)字計(jì)數(shù)值的躍變比無(wú)噪聲系統(tǒng)(圖10B)的躍變時(shí)間tt略微提前(圖10C)或推后(圖10D)。然而，這樣的提前或推后的躍變對(duì)于最終的經(jīng)過(guò)相對(duì)較長(zhǎng)的采樣持續(xù)時(shí)間后檢測(cè)的計(jì)數(shù)值沒(méi)有實(shí)質(zhì)的影響。圖11示出本發(fā)明的又一個(gè)方面，其中使用了第二放大器級(jí)以進(jìn)一步提高信號(hào)靈敏度。與圖6中的情況一樣，分壓器33包括相互連接到被檢測(cè)存儲(chǔ)單元38的第一端和潛通路電阻39的第一端的列線30。讀出電路的輸入節(jié)點(diǎn)210也連接到所述列線30。潛通路電阻39的第二端連接到地電位20，而被檢測(cè)存儲(chǔ)單元38的第二端連接到陣列電壓源(Va)22。與圖6中的電路一樣，圖11的電路包括跨導(dǎo)放大器212，它具有在輸入節(jié)點(diǎn)210連接到列線30的輸入端218和連接到第一電容222的第一極板220的輸出端216。然而，電容極板220不是直接連接到時(shí)鐘控制的比較器226的輸入端，而是連接到又一個(gè)跨導(dǎo)放大器512的輸入端518。所述又一個(gè)跨導(dǎo)放大器512的輸出端516連接到第二電容522的第二極板520和時(shí)鐘控制的比較器226的輸入端224。時(shí)鐘控制的比較器226的輸出端224連接到計(jì)數(shù)器248的輸入端246和第二電流源電路530的輸入端528。時(shí)鐘控制的比較器226的輸出端224也通過(guò)倒相器503連接到第二電流源電路530的輸入端536。因此，電流源電路530產(chǎn)生與電流源電路230相反的效果，使得電路530在電流源230提供電流262給電容極板220的同時(shí)從電容極板520吸取電流260(反之亦然)。在可供選擇的另一個(gè)實(shí)施例中，可以使用單一電流源電路同時(shí)給電容222及522提供相應(yīng)的電流。而且，還示出在輸出端532連接到電容極板520的又一個(gè)模擬預(yù)置電路534。本領(lǐng)域的技術(shù)人員應(yīng)能輕易地從先前的公開(kāi)中得到某個(gè)電路，其中只用單一的模擬預(yù)置電路在電容222及522兩者上確立預(yù)置電壓?；蛘呷缟厦嫠懻摰模绢I(lǐng)域的技術(shù)人員也可利用放大器電路212、512來(lái)實(shí)現(xiàn)所需的模擬預(yù)置值，從而不再需要單獨(dú)的模擬預(yù)置電路。在本發(fā)明的一個(gè)方面，放大器212呈現(xiàn)正增益，而放大器512呈現(xiàn)負(fù)增益。因此，當(dāng)施加在輸入端518上的電壓升高時(shí)，流出輸入端516的電流514減小(或負(fù)意義上的增加)。于是，在實(shí)際操作中，圖11的電路傾向于從數(shù)字預(yù)置值開(kāi)始遞增計(jì)數(shù)，而不是遞減計(jì)數(shù)。這種現(xiàn)象的例子在圖12A及12B中展示。圖12A示出在電容522上隨時(shí)間變化的電壓。實(shí)際的電壓曲線由二次曲線形成，而不是線段。為了陳述的方便，展示的曲線由線段近似。圖12B示出數(shù)字計(jì)數(shù)器248如何與圖11中的電路的操作相關(guān)地而從數(shù)字預(yù)置值310開(kāi)始隨著時(shí)間遞增。應(yīng)當(dāng)指出，由圖6中的電流源230所提供的電流凈值的時(shí)間平均值等于電流214在同一時(shí)間段上的時(shí)間平均值。而且，可以使計(jì)數(shù)器輸出的時(shí)間平均值趨向于增加或減小，這取決于對(duì)電路參數(shù)的常規(guī)選擇。還應(yīng)當(dāng)指出，在一方面，可能最好是將讀出電路200的輸入節(jié)點(diǎn)210通過(guò)電容串聯(lián)連接到列線30，以便濾除輸入電壓的直流分量。在典型的實(shí)施例中，在單一電阻測(cè)量過(guò)程期間，成百甚至上千個(gè)時(shí)鐘信號(hào)306的周期加到時(shí)鐘輸入端242。例如，最少500個(gè)時(shí)鐘周期將產(chǎn)生關(guān)于電流214的0.2納安的分辨率。正如可被本領(lǐng)域的技術(shù)人員所理解的，時(shí)鐘頻率的選擇以及不同時(shí)鐘頻率之間的關(guān)系是常規(guī)設(shè)計(jì)問(wèn)題。例如，沒(méi)有要求比較器時(shí)鐘與計(jì)數(shù)器時(shí)鐘工作在同一頻率，盡管它們可以工作在同一頻率。圖13示出示范性的處理系統(tǒng)900，所述系統(tǒng)使用了利用本發(fā)明的單元電阻讀出電路200的存儲(chǔ)器件17。所述處理系統(tǒng)900包括一個(gè)或多個(gè)連接到局部總線904的處理器901。存儲(chǔ)器控制器902以及主總線橋903也連接到局部總線904。處理系統(tǒng)900可包括多個(gè)存儲(chǔ)器控制器902和/或多個(gè)主總線橋903?？梢园汛鎯?chǔ)器控制器902和主總線橋903集成為單一器件906。存儲(chǔ)器控制器902也連接到一個(gè)或多個(gè)存儲(chǔ)器總線907。每個(gè)存儲(chǔ)器總線都可容納一些存儲(chǔ)元件908，存儲(chǔ)元件908包括至少一個(gè)包含本發(fā)明的全電阻檢測(cè)系統(tǒng)的存儲(chǔ)器件17。存儲(chǔ)元件908可以是存儲(chǔ)卡或存儲(chǔ)模塊。存儲(chǔ)模塊的例子包括單排存儲(chǔ)模塊(SIMM)和雙排存儲(chǔ)模塊(DIMM)。存儲(chǔ)元件908可包括一個(gè)或多個(gè)附加器件909。例如，在SIMM或DIMM中，附加器件909可以是配置存儲(chǔ)器，如串行存在檢測(cè)(SPD)存儲(chǔ)器。存儲(chǔ)器控制器902也可連接到高速緩沖存儲(chǔ)器905。所述高速緩沖存儲(chǔ)器905可以是所述處理系統(tǒng)中唯一的高速緩沖存儲(chǔ)器。或者，其它器件，比如處理器901也可包括高速緩沖存儲(chǔ)器，這就與高速緩沖存儲(chǔ)器905形成了高速緩沖存儲(chǔ)器分級(jí)系統(tǒng)。如果處理系統(tǒng)900包括作為總線主控器(busmaster)或支持存儲(chǔ)器直接存取(DMA)的外圍設(shè)備或控制器，那么，存儲(chǔ)器控制器902可實(shí)施高速緩存一致性協(xié)議。如果存儲(chǔ)器控制器902連接到多個(gè)存儲(chǔ)器總線907，那么，各條總線907可并行工作，或不同的地址范圍可被映射到不同的存儲(chǔ)器總線907。主總線橋903連接到至少一個(gè)外圍設(shè)備總線910。各種設(shè)備，比如外圍設(shè)備或額外的總線橋也可連接到外圍設(shè)備總線910。這些設(shè)備可包括存儲(chǔ)控制器911、混合I/O設(shè)備914、二級(jí)總線橋915、多媒體處理器918以及傳統(tǒng)設(shè)備接口920。主總線橋也可連接到一個(gè)或多個(gè)專用高速端口922。比如在個(gè)人電腦中，所述專用高速端口可能是加速圖形端口(AGP)，用于將高性能視頻卡連接到處理系統(tǒng)900。存儲(chǔ)控制器911將一個(gè)或多個(gè)存儲(chǔ)設(shè)備913通過(guò)存儲(chǔ)總線912連接到外圍設(shè)備總線910。比如，存儲(chǔ)控制器911可以是小型計(jì)算機(jī)系統(tǒng)接口(SCSI)控制器，而存儲(chǔ)設(shè)備913可以是SCSI硬盤。I/O設(shè)備914可以是任意類型的外圍設(shè)備。比如，I/O設(shè)備914可以是局域網(wǎng)接口，如以太網(wǎng)卡。二級(jí)總線橋可被用于將額外的設(shè)備通過(guò)另一條總線連接到處理系統(tǒng)。比如，二級(jí)總線橋可以是通用串行總線(USB)端口控制器，用于將USB設(shè)備917連接到處理系統(tǒng)900。多媒體處理器918可以是聲卡、視頻捕捉卡或任意其它類型的媒體接口，而這些媒體接口也可連接到一個(gè)附加的設(shè)備，如揚(yáng)聲器919。傳統(tǒng)設(shè)備接口920被用于將傳統(tǒng)設(shè)備，比如，傳統(tǒng)的鍵盤與鼠標(biāo)，連接到處理系統(tǒng)900。圖13所展示的處理系統(tǒng)900僅僅是本發(fā)明可以用于其中的典型的處理系統(tǒng)。雖然圖13展示的處理架構(gòu)特別適于通用計(jì)算機(jī)，如個(gè)人計(jì)算機(jī)或工作站，但應(yīng)該認(rèn)識(shí)到，可以進(jìn)行眾所周知的修改來(lái)配置更適合于在各種不同的應(yīng)用場(chǎng)合中使用的處理系統(tǒng)。比如，許多需要處理功能的電子設(shè)備可以利用依靠連接到存儲(chǔ)元件908和/或存儲(chǔ)器件100的中央處理器(CPU)的比較簡(jiǎn)單的架構(gòu)實(shí)現(xiàn)。這些電子設(shè)備可以包括，但不限于，音頻/視頻處理器及記錄器、游戲控制臺(tái)、數(shù)字電視機(jī)、有線或無(wú)線電話、導(dǎo)航系統(tǒng)(包括基于全球定位系統(tǒng)(GPS)和/或慣性導(dǎo)航的系統(tǒng))以及數(shù)碼相機(jī)和/或記錄器。所述修改可以包括比如剔除不必要的元件、增加專用器件或電路和/或多個(gè)器件的集成。雖然在以上的圖解說(shuō)明中已經(jīng)描述了本發(fā)明的最佳實(shí)施例，但是，顯然，這些是本發(fā)明的范例，而不能被認(rèn)為是限定?？梢赃M(jìn)行增加、刪除、替換以及其它修改而不偏離本發(fā)明的精神與范疇。因此，不應(yīng)認(rèn)為本發(fā)明受先前的描述的限定，本發(fā)明只受所附權(quán)利要求書范圍的限制。