專利名稱：行譯碼器的偏置電壓產(chǎn)生電路及存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器技術(shù)領(lǐng)域，特別涉及一種行譯碼器的偏置電壓產(chǎn)生電路及存儲(chǔ)器。
背景技術(shù)：
存儲(chǔ)器(例如，快閃存儲(chǔ)器Flash Memory)的存儲(chǔ)單元通常包括四個(gè)引線:位線(BL, Bit-Line)、字線(WL, Word-Line)、源線(SL, Source-Line)和基線(SBL, Sub-Line),分別對(duì)應(yīng)耦接MOS晶體管的漏極、柵極、源極和基極。一般，在對(duì)存儲(chǔ)器進(jìn)行擦除(erase)操作時(shí)，需要行譯碼器對(duì)進(jìn)行擦除操作的存儲(chǔ)單元連接的字線施加高壓，對(duì)不進(jìn)行擦除操作的存儲(chǔ)單元連接的字線施加不為零電壓的偏置電壓。圖1為現(xiàn)有的一種行譯碼器的電路結(jié)構(gòu)示意圖。參考圖1，所述行譯碼器包括控制信號(hào)產(chǎn)生單元11和字線電壓輸出單元12。其中，控制信號(hào)產(chǎn)生單元11輸入相位相反的第一控制信號(hào)A和第二控制信號(hào)B，在第一控制信號(hào)A和第二控制信號(hào)B的作用下，輸出第三控制信號(hào)SEL和第四控制信號(hào)SELb ;字線電壓輸出單元12接收第三控制信號(hào)SEL和第四控制信號(hào)SELb，在第三控制信號(hào)SEL和第四控制信號(hào)SELb的控制下，通過字線電壓輸出端WL給存儲(chǔ)單元連接的字線施加電壓。對(duì)存儲(chǔ)器進(jìn)行擦除操作時(shí)，行譯碼器的電源電壓Vep為第一電壓。對(duì)于進(jìn)行擦除操作的存儲(chǔ)單元，控制信號(hào)產(chǎn)生單元11輸入的第一控制信號(hào)A為低電平，第二控制信號(hào)B為高電平，因此，輸出的第三控制信號(hào)SEL為第一電壓,第四控制信號(hào)SELb被拉低至第一偏置電壓biasl，字線電壓輸出單元12的字線電壓輸出端WL輸出第一電壓至進(jìn)行擦除操作的存儲(chǔ)單元連接的字線；對(duì)于不進(jìn)行擦除操作的存儲(chǔ)單元，控制信號(hào)產(chǎn)生單元11輸入的第一控制信號(hào)A為高電平，第二控制信號(hào)B為低電平，因此，輸出的第三控制信號(hào)SEL被拉低至第一偏置電壓biasl,第四控制信號(hào)SELb為第一電壓,字線電壓輸出單兀12的字線電壓輸出端WL輸出第二偏置電壓bias2至`不進(jìn)行擦除操作的存儲(chǔ)單元連接的字線。對(duì)存儲(chǔ)器不進(jìn)行擦除操作時(shí)，電源電壓Vep為第二電壓，第二電壓低于第一電壓。通常，第一電壓的取值范圍可以為IOV至15V，第二電壓的取值范圍可以為2V至3V?，F(xiàn)有技術(shù)中，行譯碼器的第一偏置電壓biasl和第二偏置電壓bias2由圖2的行譯碼器的偏置電壓產(chǎn)生電路的同一個(gè)輸出端提供。參考圖2，行譯碼器的偏置電壓產(chǎn)生電路包括:高壓檢測(cè)單元21、電平移位單元22和驅(qū)動(dòng)單元23，其中，高壓檢測(cè)單元21適于檢測(cè)電源電壓Vep，根據(jù)檢測(cè)結(jié)果輸出檢測(cè)控制信號(hào)至電平移位單元22 ;電平移位單元22在檢測(cè)控制信號(hào)的控制下，輸出驅(qū)動(dòng)信號(hào)至驅(qū)動(dòng)單元23 ;驅(qū)動(dòng)單元23包括柵極相連的PMOS管Pl和NMOS管NI，PMOS管Pl的源極輸入第二電壓，漏極與NMOS管NI的漏極連接作為行譯碼器的偏置電壓產(chǎn)生電路的輸出端。偏置電壓產(chǎn)生電路的輸出電壓既作為第一偏置電壓biasl提供至控制信號(hào)產(chǎn)生單元11又作為第二偏置電壓bias2提供至字線電壓輸出單元12。對(duì)存儲(chǔ)器進(jìn)行擦除操作時(shí)，圖1所示的電源電壓V印由第二電壓上升至第一電壓。高壓檢測(cè)單元21檢測(cè)到電源電壓Vep上升至某個(gè)電壓值(例如5V)時(shí)，輸出檢測(cè)控制信號(hào)，電平移位單元22在該檢測(cè)控制信號(hào)的控制下，輸出的驅(qū)動(dòng)信號(hào)為地線電壓，驅(qū)動(dòng)單元23中的PMOS管Pl導(dǎo)通、NMOS管NI截止，輸出的第一偏置電壓biasl和第二偏置電壓bias2均為第二電壓。擦除操作結(jié)束后，電源電壓Vep由第一電壓下降至第二電壓。高壓檢測(cè)單元21檢測(cè)到電源電壓Vep下降至某個(gè)電壓值(例如5V)時(shí)，輸出檢測(cè)控制信號(hào)，電平移位單元22在該檢測(cè)控制信號(hào)的控制下，輸出的驅(qū)動(dòng)信號(hào)為第二電壓，驅(qū)動(dòng)單元23中的PMOS管Pl截止、NMOS管NI導(dǎo)通，輸出的第一偏置電壓biasl和第二偏置電壓bias2均為地線電壓。對(duì)存儲(chǔ)器的擦除操作結(jié)束后，第一偏置電壓biasl和第二偏置電壓bias2需要由第二電壓降至地線電壓。若第一偏置電壓biasl下降速度比較慢，圖1所示控制信號(hào)產(chǎn)生單元11可能會(huì)輸出錯(cuò)誤的第三控制信號(hào)SEL和第四控制信號(hào)SELb，造成存儲(chǔ)器擦除操作的邏輯混亂。因此，圖2所示驅(qū)動(dòng)單元23中的NMOS管NI必須使用驅(qū)動(dòng)能力強(qiáng)的晶體管，在擦除操作結(jié)束后以便快速放電，使第一偏置電壓biasl從第二電壓快速下降至地線電壓。然而，第一偏置電壓biasl的快速下降使得第二偏置電壓bias2也通過驅(qū)動(dòng)能力強(qiáng)的晶體管快速放電，兩個(gè)偏置電壓的快速下降導(dǎo)致流入地線的峰值電流很大，增大了存儲(chǔ)器的功率損耗。更多關(guān)于存儲(chǔ)器擦除操作的技術(shù)方案可以參考申請(qǐng)?zhí)枮?7112503.1、發(fā)明名稱為擦除閃速存儲(chǔ)器的方法的中國(guó)專利申請(qǐng)文件。

發(fā)明內(nèi)容
本發(fā)明解決的是現(xiàn)有技術(shù)中對(duì)存儲(chǔ)器進(jìn)行擦除操作過程中功率損耗大的問題。為解決上述問題，本發(fā)明提供了一種行譯碼器的偏置電壓產(chǎn)生電路，適于向所述行譯碼器提供第一偏置電壓和第二偏置電壓。所述行譯碼器的偏置電壓產(chǎn)生電路包括:高壓檢測(cè)單元，適于檢測(cè)所述行譯碼器的電源電壓，輸出檢測(cè)控制信號(hào)，所述電源電壓在第一電壓和第二電壓之間變化，所述第一電壓大于所述第二電壓；電平移位單元，適于接收所述檢測(cè)控制信號(hào)，在所述檢測(cè)控制信號(hào)的控制下輸出驅(qū)動(dòng)信號(hào)；第一驅(qū)動(dòng)單元，包括第一PMOS管和第一 NMOS管，所述第一 PMOS管和所述第一 NMOS管的柵極相連并輸入所述驅(qū)動(dòng)信號(hào)，所述第一 PMOS管的源極輸入所述第二電壓，漏極與所述第一 NMOS管的漏極連接并輸出所述第一偏置電壓，所述第一 NMOS管的源極輸入第三電壓，所述第三電壓小于所述第二電壓；第二驅(qū)動(dòng)單元，包括第二 PMOS管和第二 NMOS管，所述第二 PMOS管和所述第二 NMOS管的柵極相連并輸入所述驅(qū)動(dòng)信號(hào)，所述第二 PMOS管的源極輸入所述第二電壓，漏極與所述第二 NMOS管的漏極連接并輸出所述第二偏置電壓，所述第二 NMOS管的源極輸入所述第三電壓，所述第一 NMOS管的溝道寬長(zhǎng)比大于所述第二 NMOS管的溝道寬長(zhǎng)比?？蛇x的,所述第一 NMOS管的溝道寬度取值范圍為10μm-50μm,溝道長(zhǎng)度為最小溝道長(zhǎng)度?？蛇x的，所述最小溝道長(zhǎng)度根據(jù)半導(dǎo)體工藝確定?？蛇x的,所述第二 NMOS管的溝道寬度取值范圍為0.5 μ m-3 μ m,溝道長(zhǎng)度取值范圍為1 μ m 10 μ m。可選的，所述電源電壓由電荷泵電路產(chǎn)生?？蛇x的，所述電平移位單元的第一驅(qū)動(dòng)電源為所述第二電壓、第二驅(qū)動(dòng)電源為所述第三電壓?？蛇x的，所述第三電壓為地線電壓。基于上述行譯碼器的偏置電壓產(chǎn)生電路，本發(fā)明還提供了一種存儲(chǔ)器，包括行譯碼器和存儲(chǔ)陣列，還包括上述行譯碼器的偏置電壓產(chǎn)生電路?？蛇x的，所述行譯碼器包括控制信號(hào)產(chǎn)生單元和字線電壓輸出單元，所述行譯碼器的偏置電壓產(chǎn)生電路適于提供所述第一偏置電壓至所述控制信號(hào)產(chǎn)生單元，提供所述第二偏置電壓至所述字線電壓輸出單元。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案提供的行譯碼器的偏置電壓產(chǎn)生電路，通過兩個(gè)驅(qū)動(dòng)單元(第一驅(qū)動(dòng)單元和第二驅(qū)動(dòng)單元)分別輸出第一偏置電壓和第二偏置電壓給行譯碼器的控制信號(hào)產(chǎn)生單元和字線電壓輸出單元。輸出第一偏置電壓的第一驅(qū)動(dòng)單元的下拉晶體管使用驅(qū)動(dòng)能力強(qiáng)的NMOS管，能夠在對(duì)存儲(chǔ)器進(jìn)行擦除操作后快速放電，使第一偏置電壓從第二電壓迅速降至第三電壓，保證行譯碼器中的控制信號(hào)產(chǎn)生單元輸出邏輯正確的控制信號(hào)，因此能夠保證行譯碼器施加正確的字線操作電壓至與存儲(chǔ)單元連接的字線。輸出第二偏置電壓的第二驅(qū)動(dòng)單元的下拉晶體管使用驅(qū)動(dòng)能力弱的NMOS管，能夠在對(duì)存儲(chǔ)器進(jìn)行擦除操作后緩慢放電，使第二偏置電壓從第二電壓緩慢降至第三電壓，流過下拉晶體管的下拉電流小，減小了流入地線的峰值電流，因此能夠減小存儲(chǔ)器的功率損耗。


圖1是現(xiàn)有的一種行譯碼器的電路結(jié)構(gòu)示意圖；圖2是現(xiàn)有的行譯碼器的偏置電壓產(chǎn)生電路的結(jié)構(gòu)示意圖；圖3是本發(fā)明實(shí)施例的行譯碼器的偏置電壓產(chǎn)生電路的結(jié)構(gòu)示意圖。
具體實(shí)施例方式正如背景技術(shù)所描述的，存儲(chǔ)器在進(jìn)行擦除操作時(shí)，圖1所示的行譯碼器所需的第一偏置電壓biasl和第二偏置電壓bias2由同一個(gè)驅(qū)動(dòng)單元提供。對(duì)存儲(chǔ)器的擦除操作結(jié)束后，第一偏置電壓biasl和第二偏置電壓bias2會(huì)由第二電壓降至地線電壓,若第一偏置電壓biasl下降速度比較慢，圖1所示控制信號(hào)產(chǎn)生單元11可能輸出錯(cuò)誤的第三控制信號(hào)SEL和第四控制信號(hào)SELb，造成存儲(chǔ)器擦除操作的邏輯混亂。因此，圖2所示驅(qū)動(dòng)單元23中的NMOS管NI必須使用驅(qū)動(dòng)能力強(qiáng)的晶體管，在存儲(chǔ)器擦除操作結(jié)束后以便快速放電，使第一偏置電壓biasl快速下降。然而，快速的放電導(dǎo)致流入地線的峰值電流很大，增大了存儲(chǔ)器的功率損耗。因此，本技術(shù)方案的發(fā)明人經(jīng)過研究，提供了一種行譯碼器的偏置電壓產(chǎn)生電路，通過兩個(gè)驅(qū)動(dòng)單元分別給行譯碼器提供第一偏置電壓biasl和第二偏置電壓bias2，對(duì)存儲(chǔ)器進(jìn)行擦除操作時(shí)，保證行譯碼器施加正確的字線操作電壓至與存儲(chǔ)單元連接的字線，且能有效地減小功耗。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來(lái)實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明具體實(shí)施方式
做詳細(xì)的說明。圖3是本發(fā)明實(shí)施例的行譯碼器的偏置電壓產(chǎn)生電路的結(jié)構(gòu)示意圖，所述行譯碼器的偏置電壓產(chǎn)生電路適于向所述行譯碼器提供第一偏置電壓和第二偏置電壓。參考圖3，所述行譯碼器的偏置電壓產(chǎn)生電路包括高壓檢測(cè)單元31、電平移位單元32、第一驅(qū)動(dòng)單元33和第二驅(qū)動(dòng)單元34。高壓檢測(cè)單元31，適于檢測(cè)所述行譯碼器的電源電壓，輸出檢測(cè)控制信號(hào)，所述電源電壓在第一電壓和第二電壓之間變化，所述第一電壓大于所述第二電壓。參考圖1，所述行譯碼器的電源電壓Vep可由電荷泵電路提供，對(duì)存儲(chǔ)器進(jìn)行擦除操作時(shí)，所述電源電壓V印為第一電壓；不對(duì)存儲(chǔ)器進(jìn)行擦除操作時(shí)，所述電源電壓Vep為第二電壓，所述第二電壓低于所述第一電壓。在本實(shí)施例中，所述第一電壓的取值范圍為9V至15V，所述第二電壓的取值范圍為2V至3V。需要說明的是，本實(shí)施方式中所述第一電壓和所述第二電壓的取值可以根據(jù)實(shí)際需求進(jìn)行選定，故所述第一電壓和所述第二電壓的取值不應(yīng)作為對(duì)本發(fā)明的限定。在對(duì)存儲(chǔ)器進(jìn)行擦除操作時(shí)，所述行譯碼器的電源電壓V印由所述第二電壓上升至所述第一電壓。為了保證所述行譯碼器施加正確的字線操作電壓至存儲(chǔ)單元連接的字線，需要所述高壓檢測(cè)單元31對(duì)所述電源電壓Vep進(jìn)行檢測(cè)，當(dāng)檢測(cè)到所述電源電壓Vep上升或下降至閾值電壓時(shí)，所述高壓檢測(cè)單元31輸出檢測(cè)控制信號(hào)。需要說明的是，檢測(cè)所述電源電壓Vep上升時(shí)的閾值電壓和下降時(shí)的閾值電壓可以相同，也可以不同，具體電壓值可以根據(jù)實(shí)際需求進(jìn)行設(shè)定，在本實(shí)施例中，檢測(cè)所述電源電壓Vep上升時(shí)的閾值電壓和下降時(shí)的閾值電壓均為5V。具體地，對(duì)存儲(chǔ)器進(jìn)行擦除操作時(shí)，所述電源電壓V印從所述第二電壓上升至所述第一電壓，在上升過程中，當(dāng)所述電源電壓Vep上升至所述閾值電壓時(shí)，所述高壓檢測(cè)單元31輸出的檢測(cè)控制信號(hào)為低電平；擦除操作結(jié)束后，所述電源電壓Vep從所述第一電壓下將至所述第二電壓，在下降過程中，當(dāng)所述電源電壓Vep下降至所述閾值電壓時(shí)，所述高壓檢測(cè)單元31輸出的檢測(cè)控制信號(hào)為高電平。需要說明的是，在其它實(shí)施例中，當(dāng)所述電源電壓Vep上升至所述閾值電壓時(shí)，所述高壓檢測(cè)單元31輸出的檢測(cè)控制信號(hào)可以為高電平；當(dāng)所述電源電壓Vep下降至所述閾值電壓時(shí)，所述高壓檢測(cè)單元31輸出的檢測(cè)控制信號(hào)可以為低電平。電平移位單元32，適于接收所述檢測(cè)控制信號(hào)，在所述檢測(cè)控制信號(hào)的控制下輸出驅(qū)動(dòng)信號(hào)。所述電平移位單元32的第一驅(qū)動(dòng)電源為所述第二電壓、第二驅(qū)動(dòng)電源為第三電壓，所述第三電壓小于所述第二電壓，在本實(shí)施例中，所述第三電壓為地線電壓。在對(duì)存儲(chǔ)器進(jìn)行擦除操作時(shí)，在所述檢測(cè)控制信號(hào)的控制下，所述電平移位單元32輸出的驅(qū)動(dòng)信號(hào)為所述第三電壓；擦除操作結(jié)束后，在所述檢測(cè)控制信號(hào)的控制下，所述電平移位單元32輸出的驅(qū)動(dòng)信號(hào)為所述第二電壓。第一驅(qū)動(dòng)單元33，包括第一 PMOS管Pl和第一 NMOS管NI，所述第一 PMOS管Pl和所述第一NMOS管NI的柵極相連并輸入所述驅(qū)動(dòng)信號(hào)，所述第一PMOS管Pl的源極輸入所述第二電壓，漏極與所述第一 NMOS管NI的漏極連接并輸出所述第一偏置電壓biasl，所述第
一NMOS管NI的源極輸入所述第三電壓。所述第一 NMOS管NI為所述第一驅(qū)動(dòng)單元33的下拉晶體管，在存儲(chǔ)器擦除操作結(jié)束后將所述第一偏置電壓biasl下拉至所述第三電壓。第二驅(qū)動(dòng)單元34，包括第二 PMOS管P2和第二 NMOS管N2，所述第二 PMOS管P2和所述第二 NMOS管N2的柵極相連并輸入所述驅(qū)動(dòng)信號(hào)，所述第二 PMOS管P2的源極輸入所述第二電壓，漏極與所述第二 NMOS管N2的漏極連接并輸出所述第二偏置電壓bias2，所述第
二NMOS管N2的源極輸入所述第三電壓。所述第二 NMOS管N2為所述第二驅(qū)動(dòng)單元34的下拉晶體管，在存儲(chǔ)器擦除操作結(jié)束后將所述第二偏置電壓bias2下拉至所述第三電壓。所述第一 NMOS管NI的溝道寬長(zhǎng)比大于所述第二 NMOS管N2的溝道寬長(zhǎng)比，即所述第一 NMOS管NI為驅(qū)動(dòng)能力強(qiáng)的晶體管，所述第二 NMOS管N2為驅(qū)動(dòng)能力弱的晶體管。在本實(shí)施例中，所述第一 NMOS管NI的溝道寬度取值范圍為ΙΟμπΓδΟμπι，溝道長(zhǎng)度為最小溝道長(zhǎng)度，所述最小溝道長(zhǎng)度根據(jù)半導(dǎo)體工藝確定，例如，0.13 μ m的半導(dǎo)體工藝，所述最小溝道長(zhǎng)度就是0.13 μπι,Ο.18ym的半導(dǎo)體工藝，所述最小溝道長(zhǎng)度就是0.18um。所述第二NMOS管N2的溝道寬度取值范圍為0.5 μ πΓ3 μ m，溝道長(zhǎng)度取值范圍為I μ πΓ Ο μ m。需要說明的是，本實(shí)施方式中所述第一 NMOS管NI和所述第二 NMOS管N2的溝道長(zhǎng)度和寬度取值可以根據(jù)實(shí)際需求 進(jìn)行選定，故所述第一 NMOS管NI和所述第二 NMOS管N2的溝道長(zhǎng)度和寬度取值不應(yīng)作為對(duì)本發(fā)明的限定。為更好地對(duì)本發(fā)明的實(shí)施例進(jìn)行理解，下面結(jié)合附圖對(duì)本發(fā)明技術(shù)方案行譯碼器的偏置電壓產(chǎn)生電路的工作原理進(jìn)行說明。參考圖1，對(duì)存儲(chǔ)器進(jìn)行擦除操作時(shí)，行譯碼器的電源電壓Vep由所述第二電壓上升至所述第一電壓。參考圖3所示的行譯碼器的偏置電壓產(chǎn)生電路，在所述電源電壓Vep上升的過程中，所述電平移位單元32在所述高壓檢測(cè)單元31輸出的檢測(cè)控制信號(hào)的控制下，輸出的驅(qū)動(dòng)信號(hào)為所述第三電壓。在所述驅(qū)動(dòng)信號(hào)的控制下，所述第一驅(qū)動(dòng)單元33中的第一 PMOS管Pl導(dǎo)通、第一 NMOS管NI截止，輸出第一偏置電壓biasl ;所述第二驅(qū)動(dòng)單元34中的第二 PMOS管P2導(dǎo)通、第二 NMOS管N2截止，輸出第二偏置電壓bias2。所述第一偏置電壓biasl和所述第二偏置電壓bias2均為所述第二電壓。繼續(xù)參考圖1，對(duì)于進(jìn)行擦除操作的存儲(chǔ)單元，控制信號(hào)產(chǎn)生單元11輸入的第一控制信號(hào)A為低電平，第二控制信號(hào)B為高電平，因此，輸出的第三控制信號(hào)SEL為所述第一電壓，第四控制信號(hào)SELb被拉低至所述第一偏置電壓biasl，字線電壓輸出單元12的字線電壓輸出端WL輸出所述第一電壓至進(jìn)行擦除操作的存儲(chǔ)單元連接的字線；對(duì)于不進(jìn)行擦除操作的存儲(chǔ)單元，控制信號(hào)產(chǎn)生單元11輸入的第一控制信號(hào)A為高電平，第二控制信號(hào)B為低電平，因此，輸出的第三控制信號(hào)SEL被拉低至所述第一偏置電壓biasl，第四控制信號(hào)SELb為所述第一電壓,字線電壓輸出單兀12的字線電壓輸出端WL輸出所述第二偏置電壓bias2至不進(jìn)行擦除操作的存儲(chǔ)單元連接的字線。需要說明的是，若不對(duì)行譯碼器的電源電壓Vep進(jìn)行檢測(cè)，同時(shí)施加所述第一偏置電壓biasl和所述第二偏置電壓bias2，所述控制信號(hào)產(chǎn)生單元11輸出的第三控制信號(hào)SEL和第四控制信號(hào)SELb可能出現(xiàn)錯(cuò)誤，導(dǎo)致存儲(chǔ)器無(wú)法進(jìn)行正確的擦除。擦除操作結(jié)束后，行譯碼器的電源電壓Vep由所述第一電壓下降至所述第二電壓。在所述電源電壓Vep下降的過程中，所述電平移位單元32在所述高壓檢測(cè)單元31輸出的檢測(cè)控制信號(hào)的控制下，輸出的驅(qū)動(dòng)信號(hào)為所述第二電壓。在所述驅(qū)動(dòng)信號(hào)的控制下，所述第一驅(qū)動(dòng)單元33中的第一 PMOS管Pl截止、第一 NMOS管NI導(dǎo)通，輸出的第一偏置電壓biasl被拉低至所述第三電壓；所述第二驅(qū)動(dòng)單元34中的第二 PMOS管P2截止、第二 NMOS管N2導(dǎo)通，輸出的第二偏置電壓bias2也被拉低至所述第三電壓。由于所述第一 NMOS管NI為驅(qū)動(dòng)能力強(qiáng)的晶體管，所述第二 NMOS管N2為驅(qū)動(dòng)能力弱的晶體管，因此，所述第一偏置電壓biasl能夠很快地從所述第二電壓下降至所述第三電壓，保證行譯碼器中的所述控制信號(hào)產(chǎn)生單元11輸出正確的控制信號(hào)。而所述第二偏置電壓bias2可以緩慢地從所述第二電壓下降至所述第三電壓，流過所述第二 NMOS管N2的下拉電流小，減小了流入地線的峰值電流，從而減小存儲(chǔ)器的功率損耗。本發(fā)明技術(shù)方案還提供了一種存儲(chǔ)器，包括行譯碼器和存儲(chǔ)陣列，還包括圖3所示的行譯碼器的偏置電壓產(chǎn)生電路，所述行譯碼器的偏置電壓產(chǎn)生電路適于向所述行譯碼器提供第一偏置電壓和第二偏置電壓。所述行譯碼器可以為圖1所示，包括控制信號(hào)產(chǎn)生單元11和字線電壓輸出單元12，所述行譯碼器的偏置電壓產(chǎn)生電路適于提供所述第一偏置電壓biasl至所述控制信號(hào)產(chǎn)生單元11，提供所述第二偏置電壓bias2至所述字線電壓輸出單元12。綜上所述，本發(fā)明技術(shù)方案提供的行譯碼器的偏置電壓產(chǎn)生電路，在存儲(chǔ)器進(jìn)行擦除操作時(shí)，通過兩個(gè)驅(qū)動(dòng)單元分別輸出行譯碼器所需的第一偏置電壓和第二偏置電壓。兩個(gè)驅(qū)動(dòng)單元分別使用驅(qū)動(dòng)能力不同的下拉晶體管，即輸出所述第一偏置電壓的第一驅(qū)動(dòng)單元的下拉晶體管使用驅(qū)動(dòng)能力強(qiáng)的NMOS管，能夠在對(duì)存儲(chǔ)器進(jìn)行擦除操作后快速放電，保證行譯碼器中的控制信號(hào)產(chǎn)生單元輸出邏輯正確的控制信號(hào)，因此能夠保證行譯碼器施加正確的字線操作電壓至與存儲(chǔ)單元連接的字線；輸出第二偏置電壓的第二驅(qū)動(dòng)單元的下拉晶體管使用驅(qū)動(dòng)能力弱的NMOS管，能夠在對(duì)存儲(chǔ)器進(jìn)行擦除操作后緩慢放電，流過下拉晶體管的下拉電流小，減小了流入地線的峰值電流，因此能夠減小存儲(chǔ)器的功率損耗。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種行譯碼器的偏置電壓產(chǎn)生電路，適于向所述行譯碼器提供第一偏置電壓和第二偏置電壓，其特征在于，包括: 高壓檢測(cè)單元，適于檢測(cè)所述行譯碼器的電源電壓，輸出檢測(cè)控制信號(hào)，所述電源電壓在第一電壓和第二電壓之間變化，所述第一電壓大于所述第二電壓； 電平移位單元，適于接收所述檢測(cè)控制信號(hào)，在所述檢測(cè)控制信號(hào)的控制下輸出驅(qū)動(dòng)信號(hào); 第一驅(qū)動(dòng)單元，包括第一 PMOS管和第一 NMOS管，所述第一 PMOS管和所述第一 NMOS管的柵極相連并輸入所述驅(qū)動(dòng)信號(hào)，所述第一 PMOS管的源極輸入所述第二電壓，漏極與所述第一 NMOS管的漏極連接并輸出所述第一偏置電壓，所述第一 NMOS管的源極輸入第三電壓，所述第三電壓小于所述第二電壓； 第二驅(qū)動(dòng)單元，包括第二 PMOS管和第二 NMOS管，所述第二 PMOS管和所述第二 NMOS管的柵極相連并輸入所述驅(qū)動(dòng)信號(hào)，所述第二 PMOS管的源極輸入所述第二電壓，漏極與所述第二 NMOS管的漏極連接并輸出所述第二偏置電壓，所述第二 NMOS管的源極輸入所述第三電壓，所述第一 NMOS管的溝道寬長(zhǎng)比大于所述第二 NMOS管的溝道寬長(zhǎng)比。
2.根據(jù)權(quán)利要求1所述的行譯碼器的偏置電壓產(chǎn)生電路，其特征在于，所述第一NMOS管的溝道寬度取值范圍為10 μ πΓ50 μ m,溝道長(zhǎng)度為最小溝道長(zhǎng)度。
3.根據(jù)權(quán)利要求2所述的行譯碼器的偏置電壓產(chǎn)生電路，其特征在于，所述最小溝道長(zhǎng)度根據(jù)半導(dǎo)體工藝確定。
4.根據(jù)要求I所述的行譯碼器的偏置電壓產(chǎn)生電路，其特征在于，所述第二NMOS管的溝道寬度取值范圍為0.5 μ πΓ3 μ m,溝道長(zhǎng)度取值范圍為I μ πΓ Ο μ m。
5.根據(jù)權(quán)利要求1所述的行譯碼器的偏置電壓產(chǎn)生電路，其特征在于，所述電源電壓由電荷泵電路產(chǎn)生。
6.根據(jù)權(quán)利要求1所述的行譯碼器的偏置電壓產(chǎn)生電路，其特征在于，所述電平移位單元的第一驅(qū)動(dòng)電源為所述第二電壓、第二驅(qū)動(dòng)電源為所述第三電壓。
7.根據(jù)權(quán)利要求1所述的行譯碼器的偏置電壓產(chǎn)生電路，其特征在于，所述第三電壓為地線電壓。
8.一種存儲(chǔ)器，包括行譯碼器和存儲(chǔ)陣列，其特征在于，還包括權(quán)利要求1至7任一項(xiàng)所述的行譯碼器的偏置電壓 產(chǎn)生電路。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器，其特征在于，所述行譯碼器包括控制信號(hào)產(chǎn)生單元和字線電壓輸出單元，所述行譯碼器的偏置電壓產(chǎn)生電路適于提供所述第一偏置電壓至所述控制信號(hào)產(chǎn)生單元，提供所述第二偏置電壓至所述字線電壓輸出單元。
全文摘要
一種行譯碼器的偏置電壓產(chǎn)生電路及存儲(chǔ)器，所述行譯碼器的偏置電壓產(chǎn)生電路適于向所述行譯碼器提供第一偏置電壓和第二偏置電壓。所述行譯碼器的偏置電壓產(chǎn)生電路包括高壓檢測(cè)單元，適于檢測(cè)所述行譯碼器的電源電壓，輸出檢測(cè)控制信號(hào)；電平移位單元，適于接收所述檢測(cè)控制信號(hào)，在所述檢測(cè)控制信號(hào)的控制下輸出驅(qū)動(dòng)信號(hào)；第一驅(qū)動(dòng)單元，在所述檢測(cè)控制信號(hào)的控制下提供所述第一偏置電壓；第二驅(qū)動(dòng)單元，在所述檢測(cè)控制信號(hào)的控制下提供所述第二偏置電壓。本發(fā)明技術(shù)方案的行譯碼器的偏置電壓產(chǎn)生電路，通過兩個(gè)驅(qū)動(dòng)單元分別輸出第一偏置電壓和第二偏置電壓，減小了對(duì)存儲(chǔ)器進(jìn)行擦除操作過程中的功率損耗。
文檔編號(hào)G11C8/08GK103117085SQ20131003016
公開日2013年5月22日 申請(qǐng)日期2013年1月25日 優(yōu)先權(quán)日2013年1月25日
發(fā)明者胡劍, 楊光軍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司