存儲器系統(tǒng)和用于傳輸配置命令的方法
【專利摘要】本發(fā)明提供一種存儲器系統(tǒng)。在該系統(tǒng)中，存在第一動態(tài)隨機存取存儲器集合和第二動態(tài)隨機存取存儲器集合（DRAM）（16A-D）以及系統(tǒng)寄存器（14）。每個DRAM（16）至少具有第一可尋址模式寄存器和第二可尋址模式寄存器（18A-18D），其中所述第二模式寄存器的二進制地址是所述第一模式寄存器的反轉(zhuǎn)的二進制地址。系統(tǒng)寄存器（14）具有被配置為耦合到控制器（12）的輸入端、經(jīng)由第一地址線耦合到第一DRAM集合的輸出端、和經(jīng)由第二地址線耦合到第二DRAM集合的反相輸出端。系統(tǒng)寄存器（14）被配置為在所述輸入端接收包括地址位和配置位的模式寄存器設(shè)置命令，并且經(jīng)由輸出端將模式寄存器設(shè)置命令非反相地輸出到第一DRAM集合以及經(jīng)由反相輸出端以反相形式將模式寄存器設(shè)置命令輸出到第二DRAM集合。
【專利說明】存儲器系統(tǒng)和用于傳輸配置命令的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器系統(tǒng)和用于傳輸配置命令的方法。更具體地，本發(fā)明涉及包括系統(tǒng)寄存器和兩個動態(tài)隨機存取存儲器(DRAM)集合或者DRAM集合的存儲器系統(tǒng)，其。本發(fā)明進一步更具體地涉及用于向可尋址模式寄存器傳輸模式寄存器設(shè)置命令的方法和用于向系統(tǒng)寄存器發(fā)送寄存器控制字的方法。
【背景技術(shù)】
[0002]存儲器系統(tǒng)用于，例如計算機中，特別是在要求大量存儲器的服務(wù)器計算機中。這種存儲器系統(tǒng)可以包括存儲器模塊，其可以被實現(xiàn)為雙列直插式存儲器模塊(DIMM)。存儲器控制器可以驅(qū)動存儲器模塊。考慮到容性和阻性負(fù)載，控制器輸出必須向全部相關(guān)的存儲器模塊提供所需的命令/地址信號(CA)，以及相對于時鐘信號提供所需的時序。
[0003]所謂的帶寄存器的存儲器模塊附加地包括系統(tǒng)寄存器，其降低對存儲器控制器的負(fù)載要求。帶寄存器的DIMM也被稱為RDIMM，其能夠容納若干DRAM芯片，并且使用地址/命令寄存器以從系統(tǒng)卸載(offload)大量的地址線電容(address line capacitance)。
[0004]在帶寄存器的DIMM中，全部命令在到達DRAM器件之前必須經(jīng)過DIMM上的系統(tǒng)寄存器。這種命令可以是寫或者讀數(shù)據(jù)。
[0005]根據(jù)現(xiàn)有技術(shù)，帶寄存器的DMM中的系統(tǒng)寄存器在DRAM地址線中對一半的存儲器模塊使用地址反轉(zhuǎn)，或者換句話說，對DRAM的一個集合或者一個塊，以減少開關(guān)噪聲并減少流入主板終端電壓(termination voltage, VTT)穩(wěn)壓器的終端電流(terminationcurrent)。
[0006]存儲器系統(tǒng)能夠由配置命令配置。因此，在帶寄存器的DIMM中，系統(tǒng)寄存器包括一個或者更多個配置寄存器，并且DRAM包括一個或者更多個寄存器。
[0007]DRAM的配置命令被稱為模式寄存器設(shè)置命令(MRS命令)并且被發(fā)送到存儲器以控制，例如，各種模式，啟動狀態(tài)更新和進行其它操作。MRS命令包括指定模式寄存器的地址位和用于配置數(shù)據(jù)自身的配置位。在DIMM或者RDIMM中，相同的MRS命令要被發(fā)送到包含在DIMM中的全部DRAM中，并且發(fā)送到每個DRAM中的相同模式寄存器地址。
[0008]因而，當(dāng)配置帶寄存器的DMM中的DRAM時，控制器向系統(tǒng)寄存器發(fā)送MRS命令，接著系統(tǒng)寄存器在全部DRAM地址線上向全部DRAM發(fā)送命令。在具有地址反轉(zhuǎn)的帶寄存器的DIMM的情況下，MRS命令將在反轉(zhuǎn)和非反轉(zhuǎn)的地址線上發(fā)送。為了同時發(fā)送相同的邏輯電平到全部DRAM (根據(jù)現(xiàn)有技術(shù))，地址反轉(zhuǎn)被禁用以便發(fā)送MRS命令。
[0009]因此，系統(tǒng)檢測器必須檢測自主板控制器主機到DRAM的MRS命令。在信息被傳輸通過寄存器之前，該檢測或者解碼必須實時進行。
[0010]一旦檢測到MRS命令，系統(tǒng)寄存器在前三個周期阻止相關(guān)的片選信號傳播到DRAM，然后其禁用地址反轉(zhuǎn)并利用相同電平驅(qū)動全部信號到兩側(cè)。這增加開關(guān)噪聲并要求寄存器的快速動作以阻止片選信號到達DRAM。由于開關(guān)噪聲增加，寄存器需要將其輸出時序從每個命令一個時鐘(IT時序)變?yōu)槊總€命令三個時鐘(3T時序)以給信號更多建立時間。這種機制增加了寄存器的復(fù)雜性并且具有寄存器時延的缺點。
[0011](根據(jù)現(xiàn)有技術(shù))通過從控制器向寄存器發(fā)送信息對帶寄存器的DIMM中的系統(tǒng)寄存器執(zhí)行配置，其中寄存器使用在正常操作期間不使用的存取機制。一般通過利用地址和命令信號線上的地址/命令信息同時將片選信號拉低來啟動對存儲器模塊的正常存取。信號組合由系統(tǒng)寄存器捕捉并被傳輸?shù)紻RAM。由于存儲器模塊能夠包括兩個所謂的塊列，每列具有其自身的片選信號，每個模塊需要在其連接到存儲器控制器的連接處的兩個片選信號集合。在正常操作期間，兩個片選信號永遠不被同時拉低。
[0012]通過同時將片選信號拉低，控制器啟動配置寫入系統(tǒng)寄存器。不能通過這種存取到達DRAM，因為DRAM將錯誤地將其解釋為對DRAM的存取。因此，通過將片選輸出保持高，系統(tǒng)寄存器阻止存取。這種阻止將實時進行并限制寄存器的性能。

【發(fā)明內(nèi)容】

[0013]在一個方面，提供一種存儲器系統(tǒng)，其包括系統(tǒng)存儲器和第一 DRAM集合和第二DRAM集合。每個DRAM包括至少第一可尋址模式寄存器和第二可尋址模式寄存器。第二模式寄存器的二進制地址是第一模式寄存器的反相二進制地址。所述系統(tǒng)寄存器包括被配置為率禹合到控制器的輸入端。系統(tǒng)寄存器包括輸出端和反相輸出端。該輸出端經(jīng)由第一地址線耦合到第一 DRAM集合。反相輸出端經(jīng)由第二地址線耦合到第二 DRAM集合。
[0014]所述系統(tǒng)寄存器被配置為在輸入端接收包括地址位和配置位的模式寄存器設(shè)置命令。該系統(tǒng)寄存器被進一步配置為經(jīng)由所述輸出端將所述模式寄存器設(shè)置命令非反相地輸出到所述第一 DRAM集合以及經(jīng)由所述反相輸出端將所述模式寄存器設(shè)置命令以反相形式輸出到所述第二 DRAM集合。
[0015]換句話說，在發(fā)送MRS命令時，地址保持反轉(zhuǎn)。因此不需要實時檢測MRS命令的傳送。開關(guān)噪聲減小并且終端電流減小。不必要將輸出時序變?yōu)槊總€命令三個周期(3T時序)以給予信號更多的建立時間。
[0016]作為另一個示例，存儲器系統(tǒng)進一步包括控制器。該控制器可以被配置為向系統(tǒng)寄存器發(fā)送模式寄存器設(shè)置命令，其中每個模式寄存器設(shè)置命令后跟著該命令的反轉(zhuǎn)副本。此外，DRAM可以被配置為忽略對第二可尋址模式寄存器的任何存取。
[0017]這意味著，例如，控制器首先發(fā)送模式寄存器設(shè)置(MRS)命令，其中該模式寄存器設(shè)置命令包括指定第一模式寄存器的地址位和配置位。系統(tǒng)寄存器經(jīng)由輸出端向第一 DRAM集合非反轉(zhuǎn)地發(fā)送第一命令，其中第一 DRAM集合接收MRS命令中包含的配置位并將它們存儲在由地址位指定的第一模式寄存器中。系統(tǒng)寄存器還經(jīng)由反相輸出端向第二 DRAM集合發(fā)送反轉(zhuǎn)的第一命令，其中第二DRAM集合接收MRS命令中包含的反相形式的配置位。然而，反轉(zhuǎn)的地址位指定第二 (虛設(shè))模式寄存器，并因此第二 DRAM集合忽略該命令。
[0018]控制器接著發(fā)送該命令的反轉(zhuǎn)副本。因而，該命令包括指定第二可尋址模式寄存器的地址位，因為第二模式寄存器的二進制地址是第一模式寄存器的反轉(zhuǎn)的二進制地址。系統(tǒng)寄存器經(jīng)由輸出端向第一 DRAM集合非反轉(zhuǎn)地發(fā)送反轉(zhuǎn)副本，其中第一 DRAM集合接收原始配置位的反轉(zhuǎn)副本。然而，地址位也被反轉(zhuǎn)，因而指定第二 (虛設(shè))模式寄存器，并因此第一 DRAM集合忽略該命令。系統(tǒng)寄存器還經(jīng)由反相輸出端向第二 DRAM集合反轉(zhuǎn)地發(fā)送反轉(zhuǎn)副本，其中第二 DRAM集合接收MRS命令中包含的原始形式原始形式的配置位(反轉(zhuǎn)了兩次)。MRS命令中包含的地址位也被反轉(zhuǎn)兩次，因而以它們的原始形式指定第一模式寄存器。因此第二 DRAM集合將把配置位存儲在由地址位指定的第一模式寄存器中。
[0019]在兩個命令被發(fā)送之后，兩個DRAM集合中的第一可尋址模式寄存器將存儲有相同的配置位。第二模式寄存器在兩個集合中都被忽略。
[0020]地址反轉(zhuǎn)能夠被保持，而不是三個時鐘時序(3T時序)，實現(xiàn)了兩個時鐘時序(2T時序)。
[0021]在另一個示例中，所述DRAM可被配置為將對第二可尋址模式寄存器的存取當(dāng)作對具有反轉(zhuǎn)配置位的第一可尋址寄存器的存取。根據(jù)本發(fā)明的該方面，控制器只發(fā)送模式寄存器設(shè)置命令一次。
[0022]這表示，例如，系統(tǒng)寄存器接收模式寄存器設(shè)置(MRS)命令，其包含指定第一模式寄存器的地址位和配置位。系統(tǒng)寄存器經(jīng)由輸出端非反轉(zhuǎn)地向第一 DRAM集合發(fā)送該命令，其中，第一 DRAM集合將該命令中包含的配置位存儲由地址為位指定的第一模式寄存器中。
[0023]系統(tǒng)寄存器經(jīng)由反相輸出端以反相形式向第二 DRAM集合發(fā)送該命令。反轉(zhuǎn)的地址位將指定第二模式寄存器，因此第二 DRAM集合將該命令當(dāng)作對相應(yīng)的第一模式寄存器的存取并且以反轉(zhuǎn)形式(因而，是以原始形式)存儲MRS命令中包含的配置位。之后，DRAM的兩個集合的第一模式寄存器包含相同的配置位。
[0024]地址轉(zhuǎn)換能夠被保持，而不是三個時鐘時序(3T時序)，實現(xiàn)了一個鐘時序(IT時序)。
[0025]在另一個示例中，每個DRAM能夠包括多對第一可尋址模式寄存器和第二可尋址模式寄存器，其中，在一對中，第二模式寄存器的二進制地址可以是第一模式寄存器的反轉(zhuǎn)的二進制地址。例如，如果有八個對，則在第一對中，第一可尋址模式寄存器具有二進制地址“0000”，則對應(yīng)的第二可尋址模式寄存器具有的地址為“11111”，另一對將是“0001”和“1110”，并且以此類推。
[0026]在每個DRAM具有八對模式寄存器的一個示例中，每個DRAM的八個不同的模式寄存器可以用于不同模式寄存器設(shè)置，正如本發(fā)明中，這些是第一模式寄存器。其它八個模式寄存器將不用于存儲配置數(shù)據(jù)，正如本發(fā)明中，這些是第二模式寄存器。
[0027]在另一個示例中，對第一可尋址模式寄存器中的具體一個的存取可以被DRAM認(rèn)為是“空操作”存取。相反，第一可尋址模式寄存器的所述具體一個的地址被用于從控制器向系統(tǒng)寄存器發(fā)送配置信息。
[0028]在每個DARAM的八對模式寄存器的一個示例中，MRS命令可以包括第一可尋址模式寄存器的第八個的地址“0111”。DRAM可以被配置為將包括這個地址的命令視作“空操作”。然后該命令可以包括在配置位的位置處的寄存器控制字(RCW)地址和作為系統(tǒng)寄存器的配置數(shù)據(jù)的寄存器控制字。
[0029]該配置信息可用于；例如，時鐘使能、軟復(fù)位或者軟關(guān)電。因而，與現(xiàn)有技術(shù)相反，不用為這些功能提供專用引腳。
[0030]此外，提供一種用于向存儲器系統(tǒng)中的可尋址模式寄存器傳輸模式寄存器設(shè)置命令的方法，該存儲器系統(tǒng)包括系統(tǒng)寄存器和第一 DRAM集合和第二 DRAM集合。每個DRAM至少包括一對第一可尋址模式寄存器和第二可尋址模式寄存器，其中，第二模式寄存器的二進制地址是第一模式寄存器的反轉(zhuǎn)的二進制地址。[0031]該系統(tǒng)寄存器接收模式寄存器設(shè)置命令，該命令包括地址位和配置位。系統(tǒng)寄存器向第一 DRAM集合發(fā)送模式寄存器設(shè)置命令。系統(tǒng)寄存器以反轉(zhuǎn)形式向第二 DRAM集合發(fā)送模式寄存器設(shè)置命令。
[0032]作為一個示例，系統(tǒng)寄存器第二次以反轉(zhuǎn)形式接收模式寄存器設(shè)置命令。系統(tǒng)寄存器可以向第一 DRAM集合發(fā)送反轉(zhuǎn)的模式寄存器設(shè)置命令。系統(tǒng)寄存器可以以反轉(zhuǎn)形式向第二 DRAM集合發(fā)送反轉(zhuǎn)的模式寄存器設(shè)置命令。包含在寄存器設(shè)置命令中的配置位將被存儲在這兩個DRAM集合尋址的第一模式寄存器中。
[0033]在另一個示例中，如果包含在模式寄存器設(shè)置命令中的地址是第二模式寄存器的地址，則DRAM被配置為反轉(zhuǎn)模式寄存器設(shè)置命令。反轉(zhuǎn)之后，該地址是第一模式寄存器的地址，并且配置位被存儲在被尋址的第一模式寄存器中。
[0034]在一個方面,提供一種向存儲器系統(tǒng)中的系統(tǒng)寄存器發(fā)送寄存器控制字的方法。該存儲器系統(tǒng)包括系統(tǒng)寄存器和第一 DRAM集合和第二 DRAM集合。每個DRAM包括至少一對第一可尋址模式寄存器和第二可尋址模式寄存器。在一對中，第二模式寄存器的二進制地址是第一模式寄存器的反相地址。系統(tǒng)寄存器接收包括地址位和配置位的模式寄存器設(shè)置命令。地址位指定被DRAM認(rèn)為是空操作(NOP)存取的可尋址模式寄存器的具體一個。所述配置位包括系統(tǒng)寄存器的寄存器控制字地址和配置數(shù)據(jù)。系統(tǒng)寄存器檢測模式寄存器中的所述具體一個的地址。該系統(tǒng)寄存器將配置數(shù)據(jù)存儲在配置寄存器中的寄存器控制字地址處。
[0035]因而，系統(tǒng)寄存器不需要通過將片選輸出保持高來阻止存取。不必須實時阻止，而且增強了寄存器性能。
【專利附圖】

【附圖說明】
[0036]參照附圖描述示例性實施方式，其中:
[0037]圖1是一種存儲器系統(tǒng)的簡化示意圖的示例；
[0038]圖2是一種系統(tǒng)寄存器的簡化不意圖的不例；
[0039]圖3是示出MRS命令和MRS命令的改變的簡化示例的示例性表格；
[0040]圖4是示出MRS命令和對MRS命令的改變的簡化示例的示例性表格；以及
[0041]圖5是示出用于系統(tǒng)寄存器的配置的MRS命令和對命令的改變的簡化示例的示例性表格。
【具體實施方式】
[0042]圖1示例性表示包括存儲器系統(tǒng)10和存儲器控制器12的電子裝置。在該示例性實施方式中，存儲器控制器12不是存儲器系統(tǒng)10的部分。在其它實施方式中，控制器可以被包括在存儲器系統(tǒng)中。
[0043]存儲器系統(tǒng)10包括系統(tǒng)寄存器14、具有DRAM16A和16B的第一動態(tài)隨機存取存儲器(DRAM)集合、具有DRAM16C和16D的第二 DRAM集合。每個DRAM16A-16D分別包括多個模式寄存器18A到18D。例如，在每個DRAM中可具有16個模式寄存器，即MRO到MR15。在每個DRAM中還可以僅有8個模式寄存器。在每個DRAM中至少存在2個模式寄存器。模式寄存器可以形成模式寄存器對，并且更具體地，第一可尋址模式寄存器和第二可尋址模式寄存器的對。在該對中，第二模式寄存器的二進制地址可以是第一模式寄存器的反相地址。應(yīng)理解，每個DRAM包括相同地址下的可尋址的模式寄存器。例如，每個DRAM中的MRO可以具有二進制地址“0000”，而MRl5具有二進制地址“1111”。
[0044]存儲器16A到16D可以與系統(tǒng)寄存器14 一起在被稱為RDMM (帶寄存器的DMM)的雙列直插式存儲器模塊(DMM)上實現(xiàn)。圖1所示的存儲器系統(tǒng)10僅包括一個RDMM，其由存儲器控制器12控制。本領(lǐng)域技術(shù)人員應(yīng)清楚的是存儲器控制器12可以控制多個存儲器模塊，其中每個存儲器模塊包括系統(tǒng)寄存器和多個DRAM，每個DRAM具有多個模式寄存器。
[0045]系統(tǒng)寄存器14包括輸入端20，其通過線22與存儲器控制器12連接。線22可以包括DRAM塊地址線。存儲器控制器12還由線24連接到系統(tǒng)寄存器14，其中，在線24上發(fā)送時鐘。本領(lǐng)域技術(shù)人員將認(rèn)識到存儲器控制器12可以附加地由數(shù)據(jù)和選通線直接連接到DRAM16A-16D。這些連接對于本發(fā)明不重要，為了簡化表示而省略。
[0046]系統(tǒng)寄存器14包括輸出端26，其由第一地址線27耦合到第一 DRAM集合16A和16B。系統(tǒng)寄存器14還通過時鐘線28與DRAM16A和16B連接。
[0047]系統(tǒng)寄存器14還包括反相輸出端30，其由第二地址線31耦合到第二 DRAM集合16C和16D。系統(tǒng)寄存器14還通過時鐘線32與DRAM16C和16D連接。每個DRAM集合可以包括超過兩個DRAM。
[0048]在操作中，二進制模式寄存器設(shè)置(MRS)命令從存儲器控制器12經(jīng)由線22發(fā)送到系統(tǒng)寄存器14，作為所謂的DB信號。線22可以是DRAM塊地址線。系統(tǒng)寄存器14可以被配置為經(jīng)由輸出端26以非反轉(zhuǎn)形式在線27上向DRAM16A和16B并且更具體地向模式寄存器18A和18B發(fā)送所接收的MRS命令，作為所謂的QA信號。線27可以是DRAM塊地址線。系統(tǒng)寄存器14可以被配置為經(jīng)由反相輸出端30以反轉(zhuǎn)形式在線31上向DRAM16C和16D并且更具體地向模式寄存器18C和18D發(fā)送所接收的MRS命令，作為所謂的QB信號。線31可以是DRAM塊地址線。
[0049]圖2更詳細地示出系統(tǒng)寄存器14。時鐘線24、28和32未表示。系統(tǒng)寄存器14包括四個放大器34A、34B、34C和34D和四個反相放大器36A、36B、36C和36D。系統(tǒng)寄存器14還包括對應(yīng)于圖1所示的輸入端20的四個輸入端20A、20B、20C和20D，它們分別連接到對應(yīng)于圖1中的線22的線22A、22B、22C和22D。DRAM塊地址信號DBAO, DBAU DBGO和DBGl分別在線22A、22B、22C和22D上發(fā)送。
[0050]系統(tǒng)寄存器14還包括對應(yīng)于圖1所示的輸出端26的四個輸出端26A、26B、26C和26D，它們分別連接到對應(yīng)于圖1中的線27的線27A、27B、27C和27D。輸出信號QABA0、QABAU QABGO和AQBGl分別在線27A、27B、27C和27D上發(fā)送。系統(tǒng)寄存器14還包括對應(yīng)于圖1所示的輸出端30的四個反相輸出端30A、30B、30C和30D，其分別連接到線31A、31B、31C 和 31D。輸出信號 QBBAO、QBBA1、QBBGO 和 QBBGl 分別在線 31A、31B、31C 和 31D 上發(fā)送。
[0051]在操作中，信號DBAO經(jīng)由線22A輸入到系統(tǒng)寄存器14，并且在輸出端26A上輸出，作為輸出信號QABAO，其被發(fā)送到第一 DRAM塊或第一 DRAM集合的DRAM 16A和16B。信號DBAO還以反轉(zhuǎn)形式作為信號QBBAO在輸出端30A輸出，其被發(fā)送到第二 DRAM集合的DRAM16C和16D。
[0052]信號DBAl在輸入端20B被輸入到寄存器14并經(jīng)由輸出端26B作為信號QABAl發(fā)送到DRAM16A到16B，并經(jīng)由輸出端30B作為信號QBBAl以反轉(zhuǎn)形式輸出到DRAM16C和16D。類似地，信號DBGO和DBGl被輸入到系統(tǒng)寄存器14，并且以非反轉(zhuǎn)形式作為QABGO和QABGl輸出到DRAM16A和16B，并且以反轉(zhuǎn)形式作為信號QBBGO和QBBGl輸出到DRAM16C和16D。
[0053]圖3到圖5示出根據(jù)本發(fā)明的實施方式的對MRS命令的改變。系統(tǒng)寄存器14在其輸入端20從控制器12接收第一 MRS命令。如圖3中的表的第三行所示，MRS命令可以包括地址位“0001”和配置位“111111111111”。如表的下一行所示，命令可以在輸出端26非反轉(zhuǎn)地輸出到第一 DRAM集合16A和16B。該命令還可以以反轉(zhuǎn)形式在反相輸出端30輸出到第二 DRAM集合16C和16D，如表的第五行所示，具有地址“1000”和配置位“000000000000”。
[0054]接著控制器12可以發(fā)送第二 MRS命令，它是第一 MRS命令的反轉(zhuǎn)副本。反轉(zhuǎn)副本的地址位和配置位在圖3中顯示在標(biāo)題“第二命令”下。如表的下一行所示，命令可以在輸出端26非反轉(zhuǎn)地輸出到第一 DRAM集合16A和16B。該命令還可以以反轉(zhuǎn)形式在反相輸出端30輸出到第二 DRAM集合16C和16D，如圖3中的表最后一行所示。
[0055]命令中包括的配置位將僅存儲在第一模式寄存器的地址處。地址“0001”是第一模式寄存器的地址，而地址“1110”是第二模式寄存器的地址。因而，在第一命令之后，配置位“ 111111111111”將被存儲在第一 DRAM集合的具有地址“0001”的所有第一模式寄存器中。第二 DRAM集合的的模式寄存器中將不存儲任何信息，因為地址位“1110”指示第二模式寄存器。
[0056]在第二命令之后，配置位“111111111111”將被存儲在第二 DRAM集合的具有地址“0001”的所有第一模式寄存器中。第一 DRAM集合的模式寄存器中將不存儲任何信息，因為地址位“1110”指示第二模式寄存器。
[0057]在兩個命令之后，兩個DRAM集合中具有具有地址“0001”的全部第一模式寄存器將包括相同的配置位。
[0058]在另一個實施方式中,MRS命令可以僅從控制器向系統(tǒng)控制器14發(fā)送一次。如圖4中的表的第二行所示，MRS命令可以包括地址位“0001”和配置位“111111111111”。如表的下一行所示，該命令可以在輸出端26非反轉(zhuǎn)地輸出到第一 DRAM集合16A和16B。該命令還可以以反轉(zhuǎn)形式在反相輸出端30以反相形式輸出到第二 DRAM集合16C和16D，如表的倒
數(shù)第二行所示。
[0059]根據(jù)本發(fā)明的該實施方式，DRAM被配置為檢測命令中包含的地址是否是第二模式寄存器的地址。在此情況下，該命令將被反轉(zhuǎn)。此外，命令中包含的配置位將僅存儲在第一模式寄存器的地址處。
[0060]因而，配置位“ 111111111111”將存儲在第一 DRAM集合中的具有地址“0001”的全部第一模式寄存器中。第二 DRAM集合將檢測指示第二模式寄存器的地址“ 1110”，從而反轉(zhuǎn)該明了，如圖4中的表的最后一行所示。接著，第二DRAM集合將存儲配置位“ 111111111111”在具有地址“0001”的全部第一模式寄存器中。
[0061]換句話說，兩個DRAM集合中的具有地址“0001”的全部第一模式寄存器將包括相同的配置位。
[0062]根據(jù)本發(fā)明的另一個實施方式，寄存器控制字可以通過使用MRS命令被發(fā)送到系統(tǒng)寄存器。如圖5第二行所示，控制器12可以發(fā)送MRS命令，其包括地址位“0111”和配置位“ 101011111111 ”。如表的下一行所示，該命令可以在輸出端26非反轉(zhuǎn)地輸出到第一 DRAM集合16A和16B。該命令還可以以反相形式在反相輸出端30輸出到第二 DRAM集合16C和16D，如表的第四行所示。地址位“0111”可以指定第一模式寄存器但是被全部DRAM認(rèn)為是“空操作”存取。換句話說，DRAM將不對命令反應(yīng)。(反轉(zhuǎn)的)地址位“1000”可以指定第二模式寄存器和因此將不被DRAM考慮。然而，系統(tǒng)寄存器14可以被配置為將地址位“0111”當(dāng)作寄存器字被發(fā)送的信息，表示系統(tǒng)寄存器自身的配置信息。接著，配置位“0101”的前四位可以是寄存器控制字地址，而其它位“ 11111111”可以代表系統(tǒng)寄存器自身的配置數(shù)據(jù)。
[0063]根據(jù)本發(fā)明，在MRS存取期間，存儲器系統(tǒng)可以保持地址反轉(zhuǎn)。因而不擾動信號完整性和VTT穩(wěn)壓器的電流。電壓VTT通常是工作電壓的一半，因此，例如在500mV到600mV的范圍內(nèi)。在現(xiàn)有技術(shù)中，地址反轉(zhuǎn)必須被關(guān)閉而且時序必須從每個命令一個時鐘改變?yōu)槊總€命令三個時鐘。在多個連續(xù)MRS命令的情況下，根據(jù)現(xiàn)有技術(shù)，存儲器系統(tǒng)必須確保VTT穩(wěn)壓器足夠強壯以支持大量的輸出同時切換到相同電平。相反，在根據(jù)本發(fā)明的系統(tǒng)中不必要太大的VTT穩(wěn)壓器以在MRS命令期間支持同時切換大量的輸出端。
[0064]本領(lǐng)域技術(shù)人員將認(rèn)識到在所要求保護的本發(fā)明的范圍內(nèi)，可以對所描述的示例性實施方式進行修改，并且可能有許多其它的實施方式。
【權(quán)利要求】
1.一種存儲器系統(tǒng)，其包括: 第一動態(tài)隨機存取存儲器集合，即DRAM集合，和第二 DRAM集合，每個DRAM至少具有第一可尋址模式寄存器和第二可尋址模式寄存器，其中所述第二模式寄存器的二進制地址是所述第一模式寄存器的反轉(zhuǎn)的二進制地址；和 系統(tǒng)寄存器，所述系統(tǒng)寄存器具有被配置為耦合到控制器的輸入端、經(jīng)由第一地址線耦合到所述第一 DRAM集合的輸出端和經(jīng)由第二地址線耦合到第二 DRAM集合的反相輸出端，其其中，所述系統(tǒng)寄存器被配置為在所述輸入端接收包括地址位和配置位的模式寄存器設(shè)置命令，并且經(jīng)由所述輸出端將所述模式寄存器設(shè)置命令非反相地輸出到所述第一DRAM集合，以及經(jīng)由所述反相輸出端以反相形式將所述模式寄存器設(shè)置命令輸出到所述第二 DRAM集合。
2.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述系統(tǒng)進一步包括控制器，其中，所述控制器被配置為向所述系統(tǒng)寄存器發(fā)送每個模式寄存器設(shè)置命令，其后是所述命令的反轉(zhuǎn)副本，并且其中所述dram被配置為忽略對所述第二可尋址模式寄存器的任何存取。
3.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述DRAM被配置為將對所述第二可尋址模式寄存器的存取當(dāng)作對具有反轉(zhuǎn)配置位的所述第一可尋址寄存器的存取。
4.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng)，其中每個DRAM包括多對第一可尋址模式寄存器和第二可尋址模式寄存器，其中，在一對中，所述第二模式寄存器的所述二進制地址是所述第一模式寄存器的所述反轉(zhuǎn)的二進制地址。
5.根據(jù)權(quán)利要求4所述的存儲器系統(tǒng)，其中，對第一可尋址模式寄存器和第二可尋址模式寄存器中的具體一個的存取被所述DRAM視為空操作存取，即NOP存取，并且其中所述系統(tǒng)寄存器被配置為將包括所述模式寄存器的其中一個的模式寄存器設(shè)置命令當(dāng)作所述系統(tǒng)寄存器的配置信息。
6.根據(jù)權(quán)利要求5所述的存儲器系統(tǒng)，其中所述配置信息包括時鐘使能CKE、軟復(fù)位和軟關(guān)電中的一個。
7.一種用于向存儲器系統(tǒng)中的可尋址模式寄存器傳輸模式寄存器設(shè)置命令的方法，所述存儲器系統(tǒng)具有系統(tǒng)寄存器，和第一 DRAM集合和第二 DRAM集合，每個DRAM至少具有一對第一可尋址模式寄存器和第二可尋址模式寄存器，其中，在一對中，第二模式寄存器的二進制地址是所述第一模式寄存器的反轉(zhuǎn)的二進制地址；所述方法包括以下步驟: 由所述系統(tǒng)寄存器接收包括地址位和配置位的模式寄存器設(shè)置命令； 從所述系統(tǒng)寄存器將所述模式寄存器設(shè)置命令非反相地發(fā)送到所述第一 DRAM集合；以及 從所述系統(tǒng)寄存器以反相形式將所述模式寄存器設(shè)置命令發(fā)送到所述第二 DRAM集入口 ο
8.根據(jù)權(quán)利要求7所述的方法，其中所述方法進一步包括以下步驟: 由所述系統(tǒng)寄存器以反相形式接收所述模式寄存器設(shè)置命令； 從所述系統(tǒng)寄存器將所述反轉(zhuǎn)的模式寄存器設(shè)置命令發(fā)送到所述第一 DRAM集合； 從所述系統(tǒng)寄存器將所述反轉(zhuǎn)的模式寄存器設(shè)置命令發(fā)送到所述第二 DRAM集合；以及 將包含在所述寄存器設(shè)置命令中的所述配置位存儲在被尋址的所述第一模式寄存器中。
9.根據(jù)權(quán)利要求7所述的方法，其中所述方法進一步包括以下步驟:如果其中包含的所述地址是第二模式寄存器，則在所述DRAM中反轉(zhuǎn)所述模式寄存器設(shè)置命令，以及因此將包含在所述寄存器設(shè)置命令中的反轉(zhuǎn)的配置位存儲在被尋址的所述第一模式寄存器中。
10.一種用于向存儲器系統(tǒng)中的系統(tǒng)寄存器發(fā)送寄存器控制字的方法，所述存儲器系統(tǒng)具有所述系統(tǒng)寄存器，和第一 DRAM集合和第二 DRAM集合，每個DRAM具有至少一對第一可尋址模式寄存器和第二可尋址模式寄存器，其中，在一對中，所述第二模式寄存器的二進制地址是所述第一模式寄存器的反轉(zhuǎn)的地址；所述方法包括以下步驟: 由所述系統(tǒng)寄存器接收包括地址位和配置位的模式寄存器設(shè)置命令；其中所述地址位指定被所述DRAM視為是NOP存取的所述可尋址模式寄存器的具體一個，并且其中所述配置位包括所述系統(tǒng)寄存器的寄存器控制字地址和配置數(shù)據(jù)； 檢測所述系統(tǒng)寄存器中的所述模式寄存器中的所述具體一個的所述地址；以及 將所述配置數(shù)據(jù)存儲在所·述系統(tǒng)寄存器中的所述寄存器控制字地址處。
【文檔編號】G11C11/4096GK103718246SQ201280036448
【公開日】2014年4月9日 申請日期:2012年7月23日 優(yōu)先權(quán)日:2011年7月22日
【發(fā)明者】I·E·弗蘭克 申請人:德克薩斯儀器股份有限公司