專利名稱：使用命令/地址校準(zhǔn)的存儲器裝置、系統(tǒng)和方法
使用命令/地址校準(zhǔn)的存儲器裝置、系統(tǒng)和方法相關(guān)申請的交叉引用本申請要求2011年3月28日向美國專利商標(biāo)局提交的、號碼為61/468，204的美國臨時(shí)申請以及2011年6月23日向韓國知識產(chǎn)權(quán)局提交的、號碼為10-2011-0061319的韓國專利申請的優(yōu)先權(quán)，它們所公開的內(nèi)容通過引用以其整體并入本文。
背景技術(shù)：
本發(fā)明構(gòu)思涉及一種存儲器裝置、系統(tǒng)和方法，并且更為特別地，涉及命令/地址校準(zhǔn)。在存儲器系統(tǒng)中，例如動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)系統(tǒng)中，通過存儲器控制器與DRAM之間的總線進(jìn)行發(fā)送和接收的信號遭遇傳播延遲。該傳播延遲可由不同的因素導(dǎo)致， 例如存在于總線、基板或類似物之上的互連電容器和寄生電容。隨著DRAM的數(shù)據(jù)速率增長，傳播延遲和/或傳播延遲的各種變型降低了信號的完整性。期望尋求一種針對信號之間(例如數(shù)據(jù)信號和時(shí)鐘信號之間、命令信號和時(shí)鐘信號之間和/或地址信號和時(shí)鐘信號之間)的信號偏差(signal skew)的優(yōu)化信號窗口或補(bǔ)償。

發(fā)明內(nèi)容
公開了命令/地址校準(zhǔn)方法、以及使用命令/地址校準(zhǔn)的存儲器裝置和存儲器系統(tǒng)。根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種與存儲器裝置交互的方法，包括在命令/地址總線上發(fā)送校準(zhǔn)命令；在命令/地址總線上發(fā)送n個(gè)第一測試信號序列，其中n為大于或等于2的整數(shù)；與1!個(gè)第一測試信號中的每一個(gè)一起在第一時(shí)鐘線上發(fā)送一時(shí)鐘信號，n個(gè)第一測試信號的每一個(gè)分別在關(guān)于時(shí)鐘信號的第一至第n相位進(jìn)行發(fā)送，第一至第n相位中的每一個(gè)與另一個(gè)不同；在數(shù)據(jù)總線上接收n個(gè)第二測試信號的序列，其分別由在命令/地址總線上發(fā)送的n個(gè)第一測試信號序列獲得；比較n個(gè)第一測試信號和n個(gè)第二測試信號；以及響應(yīng)于n個(gè)第一測試信號和所接收的n個(gè)第二測試信號的比較，基于時(shí)鐘信號確定將在命令/地址總線上發(fā)送的信號的優(yōu)選相位。n個(gè)第一測試信號的每一個(gè)包含在命令/地址總線上并行發(fā)送的第一多個(gè)比特，其后可跟隨在命令/地址總線上并行發(fā)送的第二多個(gè)比特。每個(gè)第一多個(gè)比特和第二多個(gè)比特可包含分組。針對n個(gè)第一測試信號的每一個(gè)，第一多個(gè)比特可在時(shí)鐘信號的上升沿和時(shí)鐘信號的下降沿之一處進(jìn)行發(fā)送，并且第二多個(gè)比特可在時(shí)鐘信號的上升沿和時(shí)鐘信號的下降沿中的另一個(gè)處進(jìn)行發(fā)送。n個(gè)第二測試信號的序列的至少一部分可在數(shù)據(jù)選通線上接收，或至少在校準(zhǔn)模式期間在專用于校準(zhǔn)的線上接收。該方法可進(jìn)一步包括，確定第二測試信號中的每一個(gè)是否與相應(yīng)的第一測試信號相同。優(yōu)選相位可被確定為與第一至第n相位之一對應(yīng)。
確定優(yōu)選相位可通過確定第一至第n相位的相位序列獲得，該相位序列的每個(gè)相位對應(yīng)于被確定為有效的第二測試信號。根據(jù)另一方面，接口訓(xùn)練方法可包括在命令/地址總線上發(fā)送第一校準(zhǔn)信號至半導(dǎo)體裝置；與發(fā)送該第一校準(zhǔn)信號一起，發(fā)送時(shí)鐘信號至半導(dǎo)體裝置，該時(shí)鐘信號向半導(dǎo)體裝置提供定時(shí)以鎖存第一校準(zhǔn)信號的邏輯電平；在數(shù)據(jù)總線上從半導(dǎo)體裝置接收第二校準(zhǔn)信號，該第二校準(zhǔn)信號由第一校準(zhǔn)信號的鎖存邏輯電平獲得；與發(fā)送時(shí)鐘信號一起，在命令/地址總線上發(fā)送命令和地址信號至第一半導(dǎo)體裝置，命令和地址信號與時(shí)鐘信號之間的相位響應(yīng)于第二校準(zhǔn)信號。該方法可進(jìn)一步包括，在發(fā)送第一校準(zhǔn)信號時(shí)，在與命令/地址總線分離的第一線上發(fā)送讀取請求信號至半導(dǎo)體裝置。該第一線可為時(shí)鐘使能線。 該第一校準(zhǔn)信號可包括以至少兩倍于時(shí)鐘信號時(shí)段的速率傳送的數(shù)據(jù)分組序列。發(fā)送第一校準(zhǔn)信號至半導(dǎo)體裝置可包括，在命令/地址總線的多條線的每一條上都發(fā)送訓(xùn)練圖案。該訓(xùn)練圖案針對命令/地址總線的多條線的每一個(gè)可以是相同的。命令和地址信號與時(shí)鐘信號之間的相位可針對命令/地址總線的多條線的每一個(gè)單獨(dú)進(jìn)行調(diào)整。可在命令/地址總線的第一線上基于時(shí)鐘信號以第一相位發(fā)送第一信號，并且可在命令/地址總線的第二線上基于時(shí)鐘信號以第二相位發(fā)送第二信號。當(dāng)半導(dǎo)體裝置為第一半導(dǎo)體裝置時(shí)，該方法可包括在命令/地址總線上發(fā)送第三校準(zhǔn)信號至第二半導(dǎo)體裝置；與發(fā)送該第三校準(zhǔn)信號一起發(fā)送時(shí)鐘信號至該第二半導(dǎo)體裝置，該時(shí)鐘信號向半導(dǎo)體裝置提供定時(shí)以鎖存該第三校準(zhǔn)信號的邏輯電平；在數(shù)據(jù)總線上從第二半導(dǎo)體裝置接收第四校準(zhǔn)信號，該第四校準(zhǔn)信號由該第三校準(zhǔn)信號的鎖存邏輯電平獲得；與發(fā)送時(shí)鐘信號一起，在命令/地址總線上發(fā)送命令和地址信號至第二半導(dǎo)體裝置，命令和地址信號與時(shí)鐘信號之間的相位對應(yīng)于該第四校準(zhǔn)信號。根據(jù)另一方面，在存儲器裝置的命令/地址總線上的校準(zhǔn)通信的方法可包括在時(shí)鐘信號線上接收時(shí)鐘信號；在命令/地址總線上接收校準(zhǔn)命令；在命令/地址總線上，在時(shí)鐘信號的上升沿和時(shí)鐘信號的下降沿之一處接收第一測試數(shù)據(jù)分組，以產(chǎn)生第一信息；在命令/地址總線上，在時(shí)鐘信號的上升沿和時(shí)鐘信號的下降沿的另一個(gè)處接收第二測試數(shù)據(jù)分組，以產(chǎn)生第二信息；以及在數(shù)據(jù)總線上傳送第一信息和第二信息。該方法可包括在時(shí)鐘信號的上升沿和下降沿處，在命令/地址總線上接收命令和地址。本發(fā)明還預(yù)期系統(tǒng)和裝置。例如，半導(dǎo)體器件可包括時(shí)鐘發(fā)生器，被配置為產(chǎn)生時(shí)鐘信號；時(shí)鐘輸出端子(terminal)，連接至?xí)r鐘發(fā)生器并被配置為輸出時(shí)鐘信號；命令發(fā)生器電路，被配置為產(chǎn)生命令；地址產(chǎn)生器電路，被配置為產(chǎn)生地址；多個(gè)命令/地址端子；命令/地址緩沖器，具有連接至命令/地址端子的輸出，該命令/地址緩沖器被連接至命令發(fā)生器電路和地址發(fā)生器電路，以通過命令/地址端子從半導(dǎo)體裝置向外部傳送命令和地址信號；相位控制器，被配置為控制命令/地址緩沖器在命令/地址總線上傳送n個(gè)訓(xùn)練圖案的序列，n為大于2的整數(shù)，該相位控制器被配置為調(diào)整n個(gè)訓(xùn)練圖案中的至少一些訓(xùn)練圖案的關(guān)于時(shí)鐘信號的相位；數(shù)據(jù)端子；以及數(shù)據(jù)緩沖器，連接至數(shù)據(jù)端子；其中相位控制器被配置為響應(yīng)于經(jīng)數(shù)據(jù)端子由數(shù)據(jù)緩沖器通所接收的第一信息，調(diào)整命令和地址信號的關(guān)于時(shí)鐘信號的相位。系統(tǒng)可包括這種裝置和/或?qū)嵤┻@種方法。本發(fā)明不限于在該發(fā)明內(nèi)容描述中所描述的特征，并且范圍和適用性可參考以下詳細(xì)描述而顯而易見。


從結(jié)合附圖的以下詳細(xì)描述，本發(fā)明構(gòu)思的示例性實(shí)施例將能被更加清楚地理解，其中圖I和圖2為描述命令/地址校準(zhǔn)概念的定時(shí)圖；圖3為描述執(zhí)行命令/地址校準(zhǔn)的存儲器系統(tǒng)的框圖；圖4A和圖4B為描述諸如由圖3所示的存儲器系統(tǒng)所執(zhí)行的命令/地址校準(zhǔn)的 圖；圖5為可用于實(shí)現(xiàn)此處所描述的一個(gè)或多個(gè)命令/地址校準(zhǔn)實(shí)施例的存儲器系統(tǒng)的第一示例的框圖；圖6為根據(jù)第一實(shí)施例描述命令/地址校準(zhǔn)方法的表格；圖7為根據(jù)第一實(shí)施例描述模式寄存器命令設(shè)置方法的圖；圖8為示意根據(jù)實(shí)施例描述命令/地址信號和DQ焊盤之間的映射的示例的圖；圖9為不意根據(jù)另一實(shí)施例描述命令/地址彳目號和DQ和DQS焊盤之間映射的另一示例的圖；圖10為根據(jù)另一實(shí)施例描述命令/地址校準(zhǔn)方法的圖；圖11為示出根據(jù)另一實(shí)施例描述命令/地址信號和DQ焊盤之間映射的示例的圖；圖12為示出根據(jù)另一實(shí)施例描述命令/地址信號和DQ焊盤之間映射的另一示例的圖；圖13為根據(jù)另一實(shí)施例描述命令/地址校準(zhǔn)方法的圖；圖14為根據(jù)另一實(shí)施例描述模式寄存器命令設(shè)置方法的圖；圖15為示出根據(jù)另一實(shí)施例描述命令/地址信號和DQ焊盤之間映射的的示例的圖；圖16為示出根據(jù)另一實(shí)施例描述命令/地址信號和DQ焊盤之間映射的另一示例的圖；圖17為示出根據(jù)另一實(shí)施例描述命令/地址信號和DQ焊盤之間映射的另一示例的圖；圖18為根據(jù)另一實(shí)施例的命令/地址校準(zhǔn)方法的圖；圖19為示出根據(jù)另一實(shí)施例描述命令/地址信號和DQ焊盤之間映射的示例的圖；圖20為示出根據(jù)另一實(shí)施例描述命令/地址信號和DQ焊盤之間映射的另一示例的圖；圖21為示出可用于實(shí)現(xiàn)此處描述的一個(gè)或多個(gè)命令/地址校準(zhǔn)實(shí)施例的存儲器系統(tǒng)的另一示例的框圖；以及
圖22為示出可用于實(shí)現(xiàn)此處描述的一個(gè)或多個(gè)命令/地址校準(zhǔn)實(shí)施例的存儲器系統(tǒng)的另一示例的框圖。
具體實(shí)施例方式在下文中，將參考其中示出了本發(fā)明優(yōu)選實(shí)施例的附圖來詳細(xì)描述本發(fā)明構(gòu)思的示例性實(shí)施例。提供本發(fā)明構(gòu)思的示例性實(shí)施例以更加完整地向本領(lǐng)域普通技術(shù)人員描述本發(fā)明構(gòu)思。但是，本發(fā)明可以不同形式來具體實(shí)施，并且不應(yīng)被解釋為受限于此處所闡明的示例性實(shí)施例。即，示例性實(shí)施例僅為——示例——許多實(shí)現(xiàn)和變體是可能的，不需要此處描述各種細(xì)節(jié)?？梢詫Ρ景l(fā)明構(gòu)思進(jìn)行各種改變，并且本發(fā)明構(gòu)思可具有多種形式。但是，這些實(shí)施例并非意在將本發(fā)明構(gòu)思限制在所公開的特定實(shí)施例中，并且應(yīng)當(dāng)理解這些實(shí)施例包含在本發(fā)明構(gòu)思的精神和范圍之內(nèi)的所有改變、等價(jià)物和替換。貫穿附圖，相同的參考數(shù)字指代相同組件。在附圖中，為了清楚的目的結(jié)構(gòu)可能被放大。 此處所使用的術(shù)語僅出于描述實(shí)施例的目的而非意在限制示例性實(shí)施例。正如此處所使用的，單數(shù)形式意在同樣包含復(fù)數(shù)形式，除非上下文中有另外的清楚指示。將進(jìn)一步理解，術(shù)語“包含”、“包括”和/或“具有”(及相關(guān)術(shù)語)指示的是既定特征、數(shù)量、步驟、操作、組件、元件、或其組合，但是并不排除附加的一個(gè)或多個(gè)其他特征、數(shù)量、步驟、操作、組件、元件或其組合的存在，除非另外說明。將理解的是，當(dāng)一個(gè)元件被指為被“連接”或“耦合”至其他元件時(shí)，它可以是直接地連接或耦合至其他元件，或是存在居間元件。相反，當(dāng)一個(gè)元件被指為被“直接連接”或“直接耦合”至另一元件，則不存在居間元件。正如此處所使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)聯(lián)列出項(xiàng)目的任何和所有組合，并且可被縮寫為“/”。將理解的是，雖然術(shù)語第一、第二等可在此處用于描述各種元件，這些元件不應(yīng)當(dāng)受限于這些術(shù)語。這些術(shù)語僅用于將一個(gè)元件與其它元件區(qū)分開。例如，第一信號可以被稱為第二信號，并且類似的，第二信號可以被稱為第一信號而不背離本公開的教導(dǎo)。除非另外限定，此處使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有相同的含義，正如示例性實(shí)施例所屬技術(shù)領(lǐng)域的普通技術(shù)人員所通常理解的那樣。將進(jìn)一步理解的是，諸如那些在常用字典中所定義的術(shù)語，還應(yīng)當(dāng)理解，諸如在通常使用的詞典中定義的那些術(shù)語應(yīng)當(dāng)被理解為具有和在相關(guān)技術(shù)的內(nèi)容中的意思一致的意思，并且不應(yīng)當(dāng)被解釋為理想化的或超出正規(guī)認(rèn)識的，除非這里做了特別的定義。期望半導(dǎo)體存儲器裝置的高速操作以及低功耗。例如，可能期望滿足低功耗雙倍數(shù)據(jù)速率(low power double data rate, LPDDR)規(guī)范的動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)。LPDDR DRAM系統(tǒng)在時(shí)鐘信號的上升和下降沿處在DRAM和諸如存儲器控制器的外部裝置之間雙向傳送和接收數(shù)據(jù)。作為加速存儲器操作的一種方式，命令和地址可在時(shí)鐘信號的上升和下降沿處被傳送至存儲器裝置(例如，存儲器芯片，諸如DRAM或NAND閃存芯片)。該存儲器裝置被配置為在時(shí)鐘信號的上升沿處和下降沿處鎖存命令和/或地址信息。用于傳送命令信號和地址信號的公共信號(common signal)被稱為命令/地址信號CMD/ADDR或CA。引腳、端子、總線線、內(nèi)部導(dǎo)體或傳送命令/地址信號的其他信號路徑可同樣在此處使用首字母縮寫詞CA指代。
圖I和2為描述命令/地址校準(zhǔn)的示例的定時(shí)圖。參考圖I，一對時(shí)鐘信號(時(shí)鐘信號對CK和CKB)和多個(gè)命令/地址信號CMD/ADDR的相對定時(shí)可通過校準(zhǔn)(一起或是單獨(dú)地)進(jìn)行調(diào)整，從而每個(gè)命令/地址CMD/ADDR窗口的中部被定位以對存儲器裝置的輸入操作(例如鎖存操作)的時(shí)間安排進(jìn)行優(yōu)化。圖I表示已調(diào)整的命令/地址信號CMD/ADDR，從而每個(gè)命令/地址CMD/ADDR窗口的中部處于時(shí)鐘信號CK的上升沿與時(shí)鐘信號CKB的下降沿交叉的定時(shí)處(反之亦然，處于時(shí)鐘信號CKB的上升沿與時(shí)鐘信號CK的下降沿交叉的定時(shí)處)。該交叉可對應(yīng)于時(shí)鐘信號CK和CKB彼此相等(例如，具有相同的電壓電平)的時(shí)刻。雖然圖I僅僅示意了一個(gè)命令/地址CMD/ADDR信號(例如，許多導(dǎo)體CMD/ADDR總線的導(dǎo)線上的信號)的命令/地址CMD/ADDR窗口，但是多個(gè)命令/地址CMD/ADDR信號(例如，在各自不同的命令/地址CMD/ADDR信號路徑上接收的多個(gè)命令/地址CMD/ADDR信號)中的每個(gè)都可如圖I所示的那樣排列，并且以下討論有關(guān)于每個(gè)這樣的命令/地址CMD/ADDR信號。命令/地址信號定時(shí)被調(diào)整或匹配于時(shí)鐘信號CK和CKB的上升/下降沿。當(dāng)命令/地址CMD/ADDR窗口的中間位于對應(yīng)于時(shí)鐘信號CK和CKB的上升和下降沿之間的交叉的位置時(shí)，命令/地址CMD/ADDR的定時(shí)余量(timingmargin)可被最大化或是相對改善。圖I可表示如從接收時(shí)鐘信號CK和CKB以及命令/地 址信號CMD/ADDR的存儲器裝置所見的時(shí)鐘信號CK和CKB以及命令/地址信號CMD/ADDR的相對定時(shí)。時(shí)鐘信號CK和CKB以及命令/地址信號CMD/ADDR可由外部源(例如，存儲器控制器、CPU、主機(jī)等)產(chǎn)生，并且由外部源產(chǎn)生的時(shí)鐘信號CK和CKB和命令/地址信號CMD/ADDR之間的相對定時(shí)可以在傳送期間改變，因此所產(chǎn)生的相對定時(shí)不同于由存儲器裝置所見的相對定時(shí)(例如，由外部源產(chǎn)生的相對定時(shí)可以不同于圖I所示的相對定時(shí))。由于信號路徑之間的變化，例如布局、信號驅(qū)動(dòng)能力等的變化，在時(shí)鐘信號CK和CKB以及命令/地址信號CMD/ADDR從外部源傳送至存儲器裝置的過程中，可以在時(shí)鐘信號CK和CKB與命令/地址信號CMD/ADDR之間產(chǎn)生傳播時(shí)間差異。如圖2所示，命令/地址CMD/ADDR窗口的中間可以早于或晚于時(shí)鐘信號CK和CKB的上升和下降沿，因此減少了命令/地址CMD/ADDR的定時(shí)余量。在圖2所示的四個(gè)命令/地址信號CMD/ADDR(CA1、CA2、CA3和CA4)中，針對第一命令/地址信號CMD/ADDR CAl和第二命令/地址信號CMD/ADDR CA2，時(shí)鐘信號CK和CKB的定時(shí)可落后于CAl和CA2信號的窗口的中間。如果第一命令/地址信號CMD/ADDR CAl和第二命令/地址信號CMD/ADDR CA2的定時(shí)通過校準(zhǔn)而推遲(postpone)，則CAl和CA2的每個(gè)命令/地址CMD/ADDR窗口的中部可被定位以對應(yīng)于時(shí)鐘信號CK和CKB的上升沿和下降沿之間的交叉。在該推遲之后被存儲器裝置接收時(shí)，CAl和CA2的每個(gè)命令/地址CMD/ADDR的中部可隨CK和CKKB的上升/下降沿出現(xiàn)。針對第四命令/地址信號CMD/ADDR CA4，通過校準(zhǔn)可將時(shí)鐘信號CK和CKB的定時(shí)推遲，或者可將第四命令/地址信號CMD/ADDR CA4的定時(shí)提前，從而每個(gè)命令/地址CMD/ADDR窗口的中間位于對應(yīng)于時(shí)鐘信號的上升沿和下降沿之間的交叉的位置。圖3為執(zhí)行命令/地址校準(zhǔn)的存儲器系統(tǒng)10的示例的框圖。參考圖3，存儲器系統(tǒng)10包括存儲器控制器20和存儲器裝置30，兩者之間連接有時(shí)鐘信號線11、命令/地址總線12和DQ總線13。由存儲器控制器20產(chǎn)生的時(shí)鐘信號CK通過時(shí)鐘信號線11提供給存儲器裝置30。與反時(shí)鐘信號CKB —起，時(shí)鐘信號CK可提供為連續(xù)交替反信號。反時(shí)鐘信號CKB可與時(shí)鐘信號CK 一起提供，S卩，由存儲器控制器20產(chǎn)生并提供給存儲器裝置30 (未在圖3中示出)。一對時(shí)鐘信號CK和CKB的上升和下降沿可基于時(shí)鐘信號CK和CKB之間的交叉來進(jìn)行檢測，因此提高了定時(shí)的準(zhǔn)確性。單一時(shí)鐘信號CK(未傳送時(shí)鐘信號CKB)同樣可作為連續(xù)交替反信號提供給時(shí)鐘信號線11。這種實(shí)現(xiàn)減少了存儲器裝置30和存儲器控制器20之間的信號線(以及端子)。在此情況下，為了識別時(shí)鐘信號CK的上升和下降沿，時(shí)鐘信號CK與參考電壓Vref可相互比較。如果在參考電壓Vref中出現(xiàn)了噪音波動(dòng)，則在時(shí)鐘信號CK的檢測中出現(xiàn)偏移，因此與使用一對時(shí)鐘信號CK和CKB相比降低了定時(shí)準(zhǔn)確性。因此，期望使用一對時(shí)鐘信號CK和CKB來傳送彼此互補(bǔ)的連續(xù)交替反向信號。在此情況下，時(shí)鐘信號線11可包括傳送時(shí)鐘信號CK和時(shí)鐘信號CKB的兩條信號線。在本發(fā)明構(gòu)思的實(shí)施例中描述的時(shí)鐘信號CK可描述為時(shí)鐘信號對CK和CKB。為了方便的目的，時(shí)鐘信號對CK和CKB被描述為時(shí)鐘信號CK。由存儲器控制器20產(chǎn)生的命令/地址信號CA通過命令/地址總線12提供給存儲器裝置30。命令/地址總線12可以將命令信號或地址信號傳導(dǎo)(carry)給存儲器裝置30(在任何時(shí)間專有地)和/或命令/地址總線12可在相同時(shí)刻將命令信號和地址信號傳導(dǎo)給存儲器裝置30。存儲器控制器20可通過命令/地址總線12傳送指示命令/地址校準(zhǔn)模式的模式寄存器設(shè)置(MRS)命令。MRS命令可包括校準(zhǔn)模式進(jìn)入命令和校準(zhǔn)模式退出命令?？赏ㄟ^命令/地址總線12傳送指示校準(zhǔn)模式進(jìn)入命令的校準(zhǔn)開始信號或指示校準(zhǔn)模式退出命令的校準(zhǔn)結(jié)束信號。當(dāng)命令/地址總線12由命令/地址信號CA的n條信號線(例如導(dǎo)體)組成，其中n為自然數(shù)，并且命令/地址信號CA在時(shí)鐘信號CK的上升和下降沿處輸入(例如，命令/地址信號CA以雙倍數(shù)據(jù)速率(DDR)傳輸)時(shí)，命令/地址CA信息的2n比特在每時(shí)鐘周期可通過命令/地址總線12從存儲器控制器20提供給存儲器裝置30。在時(shí)鐘信號CK上升沿輸入的命令/地址信號CA以及在時(shí)鐘信號CK的下降沿輸入的命令/地址信號CA每 個(gè)都可以組成命令/地址CA信息的n比特的不同集合。在正常操作中，DQ總線13在存儲器控制器20和存儲器裝置30之間傳送數(shù)據(jù)信號DQ(例如，在寫操作中，數(shù)據(jù)信號DQ從存儲器控制器20傳送給存儲器裝置30，以及在讀操作中，數(shù)據(jù)信號DQ從存儲器裝置30傳送給存儲器控制器20)。與命令/地址校準(zhǔn)(將在下文進(jìn)行進(jìn)一步描述)有關(guān)的信息可在DQ總線13上輸出以提供給存儲器控制器20。DQ總線13連接至存儲器控制器20和存儲器裝置30 二者的DQ焊盤(pad)上(和/或其他裝置端子，諸如焊接凸起)。校準(zhǔn)命令/地址信息信號和DQ焊盤之間的映射可以以各種方式設(shè)置。例如，當(dāng)存儲器裝置30的數(shù)據(jù)信號DQ的比特結(jié)構(gòu)為x32 (DQ[31:0])時(shí)，DQ總線線的數(shù)量為32。當(dāng)命令/地址總線包含10個(gè)導(dǎo)體線并且命令/地址信號CA在時(shí)鐘信號CK的上升沿和下降沿處均傳送10比特時(shí)，在時(shí)鐘CK的每個(gè)時(shí)鐘周期中將有20比特的命令/地址信號CA由存儲器裝置30接收。因?yàn)镈Q總線線的數(shù)量32大于命令/地址信號的數(shù)量20，因此每個(gè)DQ總線線可對應(yīng)于命令/地址信號比特CA中的單獨(dú)一個(gè)，這提供了對應(yīng)于單個(gè)命令/地址信號比特的信息(例如，兩個(gè)DQ總線線可傳送有關(guān)命令/地址總線12的單個(gè)線的命令/地址校準(zhǔn)的命令/地址信息)。因此，映射可以這樣執(zhí)行，針對時(shí)鐘信號CK的每個(gè)周期，在時(shí)鐘信號CK的上升沿輸入的命令/地址信號值被輸出給10個(gè)DQ焊盤[9:0]，并且在時(shí)鐘信號CK的下降沿處輸入的10比特的命令/地址信號被輸出給另外10個(gè)DQ焊盤[19:10]。因此當(dāng)命令/地址CA信號可以以雙倍數(shù)據(jù)速率(DDR)(每個(gè)時(shí)鐘CK周期兩個(gè)比特集合)被傳送給存儲器裝置30，有關(guān)命令/地址校準(zhǔn)的信息可以以單倍數(shù)據(jù)速率(SDR)(每個(gè)時(shí)鐘CK周期一個(gè)比特集合)從存儲器裝置30傳送回存儲器控制器20。注意的是，DQ總線可關(guān)于不同于時(shí)鐘CK的時(shí)鐘傳送數(shù)據(jù)。圖5示意了關(guān)于數(shù)據(jù)選通時(shí)鐘DQS傳送數(shù)據(jù)的實(shí)施例，將在以下進(jìn)一步討論。當(dāng)存儲器裝置30的數(shù)據(jù)信號DQ的比特結(jié)構(gòu)為xl6(DQ[15:0])時(shí)，DQ總線線的數(shù)量為16。因?yàn)镈Q總線線的數(shù)量16小于(每個(gè)時(shí)鐘周期CK所接收到的)命令/地址信號比特的數(shù)量20，因此DQ總線線可能不足以在時(shí)鐘CK的一個(gè)周期期間傳送作為一個(gè)比特設(shè)置的、有關(guān)命令/地址校準(zhǔn)的信息。因此，DQ總線13可隨后傳送有關(guān)命令/地址校準(zhǔn)的信息。例如，DQ總線可以一次傳送有關(guān)在時(shí)鐘信號CK的上升沿輸入給存儲器裝置30的10比特命令/地址信號的命令/地址校準(zhǔn)信息(例如，在DQ總線線DQ
上)，并且隨后傳送有關(guān)在時(shí)鐘信號CK的下降沿輸入的10比特命令/地址信號的命令/地址校準(zhǔn)信息(例 如，還是在DQ總線線DQ
上)。圖4A和圖4B為用于描述圖3所示的可由存儲器系統(tǒng)10執(zhí)行的命令/地址校準(zhǔn)的圖。參考圖4A和圖4B，與圖3結(jié)合，存儲器控制器20檢測由存儲器裝置30進(jìn)行接收的(從存儲器控制器20提供的)命令/地址信號CA窗口與時(shí)鐘信號CK的邊沿的相對位置(或定時(shí))是否是這樣一種情況以使得存儲器裝置30成功地解釋該命令/地址信號。圖4A和圖4B示意了將命令/地址信號多次成功解釋為通過(或P)，以及將命令/地址信號不成功地解釋為失敗(F)。圖4A表示隨著命令/地址總線12的單一命令/地址線傳送命令/地址信號的多個(gè)周期。傳送校準(zhǔn)測試圖案的每個(gè)周期由控制器調(diào)整，以便與在先傳送周期相比改變時(shí)鐘CK和命令/地址信號的相對相位。圖4A和圖4B的示例示意了針對每個(gè)后續(xù)傳送周期改變時(shí)鐘CK周期的1/20 (例如，18度)的相對相位。該相對相位可根據(jù)所期望的準(zhǔn)確度在每個(gè)傳送周期或多或少有所改變。注意的是，針對特定傳送周期，由存儲器裝置30所接收到的時(shí)鐘CK和命令/地址信號的相對相位可不同于由控制器傳送的時(shí)鐘CK和命令/地址信號的相對相位。由于時(shí)鐘信號CK的傳輸以及命令地址總線12的信號線的不同特性，因此從控制器20的傳送到存儲器裝置30的接收所經(jīng)歷的時(shí)間可以是不同的。這種不同的特性可包括信號路徑長度的不同、信號路徑傳導(dǎo)系數(shù)(例如，由于導(dǎo)體大小)的不同、信號路徑的寄生電容(例如，來自旁路)的不同、溫度的不同等。存儲器控制器20將時(shí)鐘信號CK通過時(shí)鐘信號線11傳送給存儲器裝置30，并且將命令/地址信號CA通過命令/地址總線12的信號線傳送給存儲器裝置30。存儲器裝置30在接收到相位調(diào)整的命令/地址信號CA之后，將由存儲器裝置30解釋的命令/地址信號CA通過DQ總線13傳送給存儲器控制器20。存儲器控制器20檢測哪一個(gè)命令/地址信號的傳送周期成功地將它們的信息傳送給了存儲器裝置30 (通過或P)以及哪一個(gè)傳送周期沒有成功(失敗或F)。圖4A示出了通過若干傳送周期接收到的、在命令/地址總線的線上由存儲器裝置30所接收的時(shí)鐘信號(CMMemory)和多個(gè)命令/地址信號。為了便于描述并且更好地突出命令/地址信號和時(shí)鐘CK的相對位移的偏移，在圖4A中命令/地址信號未以連續(xù)的定時(shí)圖的方式顯示，而是以垂直堆疊的方式顯示，但是應(yīng)當(dāng)注意到在此例中圖4A中示出的每個(gè)CA^emory信號在時(shí)間上順序接收(例如，在命令/地址總線的相同信號線上)。在圖4B中，當(dāng)時(shí)鐘信號CK的邊沿存在于命令/地址信號CA的SI或S2位置時(shí)，存儲器裝置30可能無法成功地解釋命令/地址信號CA (例如，無法在該窗口中鎖存命令/地址信號CA的適當(dāng)?shù)?proper)高邏輯或低邏輯)，并且存儲器控制器20可將與SI和S2相關(guān)聯(lián)的傳送周期認(rèn)定為失敗F。當(dāng)時(shí)鐘信號CK的邊緣出現(xiàn)在位置S3、S4、S5、S6、S7、S8、S9、SlO或Sll時(shí)，該存儲器裝置可成功地解釋命令/地址信號CA (例如，成功地鎖存命令/地址信號CA的適當(dāng)?shù)母哌壿嫽虻瓦壿?，并且該存儲器控制器20可將與S3、S4、S5、S6、S7、S8、S9、SlO或Sll相關(guān)聯(lián)的傳送周期認(rèn)定為通過P。當(dāng)時(shí)鐘信號CK的邊緣出現(xiàn)在命令/地址信號CA的位置S12、或S13時(shí)，存儲器控制器20可將與S12和S13相關(guān)聯(lián)的傳送周期認(rèn)定為失敗F。圖4A和圖4B的描述表示由存儲器裝置30所接收的時(shí)鐘CK的定時(shí)(CMMemory)應(yīng)當(dāng)具有這樣一種定時(shí)，以使得時(shí)鐘信號CK的邊沿必須與將要鎖存的命令/地址信號CA的邏輯同時(shí)發(fā)生(例如，在命令/地址信號CA的正確邏輯窗口發(fā)生)。但是，該表述是出 于方便描述的目的，而非必要的。例如，時(shí)鐘信號CK的邊沿的定時(shí)可以不需要與將要鎖存的邏輯同時(shí)，而是可以在時(shí)間上偏移。例如，除了 CK之外的時(shí)鐘可負(fù)責(zé)觸發(fā)存儲器裝置30進(jìn)行命令/地址信號CA的鎖存。例如，存儲器裝置30可響應(yīng)于時(shí)鐘信號CK而產(chǎn)生內(nèi)部時(shí)鐘ICK，并且這個(gè)內(nèi)部時(shí)鐘ICK可由存儲器裝置30的緩沖器使用(例如，圖5中的CA接收器304)，以在ICK的上升沿或下降沿的時(shí)刻在CA總線12上鎖存命令/地址信號CA的邏輯。即使外部接收的時(shí)鐘CK和內(nèi)部產(chǎn)生的時(shí)鐘ICK具有相同的頻率和占空比(可能事實(shí)并非如此)，CK和ICK也可能在時(shí)間上偏移。因此，外部時(shí)鐘CK的邊沿可能不會與將要鎖存的命令/地址信號CA邏輯在相同的時(shí)間發(fā)生(例如，邊沿可以在由存儲器裝置30鎖存的命令/地址信號CA的邏輯高“I”的窗口之外(之前或之后))。作為另一示例，即使時(shí)鐘CK的邊沿直接輸入給存儲器裝置30的緩沖器以觸發(fā)對輸入至存儲器裝置的信號進(jìn)行鎖存，在鎖存動(dòng)作足以鎖存輸入信號邏輯之前也將會有一些延遲。如上所述，存儲器裝置30可在數(shù)據(jù)總線DQ之上將有關(guān)于命令/地址校準(zhǔn)的信息傳送給控制器20。例如，當(dāng)存儲器裝置30進(jìn)行解釋(例如，鎖存)時(shí)，存儲器裝置30可在CA命令/地址總線12的命令/地址信號線上傳送信號。因此，在校準(zhǔn)傳送周期內(nèi)，如果存儲器控制器在命令/地址總線12的信號線上傳送“I”(例如，邏輯高)至存儲器裝置，但是時(shí)鐘CK和該傳輸?shù)南鄬ο辔皇沟么鎯ζ餮b置30被觸發(fā)以在該條信號線上在適當(dāng)?shù)男盘柎翱谥怄i存信號，該存儲器裝置可能不正確地將該傳送得信號解釋為“ 0 ”。然后，存儲器裝置可在DQ數(shù)據(jù)總線13的信號線上傳送數(shù)值“O”。存儲器控制器20可確定與傳送周期相關(guān)的傳送未成功并且認(rèn)定傳送失敗F。在命令/地址校準(zhǔn)期間的隨后的傳送周期中，時(shí)鐘CK和命令/地址校準(zhǔn)信號(例如“I”)傳送的相對相位可以偏移，從而觸發(fā)存儲器裝置30以便將信號線鎖存在表示“ I ”的信號窗口中，并且可將該數(shù)值“ I ”傳送給存儲器控制器20 (作為命令/地址校準(zhǔn)信息)。存儲器控制器20可因此將傳送給存儲器裝置30的命令/地址校準(zhǔn)信號和從存儲器裝置30接收的命令/地址校準(zhǔn)信息(數(shù)值“I”)比較為相同，并且確定隨后的傳送周期為成功(通過P)。存儲器控制器20可分析命令/地址校準(zhǔn)的傳送周期的組，以確定時(shí)鐘CK與將要在存儲器系統(tǒng)10的正常操作期間在命令/地址CA信號的命令/地址信號線上發(fā)送的命令/地址信號之間的相對相位。該最優(yōu)相對相位可在正常操作期間在向存儲器裝置30傳送命令和地址信息時(shí)由存儲器控制器20來實(shí)現(xiàn)。例如，該最優(yōu)相對相位可通過將所有的確定為通過P的傳送周期建立分組來確定、并在該組的中間選擇傳送周期的相對相位來確定。例如，圖4A和圖4B中，在與S3、S4、S5、S6、S7、S8、S9、SlO和Sll相關(guān)聯(lián)的傳送周期為成功(通過P)，存儲器控制器20可選擇與S7相關(guān)聯(lián)的傳送周期的相對相位(在時(shí)鐘CK和命令/地址校準(zhǔn)信號之間)為最優(yōu)相位?？商鎿Q地，存儲器控制器20可選擇最優(yōu)相位為與第一個(gè)和最后一個(gè)成功的傳送周期有關(guān)的相對相位的平均(當(dāng)每個(gè)傳送周期的相對相位按順序排列(例如，0度、15度、30度等))，在圖4A和圖4B的示例中，這將是與S3和Sll相關(guān)聯(lián)的傳送周期的相對相位的平均?？商鎿Q地，存儲器控制器20可選擇最優(yōu)相位為與將成功傳送周期夾在中間的最后一個(gè)和第一個(gè)未成功傳送周期相關(guān)聯(lián)的相對相位的平均(當(dāng)每個(gè)傳送周期的相對相位按順序排列時(shí))，在圖4A和圖4B的示例中，這將是與S2和S12相關(guān)聯(lián)的傳送周期的相對相位的平均。在此方式中，可執(zhí)行命令/地址校準(zhǔn)。盡管當(dāng)前實(shí)施例中已經(jīng)描述了對單個(gè)命令/地址信號CA的校準(zhǔn)，但是可以通過對 通過命令/地址總線12傳送的多個(gè)命令/地址信號CA執(zhí)行命令/地址校準(zhǔn)。對命令/地址總線12的所有信號線的校準(zhǔn)可同時(shí)進(jìn)行。存儲器控制器20可為命令/地址總線20的每條信號線確定最優(yōu)相對相位(例如，如上所述)并且分別為命令/地址總線20上的每條信號線調(diào)整相對相位?？商鎿Q地，存儲器控制器20可為整組信號線確定最優(yōu)相對相位，并為命令/地址總線12的所有信號線組選擇相同的最優(yōu)相位。在為整組信號線選擇相同的最優(yōu)相對相位時(shí)，存儲器控制器20可以確定成功傳送周期(通過P)為這樣一個(gè)周期，其中命令/地址校準(zhǔn)信號的所有比特均被存儲器裝置30成功地解釋，并且確定未成功傳送周期(失敗F)為這樣一個(gè)周期，其中命令/地址校準(zhǔn)信號的至少一個(gè)比特未被存儲器裝置30成功地解釋。整組信號線的最優(yōu)相對相位可以以類似于以上所述關(guān)于命令/地址總線12的單個(gè)信號線的方式、通過分析傳送周期的通過P和失敗F標(biāo)志(designation)來確定。另一可選地，存儲器控制器20可為包含命令/地址總線12的多個(gè)信號線組確定最優(yōu)相對相位。針對多個(gè)信號線組中的每個(gè)的最優(yōu)相對相位可如此處所描述的、為包含命令/地址總線12的整組信號線確定最優(yōu)相對相位的方式進(jìn)行確定。命令/地址總線12的信號線組可包含一組相鄰信號線(例如，未插入命令/地址總線12的其他信號線)。另一可選地，最優(yōu)相對相位可如以上所述的僅針對命令/地址總線12的一個(gè)信號線子集進(jìn)行確定。也就是，控制器可僅在命令/地址總線12的信號線的一個(gè)子集上傳送命令/地址校準(zhǔn)信號，和/或存儲器裝置30將傳送僅與命令/地址總線的信號線的一個(gè)子集有關(guān)的命令/地址校準(zhǔn)信息。最優(yōu)相對相位可針對命令/地址總線12的信號線子集進(jìn)行確定。命令/地址總線12的剩余信號線可具有基于針對信號線子集確定的最優(yōu)相位確定的最優(yōu)相位。例如，這可通過內(nèi)插(interpolate)(和/或外推(extrapolate))(信號線子集的)直接相鄰的信號線的最優(yōu)相對相位為最優(yōu)相對相位來實(shí)現(xiàn)。例如，如果命令/地址總線包含10條信號線(能夠每次發(fā)送信息的10個(gè)并行比特)，則奇數(shù)線(其中信號線以I至10的順序定位)可具有如圖4A和圖4B所描述的方式確定的最優(yōu)相對相位(通過從控制器20到存儲器裝置30的命令/地址校準(zhǔn)信號的多個(gè)傳送周期以及從存儲器裝置30到存儲器控制器20發(fā)送命令/地址校準(zhǔn)信息)。命令/地址總線12的偶數(shù)線可具有它們的最優(yōu)相對相位，其通過內(nèi)插前述確定的命令/地址總線12的相鄰奇數(shù)線的最優(yōu)相對相位的方式進(jìn)行確定。因此，命令/地址總線12的信號線2可具有其最優(yōu)相對相位，其由信號線I和3的最優(yōu)相對相位的平均確定?？梢詧?zhí)行除了使直接相鄰平均之外的其他內(nèi)插(例如，如果信號線1、2和3沒有均勻隔開，或者在長度上具有某些已知的差別，和/或內(nèi)插可能包括多于兩個(gè)奇數(shù)信號線的最優(yōu)相對相位確定)。類似的，信號線4可具有對針對信號線3和5確定的優(yōu)化相對相位進(jìn)行平均和內(nèi)插而確定的其最優(yōu)相對相位。由于在此示例中信號線10可能不具有兩條相鄰線，因此最優(yōu)相對相位可以與信號線9的相同方式進(jìn)行選擇，或是可以以從多個(gè)偶數(shù)信號線外推(例如，從信號線7和9)。圖5為在此處描述的可用于實(shí)現(xiàn)任何命令/地址校準(zhǔn)實(shí)施例的存儲器系統(tǒng)10的示例的框圖。參考圖5，存儲器系統(tǒng)10包括存儲器控制器20和存儲器裝置30。存儲器控制器 20可包括時(shí)鐘發(fā)生器201、命令/地址發(fā)生器202、命令/地址傳送器203 (其在下文中可稱為CA發(fā)送器)、寄存器204、比較器206、相位/定時(shí)控制器208、以及輸入/輸出單元210。存儲器控制器20將從時(shí)鐘發(fā)生器201產(chǎn)生的時(shí)鐘信號CK通過時(shí)鐘信號線11提供給存儲器裝置30。命令/地址發(fā)生器202產(chǎn)生初始命令/地址信號CA0，并將其提供給CA傳送器203。CA傳送器203接收到具有第一相位pi的初始命令/地址信號CAspl,并響應(yīng)于相位/定時(shí)控制器208的控制信號CTRL調(diào)整該初始命令/地址信號CAspl的相位或定時(shí)，以產(chǎn)生經(jīng)過相位調(diào)整的具有第二相位P2的命令/地址信號CAsp2。CA傳送器203還可由控制信號CTRL控制，以基本上維持初始命令/地址信號CA的相位，以使得第一相位pi基本上與第二相位P2相同(為了便于解釋，信號CAsp2是指經(jīng)相位調(diào)整的命令/地址信號CA，即使在某種情形中初始命令/地址信號CAspl沒有進(jìn)行相位調(diào)整)。經(jīng)過相位調(diào)整的命令/地址信號CAsp2被發(fā)送給寄存器204，并且由經(jīng)相位調(diào)整的命令/地址信號CAsp2表示的信息在寄存器204中存儲為CAS。經(jīng)相位調(diào)整的命令/地址信號CAsp2通過命令/地址總線12提供給存儲器裝置30。經(jīng)相位調(diào)整的命令/地址信號CAsp2與時(shí)鐘信號CK 一起提供給存儲器裝置30。寄存器204存儲經(jīng)相位調(diào)整的命令/地址信號CAsp2的信息作為已發(fā)送的命令/地址信息CAS。比較器206比較存儲于寄存器204中的已發(fā)送的命令/地址信息CAs和所接收到的、從輸入/輸出單元210輸出的命令/地址校準(zhǔn)信息CAJ如此處描述的，由存儲器裝置30接收，并被傳送回存儲器控制器20)。比較器204將信息CAs與信息CA,相比較以產(chǎn)生通過信號P或失敗信號F。相位/定時(shí)控制器208根據(jù)由比較器206產(chǎn)生的通過信號P或失敗信號F產(chǎn)生指示初始命令/地址信號CAspl的相移的控制信號CTRL?？刂菩盘朇TRL提供給CA傳送器203，并且對初始命令/地址信號CAspl的相位或定時(shí)進(jìn)行調(diào)整以產(chǎn)生經(jīng)相位調(diào)整的命令/地址信號CAsp2。在正常操作模式中，數(shù)據(jù)輸入/輸出單元210通過DQ總線13接收從存儲器裝置30傳送的讀數(shù)據(jù)R_Data 1，或通過DQ總線13傳送將要寫入存儲器裝置30的寫數(shù)據(jù)W_DataI。此外，在命令/地址(CA)校準(zhǔn)模式中，數(shù)據(jù)輸入/輸出單元210可通過DQ總線13接收與由存儲器裝置30從存儲器控制器20接收的經(jīng)相位調(diào)整的命令/地址信號CAsp2相對應(yīng)的命令/地址校準(zhǔn)信息CK。當(dāng)經(jīng)相位調(diào)整的命令/地址信號CAsp2發(fā)送給存儲器裝置30時(shí)，命令/地址校準(zhǔn)信息C4可以是響應(yīng)于時(shí)鐘CK(例如，跟隨時(shí)鐘CK的上升和/或下降沿)鎖存在存儲器裝置30中的信息。當(dāng)CK的定時(shí)適于解釋(或鎖存)經(jīng)相位調(diào)整后的命令/地址信號CAsp2時(shí)，C4可以是與CAs相同的信息，或當(dāng)存儲器裝置30未正確地解釋經(jīng)相位調(diào)整的命令/地址信號CAsp2時(shí)，CA^可以不同于CAs。數(shù)據(jù)輸入/輸出單元210輸出命令/地址信號信息CA,至比較器206。輸入/輸出單元210可包括輸入緩沖器212、選擇單元214以及輸出緩沖器216。輸入緩沖器212和輸出緩沖器216可包括分別用于鎖存和/或放大接收信號的鎖存器和/或放大器。連接輸入緩沖器212以接收來自存儲器裝置30通過DQ總線13傳送的數(shù)據(jù)和命令/地址校準(zhǔn)信息CA-選擇單兀214在正常操作模式中，響應(yīng)于第一選擇信號SELlJ^由輸入緩沖器212接收的數(shù)據(jù)作為讀數(shù)據(jù)R_Datal傳送給存儲器控制器20的內(nèi)部時(shí)鐘電路(未示出)，或是在CA校準(zhǔn)模式中，響應(yīng)于第一選擇信號SELl，將由輸入緩沖器212接收的命令/地址校準(zhǔn)信息C4傳送給比較器206。選擇單元214可以為多路復(fù)用器。在先于CA校準(zhǔn)模式的DQ校準(zhǔn)模式中DQ總線已經(jīng)校準(zhǔn)，和/或在DQ總線13上以一個(gè)較低的速率 傳送命令/地址校準(zhǔn)信息CA^至輸入緩沖器212以保證在DQ總線13上在正確的窗口處鎖存信息(例如，當(dāng)命令/地址校準(zhǔn)處于雙倍數(shù)據(jù)速率(DDR)時(shí)，該較低的傳輸速率為單一數(shù)據(jù)速率(SDR))時(shí)，輸入緩沖器212可正確地解釋命令/地址校準(zhǔn)信息CA,。在該例中，在DQ總線13上接收的命令/地址校準(zhǔn)信息C4與由數(shù)據(jù)輸入/輸出單元210傳送給CA比較器206的命令/地址校準(zhǔn)信息CA,相同。該輸出緩沖器216通過DQ總線13傳送將要寫入存儲器裝置30的寫數(shù)據(jù)W_Datal。存儲器裝置30包括時(shí)鐘緩沖器302、命令/地址接收器304 (其在下文中稱為CA接收器304)、以及數(shù)據(jù)輸入/輸出單元310。時(shí)鐘緩沖器302接收通過時(shí)鐘信號線11傳送的時(shí)鐘信號CK，以產(chǎn)生內(nèi)部時(shí)鐘信號ICK。經(jīng)相位調(diào)整的命令/地址信號CAsp2通過命令/地址總線12傳送至存儲器裝置30。CA接收器304響應(yīng)于內(nèi)部時(shí)鐘信號ICK產(chǎn)生命令/地址校準(zhǔn)信息CAp這可能是在芯片選擇信號/CS和時(shí)鐘使能信號CKE使能時(shí)發(fā)生的。芯片選擇信號/CS和時(shí)鐘使能信號CKE可如圖5所示與命令/地址信號線12分開提供，或者可以與圖5所示的不同，在命令/地址信號線12上運(yùn)送以傳送給存儲器30。時(shí)鐘使能信號CKE可以用作偽命令，其作為在CA校準(zhǔn)模式中通過命令/地址總線12傳輸?shù)慕?jīng)相位調(diào)整的命令/地址信號CAsp2的讀取命令。根據(jù)基于當(dāng)時(shí)鐘使能信號CKE處于激活狀態(tài)并且當(dāng)存儲器裝置30由芯片選擇信號/CS使能時(shí)所接收的ICK定時(shí)(例如，上升沿和/或下降沿)而鎖存的經(jīng)相位調(diào)整的命令/地址信號CAsp2, CA接收器304產(chǎn)生命令/地址校準(zhǔn)信息CK。命令/地址校準(zhǔn)信息CA,被提供給數(shù)據(jù)輸入/輸出單元310。連接數(shù)據(jù)輸入/輸出單元310以接收命令/地址校準(zhǔn)信息CK并接收從存儲器裝置30的內(nèi)部電路塊(例如，連接至存儲讀數(shù)據(jù)R_Data2的存儲器陣列的數(shù)據(jù)讀取路徑電路)(未示出)傳輸?shù)臄?shù)據(jù)R_Data2，并且在正常讀操作模式中響應(yīng)于第二選擇信號SEL2將所接收的讀數(shù)據(jù)R_Data2傳送至DQ總線13，或者在校準(zhǔn)模式中響應(yīng)于第二選擇信號SEL2將第二命令/地址信號CA2傳送至DQ總線13。在正常寫模式中，數(shù)據(jù)輸入/輸出單元310通過DQ總線13接收將要寫入存儲器裝置30的寫數(shù)據(jù)胃_0&丨&1，并且將所接收的寫數(shù)據(jù)胃_Datal傳送至存儲器裝置30的內(nèi)部電路塊中。數(shù)據(jù)輸入/輸出單元310包括選擇單元312、輸出緩沖器314、以及輸入緩沖器316。選擇單元312響應(yīng)于第二選擇信號SEL2，從命令/地址接收器304輸出的第二命令/地址信號CA2和由存儲器裝置30的內(nèi)部電路塊提供的讀數(shù)據(jù)R_Data2中選擇其一，并根據(jù)正常操作模式或校準(zhǔn)模式，將所選擇的信號或數(shù)據(jù)傳送至輸出緩沖器314。選擇單元312可以為多路復(fù)用器。輸出緩沖器314將命令/地址校準(zhǔn)信息CA,或由選擇單元312輸出的讀數(shù)據(jù)R_Data2傳送至DQ總線13。輸入緩沖器316接收通過DQ總線13傳送的數(shù)據(jù)，并將所接收到的數(shù)據(jù)作為寫數(shù)據(jù)W_Data2傳送給存儲器裝置30的內(nèi)部電路塊中。例如，寫數(shù)據(jù)W_Data2可通過數(shù)據(jù)寫路徑電路被傳送至將要寫入的存儲器陣列。數(shù)據(jù)寫路徑電路和數(shù)據(jù)讀路徑電路可以是共享電路(share circuit)。在當(dāng)前實(shí)施例中，從存儲器裝置30的輸出緩沖器314輸出的命令/地址校準(zhǔn)信息CAr被通過DQ總線13提供給存儲器控制器20。同樣，由存儲器裝置30的輸出緩沖器314所輸出的命令/地址校準(zhǔn)信息CA,可通過數(shù)據(jù)選通(DQS)線以及DQ總線13提供給存儲器控制器20。存儲器控制器20的數(shù)據(jù)輸入/輸出單元210以及存儲器裝置30的數(shù)據(jù)輸入/輸出單元310可通過DQS線和DQ總線13互相連接。 存儲器系統(tǒng)10中的CA校準(zhǔn)可如以下方式執(zhí)行。存儲器控制器20的CA傳送器203通過響應(yīng)于相位/定時(shí)控制器208的控制信號CTRL調(diào)整初始命令/地址信號CAspl的相位或定時(shí)，從而產(chǎn)生命令/地址信號CAsp2。如前所述，控制信號CTRL還可具有維持命令/地址信號相位的值。存儲器裝置30的CA接收器304在基于內(nèi)部時(shí)鐘信號ICK的定時(shí)上接收經(jīng)相位調(diào)整的命令/地址信號CAsp2,并且當(dāng)時(shí)鐘使能信號CKE使能時(shí)產(chǎn)生命令/地址校準(zhǔn)信息CA,。響應(yīng)于第二選擇信號SEL2，存儲器裝置30的命令/地址校準(zhǔn)信息CA,被傳送給DQ總線13。在命令/地址信號校準(zhǔn)之前，例如由于在信號傳送期間所產(chǎn)生的噪聲和/或時(shí)鐘CK與由CA總線12所傳送的信號之間的信號傳送定時(shí)的變化，由存儲器控制器20所傳送的經(jīng)相位調(diào)整的命令/地址信號CAsp2的值以及由存儲器裝置30所解釋的(例如，所鎖存的)命令/地址校準(zhǔn)信息CK的值可互不相同。命令/地址信號的校準(zhǔn)解決該問題。存儲器控制器20將在命令/地址校準(zhǔn)模式中響應(yīng)于第一選擇信號SELl而通過DQ總線13接收的命令/地址校準(zhǔn)信息CA,傳送給比較器206。如果DQ總線13在先于CA校準(zhǔn)模式的DQ校準(zhǔn)模式中得到校準(zhǔn)，那么可以減少存儲器控制器20不正確解釋命令/地址校準(zhǔn)信息CAJ例如，由輸入緩沖器212所解釋的)的機(jī)會。比較器206將由存儲器控制器20傳送至存儲器裝置30并存儲于寄存器204中的命令/地址信號CAsp2的值與存儲器控制器所接收的命令/地址校準(zhǔn)信息CAr的值進(jìn)行比較，并當(dāng)它們互相相同時(shí)產(chǎn)生通過信號P，當(dāng)它們不同時(shí)產(chǎn)生失敗信號F。相位/定時(shí)控制器208產(chǎn)生指示初始命令/地址信號CAspl的新相移的控制信號CTRL(以獲得具有與時(shí)鐘信號CK不同的新的相對相位的新的經(jīng)相位調(diào)整的命令/地址信號CAsp2)，并為具有關(guān)于時(shí)鐘CK的不同相對相位的新的初始命令/地址信號CAspl重復(fù)該過程。在該過程的多個(gè)周期之后(利用CA傳送器203，每一個(gè)都具有與初始命令/地址信號CAspl不同的相移)，控制器分析通過P和失敗F信號的組，以針對正常操作確定CA信號線(或多條CA信號線或總線)的優(yōu)化相對相位。雖然未在圖5中示出，但是控制信號CTRL可傳送至?xí)r鐘發(fā)生器201以調(diào)整時(shí)鐘信號CK的定時(shí)和相位，從而調(diào)整時(shí)鐘/地址信號和時(shí)鐘信號CK的相對相位。通過重復(fù)前述的CA校準(zhǔn),存儲器控制器20的相位/定時(shí)控制器208確定最優(yōu)定時(shí)(例如，通過P位置的中間)，以將命令/地址信號的輸入(例如，鎖存)的時(shí)間安排至命令/地址信號窗口的中部，并產(chǎn)生命令/地址信號CA，以使得命令/地址信號CA窗口的中間對應(yīng)于存儲器裝置30的這種輸入(其可對應(yīng)于時(shí)鐘信號CK的邊沿)，并且以命令/地址信號CA和時(shí)鐘CK之間的最優(yōu)相對相位將所產(chǎn)生的命令/地址信號CA和時(shí)鐘CK提供給存儲器裝置30。因此，當(dāng)命令/地址信號的輸入(例如，鎖存)的定時(shí)對應(yīng)于由存儲器裝置30所接收的時(shí)鐘信號CK的邊沿時(shí)，存儲器裝置30接收其有效窗口的中間對應(yīng)于時(shí)鐘信號CK的上升和下降沿(嚴(yán)格來說，對應(yīng)于時(shí)鐘信號CK和CKB的上升和下降沿)的命令/地址信號CA。雖然已經(jīng)描述了在命令/地址總線12的單一線上單一命令/地址信號的校準(zhǔn)，但是這種校準(zhǔn)可以如前所述針對命令/地址總線上的多條或所有線執(zhí)行。 圖6為描述示例性的命令/地址校準(zhǔn)方法的圖。圖6為描述在存儲器系統(tǒng)10中實(shí)施的命令/地址校準(zhǔn)方法的定時(shí)圖，其中存儲器裝置30的數(shù)據(jù)DQ的比特結(jié)構(gòu)為x32(DQ總線由連接至存儲器裝置30的32個(gè)DQ端子以及存儲器控制器20的32根DQ端子的32根DQ信號線組成(例如，焊盤，凸起等))。參考圖6，結(jié)合圖5，存儲器控制器20為存儲器裝置30產(chǎn)生時(shí)鐘信號CK。存儲器控制器20將進(jìn)入命令/地址校準(zhǔn)模式指令發(fā)送給存儲器裝置30。存儲器控制器20通過命令/地址總線12發(fā)送進(jìn)入命令/地址校準(zhǔn)模式指令。該進(jìn)入命令/地址校準(zhǔn)模式指令可使用模式寄存器設(shè)置(MRS)命令格式輸入，以對存儲器裝置的模式寄存器編程，從而指示命令/地址校準(zhǔn)模式。存儲器裝置30可響應(yīng)于該模式寄存器設(shè)置信息，從而響應(yīng)于該命令/地址校準(zhǔn)模式指令，從而進(jìn)入命令/地址校準(zhǔn)模式。該存儲器控制器20可通過命令/地址總線12傳送命令/地址結(jié)束信號。該命令/地址結(jié)束信號可使用指示從校準(zhǔn)模式中退出的MRS命令輸入。在時(shí)刻h，在存儲器裝置處，與芯片選擇信號/CS的邏輯低電平的激活一起，通過命令/地址總線接收命令/地址校準(zhǔn)開始信號。由存儲器裝置20接收的時(shí)鐘信號CK的上升沿觸發(fā)了進(jìn)入命令/地址校準(zhǔn)模式指令的鎖存。例如，第一模式寄存器命令(MRW#41)作為進(jìn)入命令/地址校準(zhǔn)模式指令而傳送。當(dāng)10比特的命令/地址信號CA[9:0]在命令/地址總線12上運(yùn)送時(shí)，MRff#41命令可包括命令/地址信號CA[3:0]和命令/地址信號CA[9:4]，其中命令/地址信號CA[3:0]指示該命令為模式寄存器設(shè)置命令，并且命令/地址信號CA[9:4]指示該模式寄存器設(shè)置命令為進(jìn)入命令/地址校準(zhǔn)模式的命令。在該示例中，MRff#41命令在時(shí)鐘信號CK的上升沿和下降沿輸入；在圖6中，MRff#41命令首先在時(shí)刻h響應(yīng)于時(shí)鐘CK的上升沿由存儲器裝置鎖存，并且響應(yīng)于時(shí)鐘CK的緊接著下一個(gè)下降沿由存儲器裝置30在第二時(shí)刻鎖存。即，相同的MRW#41命令在對應(yīng)于時(shí)鐘信號CK的時(shí)刻h處開始的時(shí)鐘信號CK的上升和下降沿處進(jìn)行輸入。這是因?yàn)?，?dāng)MRS命令通過命令/地址信號線以雙倍數(shù)據(jù)速率(DDR)輸入時(shí)，將會產(chǎn)生錯(cuò)誤，從而具有高操作頻率的存儲器裝置將丟失MRS命令。此外，不同的命令將被錯(cuò)誤地解釋為進(jìn)入命令/地址校準(zhǔn)模式命令。為了減少錯(cuò)誤的可能性，相同的MRW#41命令在對應(yīng)于時(shí)鐘信號CK的時(shí)刻h處開始的時(shí)鐘信號CK的上升和下降沿處進(jìn)行輸入。即，因?yàn)橄嗤拿?地址信號在時(shí)鐘信號CK的上升沿和下降沿進(jìn)行輸入，所以可以獲得與以單倍數(shù)據(jù)速率(SDR)進(jìn)行傳輸相似的結(jié)果，并且可以減少特別是在命令/地址信號線還沒有被校準(zhǔn)時(shí)發(fā)生的進(jìn)入校準(zhǔn)模式(或是不經(jīng)意地進(jìn)入校準(zhǔn)模式)時(shí)的錯(cuò)誤。
從首次輸入MRW#41命令的時(shí)刻h經(jīng)過預(yù)定時(shí)間的延遲后，與芯片選擇信號/CS的邏輯低電平的激活一起，時(shí)鐘使能信號CKE被激活(在圖6中，在地址/命令校準(zhǔn)期間與低邏輯電平一起)。在時(shí)刻h，命令/地址信號CAxR由存儲器控制器20發(fā)送，并由存儲器裝置30接收，接下來在下一個(gè)半個(gè)時(shí)鐘周期中進(jìn)行CAxF的傳送和接收(此處為時(shí)鐘CK的緊接著下一個(gè)邊沿)。命令/地址信號CAxR和CAxF通過命令/地址總線12從存儲器控制器20傳送給存儲器裝置30。時(shí)間tMRW可以是模式寄存器設(shè)置寫周期時(shí)間，以向存儲器裝置30提供足夠的時(shí)間，以將指令數(shù)據(jù)寫入存儲器裝置30的模式寄存器設(shè)置中。在此例中，命令/地址信號CAxR構(gòu)成在命令/地址總線12的所有線上傳送的在時(shí)鐘信號CK的上升沿處輸入的多個(gè)信號，并且該命令/地址信號CAxF構(gòu)成在命令/地址總線12的所有線上傳送的在時(shí)鐘信號CK的下降沿處輸入的多個(gè)信號。CAxR和CAxF對可以構(gòu)成命令/地址測試圖案信號，其在命令/地址校準(zhǔn)期間傳送給存儲器裝置，以確定該存儲器裝置是否對由測試圖案信號所表征的信息進(jìn)行了適當(dāng)?shù)亟忉?。在圖6的示例中，測試圖案(為每個(gè)相對相位序列發(fā)送)針對命令/地址總線12的每條命令/地址信號線包括兩個(gè)比特的序列(命令/地址校準(zhǔn)信號的兩個(gè)邏輯窗口)。但是，測試圖案可包括多于兩個(gè) 比特的序列，或者可包括一個(gè)比特(關(guān)于圖4A和圖4B的描述可能意味著在經(jīng)相位校準(zhǔn)的命令/地址信號CAsp2時(shí)使用的一比特的測試圖案，但是經(jīng)相位調(diào)整的命令/地址信號CAsp2可以是在命令/地址總線12的每條(或一些)線上發(fā)送的I比特、2比特或多于2個(gè)比特的序列)。通過命令/地址總線12輸入給存儲器裝置30的命令/地址信號CAxR和命令/地址信號CAxF可以為表征不同比特設(shè)置的不同信號。例如，當(dāng)命令/地址總線12由10比特的命令/地址信號CA[9:0]組成時(shí)，10比特的命令/地址信號CAxR以及10比特的命令/地址信號CAxF可以區(qū)分為不同信號。因此，20比特的命令/地址校準(zhǔn)信號CA[9:0]可通過連接至10比特的命令/地址總線12的存儲器裝置30的命令/地址端子(管腳、焊盤、焊接凸起等)(未示出)輸入至存儲器裝置30。存儲器裝置30可在由時(shí)鐘CK邊沿確定的定時(shí)處(例如，在相同的時(shí)刻或在時(shí)鐘CK的適當(dāng)觸發(fā)邊沿之前或之后的預(yù)定或固定時(shí)刻)輸入(例如鎖存)命令/地址校準(zhǔn)信號。存儲器裝置30可將所輸入的命令校準(zhǔn)信號(如存儲器裝置所解釋的一其可為正確解釋或不正確解釋的)傳送至存儲器控制器30，例如關(guān)于圖4A、圖4B和/或圖5在以上描述的。因?yàn)榇嬖趯Υ鎯ζ餮b置30具有大容量的要求，所以增加了存儲單元集成度和的數(shù)量。隨著存儲單元數(shù)量的增加，用于尋址存儲器單元的地址比特的數(shù)量也在增加。地址管腳數(shù)量上的增加導(dǎo)致了芯片大小的增大。因此，需要一種用于抑制存儲器芯片中最多需要的地址管腳數(shù)量的增加的方法。因?yàn)樵诖死?，命?地址信號在時(shí)鐘信號的上升沿和下降沿處都進(jìn)行輸入，因此可以減少存儲器裝置30的命令/地址管腳的數(shù)量。在此例中，在命令/地址總線的校準(zhǔn)模式中，不能通過命令/地址信號線從存儲器控制器20處傳送讀取命令。因此，在命令/地址信號總線的校準(zhǔn)模式中，時(shí)鐘使能信號CKE作為命令/地址信號CAxR和CAxF的讀取命令。當(dāng)時(shí)鐘使能信號CKE在邏輯低電平被激活時(shí)，命令/地址信號CAxR和CAxF在由時(shí)鐘CK的邊沿所確定的定時(shí)處輸入，并且其結(jié)果通過數(shù)據(jù)總線DQ 13輸出給存儲器控制器20。因此，時(shí)鐘使能信號CKE用作偽命令，并且使得存儲器設(shè)備能夠輸入命令/地址校準(zhǔn)測試圖案(例如，信號CAxR和CAxF)。在關(guān)于圖5所描述的實(shí)施例中，由存儲器控制器20傳送的經(jīng)相位調(diào)整的命令/地址信號CAsp2對應(yīng)于圖6中的命令/地址信號CAxR或CAxF. . . CAyR和CAyF的值(在下文中，統(tǒng)稱為CAnR或CAnF)。每個(gè)CAnR和CAnF對對應(yīng)于經(jīng)相位調(diào)整后的命令/地址信號CAsp2的傳送周期，每個(gè)周期傳送與先前的CAnR和CAnF信號相比相對于時(shí)鐘CK具有新的相對相位差的命令/地址信號CAnR和CAnF信號對。出于便于解釋的目的，針對每個(gè)CAnR和CAnF信號對的經(jīng)調(diào)整后的相位差未在圖6中示出(見圖4A和圖4B以及相關(guān)描述)。因此n個(gè)(n為大于等于2的證書)測試命令/地址測試圖案信號(例如，n個(gè)CAnR和CAnF信號對)可與時(shí)鐘信號一起通過命令/地址總線發(fā)送，其中n個(gè)測試圖案信號中的每一個(gè)發(fā)送相對于時(shí)鐘周期不同的各自的第I至第10相位。 在激活時(shí)鐘使能信號CKE的時(shí)刻t3經(jīng)過時(shí)間tADR的延遲后被，如存儲器裝置30所解釋(例如，鎖存)的、由存儲器裝置30輸入的命令/地址校準(zhǔn)測試圖案CAxR和CAxF的值在命令/地址信號CAxR或CAxF中通過DQ總線13從存儲器裝置30輸出至存儲器控制器20。時(shí)間tADR可基于已知的存儲器裝置的操作定時(shí)進(jìn)行預(yù)先確定。(注意到在圖6中，由通過表征時(shí)刻t3的虛線而垂直對齊的CK、CA、CS和CKE的定時(shí)所示出的定時(shí)圖的一部分在時(shí)刻t3的后面時(shí)刻處，如在這些定時(shí)中的中斷符號所表示的。)如圖6中所示，由時(shí)鐘CK的上升沿所觸發(fā)的存儲器裝置30輸入的命令/地址信號CAxR的值(例如，與CAxR有關(guān)的命令/地址校準(zhǔn)信息)是在時(shí)鐘信號CK的多個(gè)時(shí)鐘邊沿發(fā)生期間的一個(gè)時(shí)間段上、在DQ總線13的“偶數(shù)DQ”線(DQ0、DQ2等)上輸出的。在該例中，輸出給存儲器控制器20的命令/地址校準(zhǔn)信息的時(shí)刻可發(fā)生在時(shí)鐘CK的多個(gè)時(shí)間段上。如圖6所示，由存儲器裝置輸入的命令/地址信號CAxF的值(例如，與CAxF有關(guān)的命令/地址校準(zhǔn)信息)以與由存儲器裝置30輸入的命令/地址信號CAxR的值相同的時(shí)間和方式在DQ總線13上輸出，除了它們是在DQ總線13的“奇數(shù)DQ”線上輸出。當(dāng)從俯視的視角進(jìn)行觀察時(shí)，DQ總線線可以(但不是必須)在存儲器裝置30和控制器20之間基本上處于相同的方向上，并且從0至m編號，其中m+1為DQ總線的總線線的數(shù)量。如果時(shí)鐘CK和地址/命令校準(zhǔn)測試圖案信號CAxR和CAxF的相對相位在正確的邏輯窗口處觸發(fā)了地址/命令校準(zhǔn)測試圖案信號CAxR和CAxF的輸入(例如，鎖存)，存儲器裝置應(yīng)正確地解釋校準(zhǔn)測試圖案信號。在此例中，存儲器控制器20將確定通過P(針對時(shí)鐘CK和地址/命令校準(zhǔn)測試圖案信號CAxR和CAxF的相對相位來測試圖案信號)。如果CK與CAxR和CAxF信號的相對相位導(dǎo)致了對由地址/命令校準(zhǔn)測試圖案信號CAxR和CAxF所表征的信息的不正確解釋，則存儲器控制器20將確定失敗F。DQ焊盤與用于通過DQ線將由存儲器裝置30所接收的第二命令/地址信號CA2傳送至存儲器控制器20的經(jīng)校準(zhǔn)的命令/地址信號CAxR和CAxF之間的映射可以以多種方式設(shè)置。映射的一個(gè)例子示于圖8中，其中在時(shí)鐘信號CK的上升沿由存儲器裝置30輸入的命令/地址信號CAxR的值(比特CAO至CA9)可輸出給存儲器裝置30DQ焊盤DQ [9:0]，并且在時(shí)鐘信號CK的下降沿由存儲器裝置30輸入的命令/地址信號CAxF的值可輸出給存儲器裝置DQ焊盤DQ[19:10]。另一映射的例子示于圖9中，其中，在時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CAxR中的命令/地址信號CA9的值可輸出給存儲器裝置30的DQS焊盤DQSO，并且命令/地址信號CA [8:0]可輸出給存儲器裝置30DQ焊盤DQ [8:0]。在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAxF中的命令/地址信號CA9的值可輸出給存儲器裝置的DQS焊盤DQSl，以及命令/地址信號CA[8:0]的值可輸出給存儲器裝置DQ焊盤 DQ[17:9]。在存儲器控制器20處，發(fā)送給存儲器裝置30的時(shí)鐘CK和經(jīng)相位調(diào)整的命令/地址信號(例如，CAyR和CAyF)之間的相對相位發(fā)生改變，并執(zhí)行新的命令/地址校準(zhǔn)周期。如圖6中所示，在命令/地址總線12上將命令/地址校準(zhǔn)信號CAyR (在時(shí)刻t4)和CAyF (在CK緊隨其后的時(shí)鐘邊沿處)傳送至存儲器裝置30、并由存儲器裝置將由存儲器裝置30解釋的值傳送給存儲器控制器20的中間周期的示例與以上所描述的有關(guān)CAxR和CAxF的方式相似，而不再需要在此處進(jìn)行重復(fù)性的描述。就在時(shí)刻t5之前，時(shí)鐘使能信號CKE被去激活，與芯片選擇信號/CS的邏輯低電平的激活一起。這可發(fā)生在命令/地址校準(zhǔn)信號CAnR和CAnF (針對命令/地址校準(zhǔn)期間，從存儲器裝置30傳送至控制器20的最后n個(gè)命令/地址校準(zhǔn)信息設(shè)置)通過命令/地址總線12從存儲器控制器20傳送給存儲器裝置30時(shí)。命令/地址校準(zhǔn)信息CAnR和CAnF可以與命令/地址校準(zhǔn)信息CAxR和CAxF的傳送相同的方式進(jìn)行傳送。在時(shí)刻t5，結(jié)束命令/地址校準(zhǔn)模式命令通過命令/地址總線12與芯片選擇信號/CS的邏輯低電平的激活一起被傳送。(注意圖6中所示，針對偶數(shù)DQ和奇數(shù)DQ以與時(shí)刻t5垂直對齊的定時(shí)發(fā)生在時(shí)刻t5之前——見偶數(shù)DQ和奇數(shù)DQ定時(shí)的中斷符號。)例如，第二模式寄存器(MRW#42)命令被傳送為結(jié)束命令/地址校準(zhǔn)模式命令。如果10比特的命令/地址信號CA[9:0]在命令/地址總線12上傳輸，那么MRW#42命令可包括命令/地址信號CA[3:0]和命令/地址信號CA[9:4]，其中命令/地址信號CA[3:0]將該命令識別為模式寄存器設(shè)置命令，并且命令/地址信號CA [9:4]將模式寄存器設(shè)置命令識別為結(jié)束命令/地址校準(zhǔn)模式命令。MRff#42命令在對應(yīng)于時(shí)刻t5的時(shí)鐘信號CK的上升和下降沿處均進(jìn)行輸入。即，相同的MRW#42命令在時(shí)刻t5處的時(shí)鐘信號CK的上升沿處和時(shí)鐘信號CK緊隨其后的下降沿處輸入兩次。當(dāng)使用命令信號以DDR輸入MRS命令時(shí)，將產(chǎn)生一個(gè)錯(cuò)誤，從而具有高操作頻率的存儲器裝置將錯(cuò)過MRS命令。為了降低這種錯(cuò)誤的可能性，相同的MRW#42命令在時(shí)鐘信號CK的上升和下降沿處輸入兩次。存儲器裝置具有許多方式來確定什么時(shí)候鎖存退出命令/地址校準(zhǔn)模式信號(此處為MRW#42)。在一個(gè)實(shí)施方式中，存儲器裝置可被配置為在與從有效低狀態(tài)至高狀態(tài)的時(shí)鐘使能信號CKE的轉(zhuǎn)變具有預(yù)定關(guān)系(例如，定時(shí))的時(shí)鐘信號CK的邊沿處、對CA總線12上提供的信息進(jìn)行鎖存。例如，如圖6中所示，存儲器裝置可被配置為在緊隨從有效低狀態(tài)至高狀態(tài)的時(shí)鐘使能信號CKE的轉(zhuǎn)變之后的時(shí)鐘信號CK的兩個(gè)邊沿處、對CA總線12上提供的信息進(jìn)行鎖存。當(dāng)CKE為高時(shí)，存儲器裝置30將在命令地址/總線CA 12上的信息對待為命令(將要處理的，例如，通過存儲器裝置30的命令解碼器)，而不是校準(zhǔn)測試圖案。還應(yīng)當(dāng)注意到，時(shí)鐘使能信號CKE在某些操作中(例如僅在CA校準(zhǔn)模式中)可被認(rèn)為是有效低信號，并且在其他時(shí)候應(yīng)當(dāng)被解釋為有效高信號。從輸入MRW#42命令的時(shí)刻t5經(jīng)過預(yù)定時(shí)間tMRZ的延遲后，到存儲器裝置DQ焊盤的命令/地址信號CAnR和CAnF的輸出被終止。從時(shí)鐘信號CK的、時(shí)刻(此時(shí)輸入作為命令/地址校準(zhǔn)開始信號的MRW#41命令)到時(shí)鐘信號CK的時(shí)刻t5 (此時(shí)輸入MRW#42命令)的時(shí)段加上時(shí)間tMRZ可以是CA校準(zhǔn)時(shí)段。圖7為描述示例性的模式寄存命令設(shè)置方法的原理圖。、
參考圖7，MRW#41命令和MRWM2命令可由時(shí)鐘使能信號CKE、芯片選擇信號/CS和命令/地址信號CA[9:0]設(shè)置。當(dāng)時(shí)鐘使能信號CKE處于邏輯高(H)電平、芯片設(shè)置信號/CS處于邏輯低(L)電平、命令/地址信號CA[3:0]位于邏輯低(L)電平、以及命令/地址信號CA [9:4]處于邏輯電平H-L-H-L-L-H時(shí)，MRW#41命令可用于設(shè)置存儲器裝置30的MRS寄存器(例如，寫至MRS寄存器)。S卩，MRW#41命令可包括命令/地址信號CA[9:0]29H。相同的MRW#41命令可通過命令/地址總線12在時(shí)鐘信號CK的上升和下降沿兩次發(fā)送給存儲器裝置。存儲器裝置30可被配置為設(shè)置模式寄存器，以當(dāng)發(fā)送給存儲器裝置30的兩個(gè)MRff#41命令的至少一個(gè)在由存儲器裝置30輸入時(shí)被適當(dāng)?shù)亟忉寱r(shí)，指示存儲器裝置30處于命令/地址校準(zhǔn)命令中。(注意到將兩個(gè)MRW#41發(fā)送給存儲器裝置30可包括維持在命令/地址總線上發(fā)送的命令而不在命令/地址信號的兩個(gè)邏輯窗口上發(fā)生變化一其可具有時(shí)鐘CK的全時(shí)鐘時(shí)段。)在時(shí)鐘使能信號CKE處于邏輯高電平、芯片選擇信號/CS處于邏輯低電平、命令/地址信號CA[3:0]處于邏輯低電平、以及命令/地址信號CA[9:4]處于邏輯電平 H-L-H-L-H-L時(shí)，MRW#42命令可用于設(shè)置存儲器裝置30的MRS寄存器。S卩，MRW#42命令可包括命令/地址信號CA [9:0] 2AH。相同的MRW#42命令可以通過命令/地址總線12在時(shí)鐘信號CK的上升和下降沿兩次發(fā)送給存儲器裝置。在此，命令/地址信號CA[9:4]可用作模式寄存器設(shè)置地址MA [5:0]。圖8為示意根據(jù)實(shí)施例描述命令/地址信號和DQ焊盤之間的映射的示例的圖。因?yàn)樵诖藢?shí)施例中，命令/地址信號CA[9:0]在時(shí)鐘信號CK的上升和下降沿處均進(jìn)行輸入，因此命令/地址信號CA[9:0]可包括20比特。在這點(diǎn)上，存儲器裝置30的數(shù)據(jù)DQ的比特結(jié)構(gòu)為x32，因此DQ焊盤的數(shù)量為32。DQ焊盤數(shù)量大于命令/地址信號的數(shù)量，因此DQ焊盤可與命令/地址信號對應(yīng)。參考圖8，在時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CA[9:0]的值可被映射為輸出給DQ焊盤DQ[9:0]。在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CA[9:0]的值可被映射為輸出給DQ焊盤DQ[19:10]。例如，在圖6中，在與時(shí)刻^相應(yīng)的時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CAxR的值被輸出給DQ焊盤DQ [9:0],以及在與時(shí)刻h相應(yīng)的時(shí)鐘信號的下降沿處輸入的命令/地址信號CAxF的值被輸出給DQ焊盤DQ[19:10]。在與時(shí)刻t4相應(yīng)的時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CAxR的值被輸出給DQ焊盤DQ[9:0]，并且與時(shí)刻t4相應(yīng)的時(shí)鐘信號CK的下降沿處輸入的命令/地址CAxF的值被輸出給DQ焊盤DQ[19:10]。圖9為示意根據(jù)另一實(shí)施例描述命令/地址信號與DQ和DQS焊盤之間映射的另一示例的圖。參考圖9，在時(shí)鐘信號CK的上升沿輸入到存儲器裝置30的命令/地址信號CA[9:0](例如，CAxR)的值可被映射為輸出給DQS焊盤DQSO和DQS1、以及偶數(shù)DQ焊盤DQ
。S卩，命令/地址信號CA9的輸入值被輸出給DQS焊盤DQS1，命令/地址信號CA4的輸入值被輸出給DQS0，命令/地址信號CA[3:0]的輸入值給分別輸出給DQ焊盤DQ[6，4，2，0]，并且命令/地址信號CA[8:5]的輸入值被分別輸出給DQ焊盤DQ[14，12，10，8]。在時(shí)鐘信號CK的下降沿輸入到存儲器30的命令/地址信號CA [9:0](例如，CAxF)的值可被映射為輸出給DQS焊盤/DQSO和/DQSl以及DQ焊盤DQ[17:9]。S卩，命令/地址信號CA9的輸入值可被輸出給DQS焊盤/DQSl。CA4的輸入值可被輸出給DQS焊盤/DQSO，命令/地址信號CA[3:0]的輸入值可被分別輸出給DQ焊盤DQ[7，5，3，I]，并且命令/地址信號CA[8:5]的輸入值被分別輸出給DQ焊盤DQ[15，13，11和9]。圖10為根據(jù)另一實(shí)施例描述命令/地址校準(zhǔn)方法的圖。圖10為描述存儲器裝置30中的命令/地址校準(zhǔn)方法的定時(shí)圖，其中存儲器裝置30的數(shù)據(jù)DQ的比特結(jié)構(gòu)為x32。參考圖10，結(jié)合圖5，存儲器控制器20為存儲器裝置30產(chǎn)生時(shí)鐘信號CK。存儲器控制器20通過命令/地址總線12發(fā)送進(jìn)入命令/地址校準(zhǔn)模式命令(或指令)至存儲器裝置30。進(jìn)入命令/地址校準(zhǔn)模式命令可使用此處描述的有關(guān)其他實(shí)施例的MRS的細(xì)節(jié)(particular)進(jìn)行輸入。存儲器控制器20通過命令/地址總線12發(fā)送退出命令/地 址校準(zhǔn)模式命令(或指令)。可使用此處描述的有關(guān)其他實(shí)施例的MRS命令的細(xì)節(jié)對退出命令/地址校準(zhǔn)模式命令進(jìn)行輸入。在時(shí)鐘信號CK的時(shí)刻h，作為進(jìn)入命令/地址校準(zhǔn)命令的MRW#41命令與芯片選擇信號/CS的邏輯低電平的激活一起通過命令/地址總線12傳送。例如，MRff#41命令在開始于時(shí)刻h的時(shí)鐘信號CK的上升和下降沿處均被輸入。也就是說，相同的MRW#41命令可在開始于時(shí)刻h的時(shí)鐘信號CK的上升沿和下降沿被輸入。在輸入MRW#41命令的時(shí)鐘信號CK的時(shí)刻、經(jīng)過時(shí)間tMRW的延遲之后，在時(shí)刻 處，時(shí)鐘使能信號CKE通過時(shí)鐘信號CK的一個(gè)周期的預(yù)定脈沖寬度與芯片選擇信號/CS
的邏輯低電平的激活一起被激活，并且命令/地址信號CAxR和CAxF通過命令/地址總線12被順序傳送。在時(shí)刻處在時(shí)鐘信號CK的上升沿處輸入命令/地址信號CAxR，并且在時(shí)刻h之后在時(shí)鐘信號CK的緊接著下一個(gè)下降沿處的時(shí)鐘信號CK的下降沿處輸入命令/地址信號CAxF。通過命令/地址總線12輸入的命令/地址信號CAxR和命令/地址信號CAxF可為表征不同信息的不同信號，例如不同的測試圖案信息。在校準(zhǔn)模式中，時(shí)鐘使能信號CKE作為與由圖5中存儲器裝置30接收的第二命令/地址信號CA2的值相對應(yīng)的命令/地址信號CAxR和CAxF的讀取命令。在命令/地址校準(zhǔn)模式中(并且當(dāng)芯片選擇/CS為激活(邏輯低)時(shí))，該存儲器裝置將時(shí)鐘使能信號CKE在邏輯低電平處的激活解釋為在時(shí)鐘信號CK的下一個(gè)邊沿處、在命令/地址信號總線上輸入信號的命令，并因此由存儲器裝置30所接收的命令/地址信號CAxR或CAxF的值被輸入，例如，如圖10所示。在從時(shí)刻h經(jīng)歷時(shí)間tADR的延遲之后，從時(shí)刻t3開始，命令/地址信號CAxR和CAxF的值(由存儲器裝置解釋/輸入的)被輸出給DQ焊盤。在時(shí)刻t3，輸入的命令/地址信號CAxR被輸出給偶數(shù)DQ焊盤并且在時(shí)鐘CK緊隨其后的時(shí)鐘邊沿將輸入的命令/地址信號CAxF輸出給奇數(shù)DQ焊盤。在命令/地址信號CAxR和CAxF以及DQ焊盤之間的映射可以以多種方式設(shè)置。映射的一個(gè)例子示于圖11中，其中在時(shí)鐘信號CK的上升沿輸入的命令/地址信號CAxR的值可被輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為0至9，并且在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAxF的值可被輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至9。
作為映射的另一例，在時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CAxR中的命令/地址信號CA[3:0]上的校準(zhǔn)結(jié)果可被輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為0至3，命令/地址信號CA4的值可被輸出給DQS焊盤DQSO，命令/地址信號CA [8:5]的值可被輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為4至7，并且命令/地址信號CA9的值可被輸出給DQS焊盤DQSl。在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAxF中的命令/地址信號CA [3:0]的值可被輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至3，命令/地址信號CA4的值可被輸出給DQS焊盤/DQSO，命令/地址信號CA [8:5]的值可被輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為4至7，并且命令/地址信號CA9的值可被輸出給DQS焊盤/DQSl。在時(shí)刻t4，時(shí)鐘使能信號CKE通過時(shí)鐘信號CK的一個(gè)周期的預(yù)定脈沖寬度與芯片選擇信號/CS的邏輯低電平的激活一起被激活，并且通過命令/地址總線12傳輸?shù)拿?地址信號CAyR和CAyF由存儲器裝置30輸入。
命令/地址信號CAyR在時(shí)刻t4在時(shí)鐘信號CK的上升沿處輸入，且命令/地址信號CAyF在時(shí)鐘信號CK的下降沿(在時(shí)刻t4之后在時(shí)鐘CK的緊接著下一個(gè)時(shí)鐘邊沿)輸入。通過命令/地址總線12輸入的命令/地址信號CAyR和命令/地址信號CAyF可為不同的信號(例如，測試圖案的不同比特設(shè)置)。在校準(zhǔn)模式中，時(shí)鐘使能信號CKE作為時(shí)鐘/地址信號CAyR和CAyF的讀取命令，并因此當(dāng)時(shí)鐘使能信號CKE處于邏輯低電平而被激活時(shí)，由存儲器裝置30所接收的命令/地址信號CAyR和CAyF的值被輸出給偶數(shù)DQ焊盤，并且在響應(yīng)于時(shí)鐘CK的時(shí)刻由存儲器裝置30對奇數(shù)DQ焊盤進(jìn)行輸入。從時(shí)鐘信號CK的時(shí)刻t4經(jīng)過預(yù)定時(shí)間tADR的延遲之后，命令/地址信號CAyR和CAyF的值(如存儲器裝置始于時(shí)刻t4輸入的)被輸出給DQ焊盤。S卩，由存儲器裝置30輸入的命令/地址信號CAyR被輸出給偶數(shù)DQ焊盤，并且由存儲器裝置30輸入的命令/地址信號CAyF被輸出給奇數(shù)DQ焊盤。當(dāng)存儲器裝置30將命令/地址信號CAyR和CAyF傳送給存儲器控制器20時(shí)，可以不同地設(shè)置與DQ焊盤之間的映射。作為映射示例，在時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CAyR的值可被輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為0至9，并且在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAyF的值可被輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至9。作為映射的又一示例，在時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CAyR中的命令/地址信號CA[3:0]的值可被輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為0至3，命令/地址信號CA4的值可被輸出給DQS焊盤DQSO，命令/地址信號CA [8:5]的值可被輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為4至7，并且命令/地址信號CA9的值可被輸出給DQS焊盤DQSl。在時(shí)鐘信號CK的下降沿輸入的命令/地址信號CAyF中的命令/地址信號CA[3:0]的值可被輸入給奇數(shù)DQ焊盤DA[2n+l]，其中n為0至3，命令/地址信號CA4的值可被輸出至DQS焊盤/DQS0，命令/地址信號CA[8:5]的值可被輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為4至7，并且命令/地址信號CA9的值可被輸出給DQS焊盤/DQSl。在時(shí)刻t5，作為命令/地址校準(zhǔn)模式命令的MRW#42命令通過命令/地址總線12與芯片選擇信號/CS的邏輯低電平激活一起被傳送。在此例中，MRW#42命令在與時(shí)刻t5相對應(yīng)的時(shí)鐘信號CK的上升和下降沿均被輸入。即，相同的MRW#42命令在與時(shí)刻t5相對應(yīng)的時(shí)鐘信號的上升和下降沿處被輸入。存儲器裝置30具有多種方式將位于命令/地址總線12上的信號識別為命令(而不是新周期的測試圖案校準(zhǔn)信息的另一集合)。例如，存在預(yù)定數(shù)量的發(fā)送給存儲器裝置的測試圖案信息的周期，在此之后存儲器裝置30期望接收命令；存儲器裝置30可計(jì)算測試圖案信息周期的數(shù)量，并且當(dāng)計(jì)數(shù)達(dá)到預(yù)定數(shù)值時(shí)(例如，之前一個(gè)或之后一個(gè))期望接收命令。可替換地，存儲器裝置30可監(jiān)控通過命令/地址總線12輸入的所有信息(例如監(jiān)控命令/地址校準(zhǔn)信息CAJ，以檢測預(yù)定代碼(例如，命令代碼)，并且當(dāng)檢測到預(yù)定代碼時(shí)(和/或識別為退出命令/地址校準(zhǔn)命令代碼)時(shí)退出校準(zhǔn)模式，或是將輸入信息對待為在校準(zhǔn)模式周期中由測試圖案傳送產(chǎn)生的校準(zhǔn)信息。在輸入MRW#42命令的時(shí)刻t5經(jīng)過預(yù)定時(shí)間tMRZ的延遲之后，終止經(jīng)校準(zhǔn)的命令/地址信號CAyR到DQ焊盤的輸出。從時(shí)刻t0 (此時(shí)輸入作為進(jìn)入命令/地址校準(zhǔn)模式命令的MRW#41命令)至?xí)r刻t5 (此時(shí)輸入作為退出命令/地址校準(zhǔn)模式命令的MRW#42命令)的這段時(shí)間加上時(shí)間tMRZ可對應(yīng)于CA校準(zhǔn)模式時(shí)段。 雖然圖10僅給出了在校準(zhǔn)模式期間發(fā)送的兩組測試圖案(CAxR和CAxF對和CAyR和CAyF對)，但是可以在校準(zhǔn)期間發(fā)送多于兩組測試圖案。此外，圖10示出了定位以將其邏輯窗口中心對應(yīng)于相應(yīng)的時(shí)鐘CK的時(shí)鐘邊沿的命令/地址校準(zhǔn)信號的邏輯窗口。但是，這僅是出于描述的目的；期望的是，控制器20將使每個(gè)命令/地址校準(zhǔn)信號(表征校準(zhǔn)測試圖案)改變相對相位，從而許多命令/地址校準(zhǔn)信號的時(shí)鐘邊沿CK的定時(shí)將適時(shí)移動(dòng)(并且可以是相對于命令/地址校準(zhǔn)信號邏輯窗口的中心移動(dòng)(例如移動(dòng)到窗口之外)的定時(shí)，從而存儲器裝置30不正確地解釋命令/地址校準(zhǔn)信號邏輯)。圖11為示意根據(jù)另一實(shí)施例所描述的在命令/地址信號和DQ焊盤之間的映射的示例的表格。參考圖11，在時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CA[9:0]的值可被映射為輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為0至9。在時(shí)鐘信號CK的下降沿輸入的命令/地址信號CA[9:0]的值可被映射為輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至9。例如，在圖10中，在對應(yīng)于時(shí)刻h的時(shí)鐘信號CK的上升沿輸入的命令/地址信號CAxR的值被輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為0至9，并且在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAxF的值可被輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至9。在時(shí)刻t4的時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CAxR的值可被輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為0至9，并且在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAxF的值可被輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至9。圖12為示意根據(jù)另一實(shí)施例的描述命令/地址信號和存儲器裝置30的DQ焊盤之間的映射關(guān)系的另一示例的表格。參考圖12，在時(shí)鐘信號CK的上升沿處輸入給存儲器裝置30的命令/地址信號CA[9:0](例如，CAxR)的值可被映射為輸出給DQS焊盤DQSO和DQ焊盤DQ [8:0]。S卩，命令/地址信號CA9的值可被輸出給DQS焊盤DQSO，并且命令/地址信號CA[8:0]的值可被輸出給DQ焊盤DQ[8:0]。在時(shí)鐘信號CK的下降沿輸入給存儲器裝置30的命令/地址信號CA [9:0](例如，CAxF)的值可被映射為輸出給DQS焊盤DQSl和DQ焊盤DQ[17:9]。即，命令/地址信號CA9的值可被輸出給DQS焊盤DQSl，并且命令/地址信號CA [8:0]的值可被輸出給DQ焊盤DQ[17:9]。圖13為根據(jù)另一實(shí)施例描述存儲器裝置30的命令/地址校準(zhǔn)方法的定時(shí)圖。存儲器裝置30的數(shù)據(jù)DQ的比特結(jié)構(gòu)為16X。在當(dāng)前實(shí)施例中，命令/地址信號CA [9:0]在時(shí)鐘信號CK的上升和下降沿均可輸入，因此每個(gè)命令/地址測試圖案CA[9:0]可由20比特組成。在這點(diǎn)上，由于存儲器裝置30的數(shù)據(jù)DQ的比特結(jié)構(gòu)為xl6，因此DQ焊盤的數(shù)量為 16。關(guān)于由存儲器控制器20產(chǎn)生的特定相對相位發(fā)送的命令/地址測試圖案比特的數(shù)量大于DQ焊盤的數(shù)量，從而DQ焊盤不能唯一地對應(yīng)于命令/地址信號。因此，DQ焊盤可以以預(yù)定的時(shí)間間隔分配給在命令/地址總線12的不同信號線上接收的命令/地址信號。參考圖13，結(jié)合圖5，存儲器控制器20為存儲器裝置30產(chǎn)生時(shí)鐘信號CK。存儲器控制器20通過命令/地址總線12發(fā)送進(jìn)入命令/地址校準(zhǔn)模式命令(或指令)至存儲器裝置30。進(jìn)入命令/地址校準(zhǔn)模式命令可使用此處其他地方描述的特定MRS命令。存儲器控制器20通過命令/地址總線12發(fā)送退出命令/地址校準(zhǔn)模式命令。退出命令/地址校準(zhǔn)模式命令可使用此處其他地方描述的特定MRS命令。在時(shí)刻h，進(jìn)入命令/地址校準(zhǔn)模式命令與芯片選擇信號/CS的邏輯低電平的激活一起通過命令/地址總線12傳送。例如，第三模式寄存器(MRW#43)命令作為命令/地址校準(zhǔn)開始信號而傳送。當(dāng)在命令/地址總線12上運(yùn)送10比特的命令/地址信號CA[9:0]時(shí)，MRff#43命令可以是模式寄存器設(shè)置命令，其包括指示該命令是模式寄存器設(shè)置命令的命令/地址信號CA[3:0],以及指示模式寄存器設(shè)置命令是進(jìn)入校準(zhǔn)模式命令的命令/地址信號 CA [9:4]。MRff#43命令在始于時(shí)刻&的時(shí)鐘信號CK的上升和下降沿均可輸入。即，相同的MRff#43命令在時(shí)刻h處的時(shí)鐘信號CK的上升沿輸入，并且在時(shí)鐘信號CK的緊接著的下一個(gè)下降沿再次輸入。這是因?yàn)榭赡軙a(chǎn)生一個(gè)錯(cuò)誤，使得具有高操作頻率的存儲器裝置(例如，在DDR操作過程中)將錯(cuò)過或曲解MRS命令。為了減少這種錯(cuò)誤的可能性，在對應(yīng)于時(shí)刻h的時(shí)鐘信號CK的上升沿和下降沿均輸入相同的MRW#43命令。在從輸入MRW#43命令的時(shí)鐘信號CK的時(shí)刻、經(jīng)過預(yù)定時(shí)間tMRW的延遲之后的時(shí)刻時(shí)鐘使能信號CKE通過時(shí)鐘信號CK的一個(gè)周期的預(yù)定脈沖寬度與芯片選擇信號/CS的邏輯低電平的激活一起被激活，并且命令/地址信號CAxR和CAxF通過命令/地址總線12被傳送。時(shí)間tMRW可以是模式寄存器設(shè)置寫周期時(shí)間。命令/地址信號CAxR在時(shí)刻h在時(shí)鐘信號CK的上升沿處輸入，并且命令/地址信號CAxF在h之后的時(shí)鐘信號CK的緊接著下一個(gè)下降沿處的時(shí)鐘信號CK的下降沿處輸入。通過命令/地址總線12輸入的命令/地址信號CAxR和命令/地址信號CAxF可以是不同信號。例如，當(dāng)命令/地址總線12包含10比特的命令/地址信號CA[9:0]時(shí)，10比特的命令/地址信號CAxR和10比特的命令/地址信號CAxF可以區(qū)分為不同信號。因此，20比特的命令/地址信號CA[9:0]可以通過與10比特的命令/地址總線12相連的存儲器裝置30的命令/地址端子子(例如焊盤、引腳或凸起，未示出)輸入給存儲器裝置30。因?yàn)榇嬖趯Υ鎯ζ餮b置30具備大容量的要求，集成度和存儲器單元的數(shù)量都在增加。隨著存儲器單元數(shù)量的增加，用于尋址存儲器單元的地址比特的數(shù)量也在增加。地址管腳數(shù)量的增加導(dǎo)致芯片大小的增加。因此，期望一種用于抑制存儲器芯片中最多需要的地址管腳數(shù)量的增加的方法。因?yàn)樵诋?dāng)前實(shí)施例中，命令/地址信號在時(shí)鐘信號的上升和下降沿處均被輸入，因此減少了存儲器裝置30的命令/地址管腳的數(shù)量。在命令/地址校準(zhǔn)模式的過程中，時(shí)鐘使能信號CKE作為命令/地址信號CAxR和CAxF的讀取命令。當(dāng)時(shí)鐘使能信號CKE在邏輯低電平處激活時(shí)，命令/地址信號CAxR和CAxF在響應(yīng)于時(shí)鐘CK的定時(shí)處被輸入，并且其結(jié)果被輸出為數(shù)據(jù)信號DQ。因此時(shí)鐘使能信號CKE被用于偽命令。從時(shí)刻經(jīng)歷了預(yù)定時(shí)間tADR的延遲之后，如存儲器裝置30所輸入的命令/地址信號CAxR和CAxF被輸出為數(shù)據(jù)信號DQ。時(shí)間tADR可為從時(shí)鐘使能信號CKE激活開始至數(shù)據(jù)輸出至DQ焊盤的設(shè)置延遲時(shí)間。在時(shí)刻t3，如存儲器裝置30輸入的經(jīng)校準(zhǔn)的命令/地址信號CAxR通過存儲器裝置30的DQ焊盤輸出。在時(shí)刻t4，在經(jīng)校準(zhǔn)的命令/地址信號CAxR輸出給DQ焊盤預(yù)定時(shí)間tADD之后，如存儲器裝置30輸入的經(jīng)校準(zhǔn)的命令/地址信號CAxF被通過存儲器裝置30的DQ焊盤輸出。
經(jīng)校準(zhǔn)的命令/地址信號CAxR和CAxF與DQ焊盤之間的映射可以以多種方式設(shè)置。作為映射的示例，在時(shí)鐘信號CK的上升沿輸入的命令/地址信號CAxR的值可被輸出給DQ焊盤DQ[9:0]，并且然后在時(shí)鐘信號CK的下降沿輸入的命令/地址信號CAxF的值可被輸入給DQ焊盤DQ [9:0]。作為映射的另一例，在時(shí)鐘信號CK的上升沿輸入的命令/地址信號CAxR中的命令/地址信號CA [4:0]的值被輸出給DQ焊盤DQ [4:0]，并且然后命令/地址信號CA [9:5]的校準(zhǔn)結(jié)果同樣被輸出給DQ焊盤DQ[4:0]。在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAxF中的命令/地址信號CA [4:0]的值被輸出給DQ焊盤DQ [9:5],并且對命令/地址信號CA [9:5]的校準(zhǔn)結(jié)果同樣被輸出給DQ焊盤DQ [9:5]。作為映射的又一例，在時(shí)鐘信號CK的上升沿所輸入的命令/地址信號CAxR中的命令/地址信號CA [3:0]的值被輸出給DQ焊盤DQ[3:0]，命令/地址信號CA4的值被輸出給DQS焊盤DQSO，命令/地址信號CA [8:5]的值被輸出給DQ焊盤DQ [4:0]，并且命令/地址信號CA9的值被輸出給DQS焊盤DQSl。在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAxF中的命令/地址信號CA [3:0]的值被輸出給DQ焊盤DQ [7:4],命令/地址信號CA4的值被輸出給DQS焊盤/DQSO，命令/地址信號CA [8:5]的值被輸出給DQ焊盤DQ [7:4]，并且命令/地址信號CA9的值被輸出給DQS焊盤/DQSl。始于時(shí)刻t4，與芯片選擇信號/CS的邏輯低電平的激活一起，時(shí)鐘使能信號CKE通過時(shí)鐘信號CK的一個(gè)周期的預(yù)定脈沖寬度被激活，并且命令/地址信號CAyR和CAyF通過命令/地址總線12從存儲器控制器20傳送至存儲器裝置30。命令/地址信號CAyR在時(shí)刻t4在時(shí)鐘信號CK的上升沿被輸入，并且命令/地址信號CAyF在時(shí)鐘信號CK的緊接著的下一個(gè)下降沿被輸入。通過命令/地址總線12輸入的命令/地址信號CAyR和命令/地址信號CAyF可以是不同信號。從時(shí)刻t4起的預(yù)定時(shí)間tADR的延遲之后，如存儲器裝置30輸入的命令/地址信號CAyR和CAyF通過DQ焊盤輸出給DQ總線13。在經(jīng)校準(zhǔn)的命令/地址信號CAyR (如存儲器裝置30所輸入的)被輸出給DQ焊盤之后，經(jīng)校準(zhǔn)的命令/地址信號CAyF (如被存儲器裝置30輸入的)被輸出。在經(jīng)校準(zhǔn)的命令/地址信號CAyR和CAyF與DQ焊盤之間的映射可以以多種方式設(shè)置。作為映射的一例，在時(shí)鐘信號CK的上升沿輸入的命令/地址信號CAyR的值可被輸出至DQ焊盤DQ[9:0]，然后在時(shí)鐘信號CK的下降沿輸入的命令/地址信號CAyF的值可被輸出給DQ焊盤DQ [9:0]。作為映射的另一例，在時(shí)鐘信號CK的上升沿處輸出的命令/地址信號CAxR中的命令/地址信號CA[4:0]的值被輸出給DQ焊盤DQ[4:0]，然后命令信號CA[9:5]的校準(zhǔn)結(jié)果也被輸出給DQ焊盤DQ[4:0]。在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAxF中的命令/地址信號CA [4:0]的值被輸出給DQ焊盤DQ [9:5]，然后命令/地址信號CA [9:5]的校準(zhǔn)結(jié)果也被輸出給DQ焊盤DQ [9:5]。作為映射的又一例，在時(shí)鐘信號CK的上升沿輸入的命令/地址信號CAxR中的命令/地址信號CA [3:0]的值被輸出給DQ焊盤DQ[3:0]，命令/地址信號CA4的值被輸出給DQS焊盤DQSO，命令/地址信號CA [8:5]的值被輸出給DQ焊盤DQ [4:0],并且命令/地址信號CA9的值輸出給DQS焊盤DQSl。在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CAxF 中的命令/地址信號CA [3:0]的值被輸出給DQ焊盤DQ [7:4],命令/地址信號CA4的值被輸出給DQS焊盤/DQSO，命令/地址信號CA [8:5]的值被輸出給DQ焊盤DQ [7:4]，并且命令/地址信號CA9的值被輸出給DQS焊盤/DQSl。 在時(shí)刻t5，退出命令/地址校準(zhǔn)模式命令通過命令/地址總線12與芯片選擇信號/CS的邏輯低電平的激活一起傳送。例如，第四模式寄存器(MRW#44)命令作為命令/地址校準(zhǔn)結(jié)束信號傳送。當(dāng)10比特的命令/地址信號CA[9:0]在命令/地址總線12上運(yùn)送時(shí)，MRff#44命令可由模式寄存器設(shè)置命令來設(shè)置，模式寄存器設(shè)置命令包括指示該命令為模式寄存器設(shè)置命令的CA[3:0]，以及指示該模式寄存器設(shè)置命令為退出命令/地址校準(zhǔn)模式命令的命令/地址信號CA [9:4]。MRff#44命令可在對應(yīng)于時(shí)刻t5的時(shí)鐘信號CK的上升和下降沿均輸入。即，相同的MRW#44命令在始于時(shí)刻t5的時(shí)鐘信號CK的上升和下降沿均進(jìn)行輸入。在輸入MRW#44命令的時(shí)鐘信號CK的時(shí)刻t5經(jīng)歷預(yù)定時(shí)間tMRZ的延遲之后，終止經(jīng)由DQ焊盤輸出經(jīng)校準(zhǔn)的命令/地址信號CAyR。從輸入MRW#41命令的時(shí)刻h至輸入MRW#44命令的CK時(shí)刻t5的這段時(shí)間加上tMRZ為CA校準(zhǔn)時(shí)段。雖然圖13僅示意了在校準(zhǔn)模式期間的兩組測試圖案(CAxR和CAxF對和CAyR和CAyF對)，但是在校準(zhǔn)期間也可以發(fā)送多于兩組測試圖案。此外，圖13示意了將其邏輯窗口中心定位于對應(yīng)于相應(yīng)的時(shí)鐘CK的時(shí)鐘邊沿的命令/地址校準(zhǔn)信號的邏輯窗口。但是，這僅是處于描述的目的；可以期望的是，控制器20將使每個(gè)命令/地址校準(zhǔn)信號(表征校準(zhǔn)測試圖案)改變相對相位，從而許多命令/地址校準(zhǔn)信號的時(shí)鐘邊沿CK的定時(shí)將適時(shí)移動(dòng)(并且可以是相對于命令/地址校準(zhǔn)信號邏輯窗口的中心移動(dòng)(例如移動(dòng)到窗口之外)的定時(shí)，從而存儲器裝置30不正確地解釋命令/地址校準(zhǔn)信號邏輯)。圖14為描述根據(jù)另一實(shí)施例的模式寄存器命令設(shè)置方法的表格。參考圖14，MRff#43命令和MRW#44命令可由時(shí)鐘使能信號CKE、芯片選擇信號/CS、以及命令/地址信號CA[9:0]設(shè)置。當(dāng)時(shí)鐘時(shí)能信號CKE處于邏輯高電平、芯片選擇信號/CS處于邏輯低電平、命令/地址信號CA[3:0]處于邏輯低電平、以及命令/地址信號CA[9:4]分別為邏輯電平H-L-H-L-H-H時(shí)，可以設(shè)置MRW#43命令。S卩，MRW#43命令可由2BH的命令/地址信號CA[9:0]值來進(jìn)行表征。如以上所述的，在時(shí)鐘信號CK的上升和下降沿處，MRff#43命令可以是相同的，但是替代地，也可以向存儲器裝置30發(fā)送不同的值(例如2BH的逆)。當(dāng)時(shí)鐘時(shí)能信號CKE處于邏輯高電平、芯片選擇信號/CS處于邏輯低電平、命令/地址信號CA[3:0]處于邏輯低電平、以及命令/地址信號CA[9:4]分別處于邏輯電平H-L-H-H-L-L時(shí)，可以設(shè)置MRW#44命令。即，在時(shí)鐘信號CK的上升和下降沿可以相同地設(shè)置MRW#44命令。此處，命令/地址信號CA [9:4]可用作模式寄存器設(shè)置地址MA [5:0]。圖15為示意根據(jù)另一實(shí)施例描述命令/地址信號和存儲器裝置30的DQ焊盤之間的映射的示例的圖。參考圖15，在時(shí)鐘信號CK的上升沿輸入的命令/地址信號CA[9:0]的值可被映射為輸出給存儲器30的DQ焊盤DQ[9:0]。隨后，在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CA[9:0]的校準(zhǔn)結(jié)果可被映射為輸出給DQ焊盤DQ[9:0]。以圖13中為例，在對應(yīng)于時(shí)刻h的時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CAxR的值可被映射為輸出至DQ焊盤DQ [9:0]，然后在對應(yīng)于時(shí)刻h的時(shí)鐘信號CK的下降沿輸入的命令/地址信號CAxF 的值被映射為輸出給DQ焊盤DQ[9:0]。在對應(yīng)于時(shí)刻t4的時(shí)鐘信號CK的上升沿輸入的命令/地址信號CAyR可被映射為輸出給DQ焊盤DQ[9:0]，然后在對應(yīng)于時(shí)刻t4的時(shí)鐘信號CK的下降沿輸入的命令/地址信號CAyF的值可被映射為輸出給DQ焊盤DQ[9:0]。圖16為示意根據(jù)另一實(shí)施例的描述命令/地址信號和存儲器裝置30的DQ焊盤之間的映射的另一示例的圖。參考圖16，在時(shí)鐘信號CK的上升沿輸入的命令/地址信號CA[9:0]的值的一些部分接下來可以映射為以預(yù)定的時(shí)間間隔輸出給DQ焊盤DQ[4:0]。在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CA[9:0]的值的一些部分接下來被映射為以預(yù)定的時(shí)間間隔輸出給 DQ 焊盤 DQ[9:5]。例如，在圖13中，在命令地址信號CAxR和CAxF的命令/地址信號CA [9:0]的值在時(shí)刻tl的時(shí)鐘信號CK的上升沿和下降沿處分別輸入之后，CAxR的值CA[4:0](如所輸入的)可通過DQ焊盤DQ[4:0]分別輸出，接下來稍后，CAxR的值CA[9:5](如所輸入的)的輸出通過DQ焊盤DQ[4:0]分別輸出。然后，CAxF的命令/地址信號CA[4:0]的值(如所輸入的)通過DQ焊盤DQ [9:5]輸出，接下來，CAxF的命令/地址信號CA [9:5]的值(如所輸入的)通過DQ焊盤DQ[9:5]輸出。圖17為示意根據(jù)另一實(shí)施例的命令/地址信號和DQ焊盤之間的映射的另一示例的圖。參考圖17，在時(shí)鐘信號CK的上升沿輸入的命令/地址信號CA[9:0]的輸入值的一些部分接下來可以輸出給DQS焊盤DQSO和DQSl以及DQ焊盤DQ[3:0]。例如，CAxR的命令/地址信號CA [3:0]的值通過DQ焊盤DQ [3:0]輸出，同時(shí)CAxR的命令/地址信號CA4的值通過DQS焊盤DQSO輸出。然后，CAxR的命令/地址信號CA [8:5]的值通過DQ焊盤DQ [3:0]輸出，同時(shí)命令/地址信號CA9的值通過DQS焊盤DQSl輸出。在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CA[9:0]的輸入值的一些部分接下來可以輸出給DQS焊盤/DQSO和/DQSl以及DQ焊盤DQ[7:4]。例如，在如上所描述的輸出CAxR的一些部分之后，CAxF的命令/地址信號CA [3:0]的值通過DQ焊盤DQ [7:4]輸出，CAxF的命令/地址信號CA4的值通過DQS焊盤/DQSO輸出，CAxF的命令/地址信號CA [8:5]的值通過DQ焊盤DQ [7:4]輸出，并且CAxF的命令/地址信號CA9的值通過DQS焊盤/DQSl輸出。圖18為根據(jù)另一實(shí)施例的示例性命令/地址校準(zhǔn)方法的圖。圖18為描述示于圖5中的存儲器裝置30中的命令/地址校準(zhǔn)方法的定時(shí)圖，其中存儲器裝置30的數(shù)據(jù)DQ的比特結(jié)構(gòu)為16X。由圖18所表征的方法可以與以上關(guān)于圖10所描述的方法或其可選對象相同，除了可能在從存儲器裝置30輸出至存儲器控制器20的命令/地址校準(zhǔn)信息方面存在差異。此外，圖18示出了將MRW#43的特定示例用作進(jìn)入命令/地址校準(zhǔn)模式命令以及將MRff#44的特定示例用作退出命令/地址校準(zhǔn)模式命令的選項(xiàng)。因?yàn)橐陨弦呀?jīng)描述了圖10的實(shí)施例的存儲器系統(tǒng)10的定時(shí)和操作以及其可選對象，所以此處不再需要重復(fù)圖10和圖18的實(shí)施例的共享特征的重復(fù)描述。在輸入命令/地址信號CAxR和CAxF與DQ焊盤之間的映射可以以不同方式設(shè)置。作為映射的一例，在時(shí)鐘信號CK的上升沿處輸入的命令/地址信號CAxR的值的一些部分接下來可以以預(yù)定的時(shí)間間隔輸出給偶數(shù)DQ焊盤DQ[2n]，在時(shí)鐘信號CK的下降沿輸入的命令/地址信號CAxF的值的一些部分接下來可以以預(yù)定的時(shí)間間隔輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至4。其例子將結(jié)合圖19進(jìn)行進(jìn)一步描述。作為映射的另一例，在時(shí)鐘信號CK的上升沿處輸入的CAxR的命令/地址信號CA[3:0]被分別輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為3至0，CAxR的命令/地址信號CA4的值被輸出給DQS焊盤DQSO，CAxR的命令/地址信號CA [8:5]的值被分別輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為8至5，并且CAxR的命令/地址信號CA9的值被輸出給DQS焊盤DQSl。同時(shí)，CAxF的命令/地址信號CA[3:0]的值被分別輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為3至0，CAxF的命令/地址信號CA4的值被輸出給DQS焊盤/DQSO，CAxF的命令/地址信號CA[8:5]的值被分別輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為8至5，命令/地址信號CA9的值被輸出給DQS焊盤/DQSl。在此處描述的此實(shí)施例中或所有其他實(shí)施例中，映射以及與隨后的校準(zhǔn)周期相對應(yīng)的命令/地址信號的其他值輸出至存儲器裝置的輸出可以以上述關(guān)于CAxR和CAxF的方式進(jìn)行，雖然并非必要。此外，雖然此處所描述的所有實(shí)施例已經(jīng)描述了關(guān)于存儲器裝置30的端子(例如，焊盤、引腳、凸起等)的映射和輸出，但是這些描述是同等適用于在存儲器裝置30和存儲器控制器20之間提供通信的相關(guān)聯(lián)的總線和信號線，以及存儲器控制器的端子(焊盤、引腳、凸起等)。例如，在某個(gè)實(shí)施例中將某個(gè)命令地址信息(或值)輸出至存儲器裝置30的偶數(shù)DQ焊盤的描述期望通過相應(yīng)的DQ總線13的相應(yīng)偶數(shù)DQ線傳送其命令地址信息(或值)，并由存儲器控制器20的相應(yīng)偶數(shù)DQ端子進(jìn)行接收。圖19為示意根據(jù)實(shí)施例的命令/地址信號和DQ焊盤之間的映射的示例的圖。參考圖19，在時(shí)鐘信號CK的上升沿輸入的命令/地址信號CA[9:0]的值的一些部分接下來可以輸出給偶數(shù)DQ焊盤DQ[2n]，其中n為0至4。在時(shí)鐘信號的下降沿處輸入的命令/地址信號CA[9:0]的值的一些部分接下來可以輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至4。例如，在圖10中，在對應(yīng)于時(shí)刻tl的時(shí)鐘信號CK的上升沿輸入的CAxR的命令/地址信號CA
的值可以輸出給偶數(shù)DQ焊盤DQ[2n]，而在時(shí)鐘信號CK的下降沿處輸入的CAxF的命令/地址信號CA
的值可以輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至4。接下來(可以緊接在該輸出之后)，CAxR的命令/地址信號CA[5:9]可被輸出給偶、數(shù)焊盤DQ [2n]，并且CAxF的命令/地址信號CA [5:9]可以輸出給奇數(shù)DQ焊盤DQ[2n+l]，其中n為O至4。隨后，與其他校準(zhǔn)周期相關(guān)聯(lián)的校準(zhǔn)信息可以以相同的方式輸出，如關(guān)于圖10中所描述的CAyF和CAyR。圖20為示意根據(jù)實(shí)施例描述命令/地址信號和DQ焊盤之間的映射的另一示例的圖。參考圖20，在命令信號CK的上升沿處輸入的命令/地址信號CA [9:0](如，CAxR)的值可以映射為輸出至DQS焊盤DQSO和DQS I以及偶數(shù)DQ焊盤DQ [2n]，其中n為0至3。例如，CAxR的命令/地址信號CA
的值被輸出給偶數(shù)DQ焊盤DQ[2n](其中n為0至3)，而CAxR的命令/地址信號CA4的值被輸出給DQS焊盤DQSO。然后，CAxR的命令/地址信號CA[5:8]的值被輸出給偶數(shù)DQ焊盤DQ[2n](其中n為0至3)，而CAxR的命令/地址信號CA9的值被輸出給DQS焊盤DQSl。
在時(shí)鐘信號CK的下降沿處輸入的命令/地址信號CA[9:0]的值(如CAxF)可以映射為輸出給DQS焊盤/DQSO和/DQS1、以及奇數(shù)DQ焊盤DQ[2n+l]，其中n為0至3。例如，CAxF的命令/地址信號CA
的值被輸出給奇數(shù)DQ焊盤DQ [2n+l]，而CAxF的命令/地址信號CA4的值被輸出給DQS焊盤/DQSO。然后，CAxF的命令/地址信號CA [5:8]的值被輸出給奇數(shù)DQ焊盤DQ[2n+l]，而CAxF的命令/地址信號CA9的值被輸出給DQS焊盤/DQSl。CAxR 的 CA[4:0]和 CAxF 的 CA[4:0]的輸出可以同時(shí)發(fā)生。CAxR 的 CA[5:9]和 CAxF的CA[5:9]的輸出可發(fā)生在同時(shí)。隨后，與其他校準(zhǔn)周期相關(guān)聯(lián)的校準(zhǔn)信息可以以相同的方式輸出，如關(guān)于圖10所描述的CAyF和CAyR。圖21為示意可用于實(shí)現(xiàn)此處所描述的一個(gè)或多個(gè)CA校準(zhǔn)實(shí)施例的存儲器系統(tǒng)的另一示例的框圖。參考圖21，存儲器系統(tǒng)40與示于圖5中的存儲器系統(tǒng)10的不同點(diǎn)在于命令/地址校準(zhǔn)信息CAr (如存儲器裝置60所解釋的來自存儲器50的經(jīng)相位調(diào)整的校準(zhǔn)信號CAsp2)通過分開的校準(zhǔn)總線CA_Cal 15而非通過DQ總線13提供給存儲器控制器50。在校準(zhǔn)模式中，校準(zhǔn)總線CA_Cal 15可專用于傳輸所接收的命令/地址信息CAr。當(dāng)不處于校準(zhǔn)模式(在正常操作過程中)時(shí)，校準(zhǔn)總線CA_Cal 15可用于其他功能，或可不使用。例如在DQ總線校準(zhǔn)模式中，校準(zhǔn)總線CA_Cal 15可用于從存儲器裝置60傳送DQ校準(zhǔn)信息至存儲器控制器50。DQ校準(zhǔn)可以與此處描述的關(guān)于CA校準(zhǔn)實(shí)施例的任何CA校準(zhǔn)相同，并且DQ校準(zhǔn)信息與CA校準(zhǔn)信息相同，除了該校準(zhǔn)通過在DQ總線上傳送的校準(zhǔn)信號來執(zhí)行，因此此處不需要再進(jìn)行重復(fù)的描述。因此，在命令/地址信號的校準(zhǔn)期間，通過DQ信號線和DQS信號線(它們是附加線)可以傳送其它信號，從而提高了效率。為了避免重復(fù)描述，將不再提供與圖5中相同的組件的詳細(xì)描述。在存儲器控制器50中，時(shí)鐘發(fā)生器201產(chǎn)生時(shí)鐘信號CK，以通過時(shí)鐘信號線11將時(shí)鐘信號CK提供給存儲器裝置60。CA傳送器203響應(yīng)于相位/定時(shí)控制器208的控制信號CTRL，調(diào)整初始命令/地址信號CAspl的相位或定時(shí)，以產(chǎn)生經(jīng)相位調(diào)整的命令/地址信號 CAsp2O在存儲器裝置60中，CA接收器304在對應(yīng)于內(nèi)部時(shí)鐘信號ICK的定時(shí)上接收經(jīng)相位調(diào)整的命令/地址信號CAsp2,并且通過時(shí)鐘使能信號CKE和芯片選擇信號/CS使能，以產(chǎn)生命令/地址校準(zhǔn)信息CAr。命令/地址校準(zhǔn)信息CA,由存儲器裝置60通過校準(zhǔn)總線CA_Cal 15提供給存儲器控制器50。通過校準(zhǔn)總線CA_Cal 15，命令/地址校準(zhǔn)信息CAr被提供給存儲器控制器50的比較器206。存儲器控制器50的比較器206將所發(fā)送的命令/地址信息CAs (其可以是經(jīng)相位調(diào)整的命令/地址信號CAsp2的信息數(shù)據(jù)——其可以與初始命令/地址信號CAspl的信息相同)與所接收的命令/地址校準(zhǔn)信息CA,進(jìn)行比較，以產(chǎn)生通過信號P或失敗信號F。相位定時(shí)控制器208根據(jù)通過由比較器206產(chǎn)生的信號P或失敗信號F來產(chǎn)生指示經(jīng)相位調(diào)整的命令/地址信號CAsp2的相移的控制信號CTRL。CA傳送器203根據(jù)控制信號CTRL產(chǎn)生經(jīng)相位調(diào)整的命令/地址信號CAsp2。在存儲器裝置60和存儲器控制器50之間的命令/地址通信的校準(zhǔn)期間，可以執(zhí)行多個(gè)發(fā)送經(jīng)相位調(diào)整的命令/地址信號CAsp2的周期，每個(gè)周期都具有有關(guān)時(shí)鐘CK不同的經(jīng)調(diào)整的相對相位，并且在時(shí)鐘CK與從存儲器控制器50發(fā)送至存儲器裝置60的命令/地址信號之間的最優(yōu)相對相位可以基于多個(gè)通過P和失敗F的確定進(jìn)行選擇，如關(guān)在此處于其他實(shí)施例所描述的那樣(例如圖5中描述存儲器控制器20和存儲器裝置30)。例如，通過重復(fù)CA校準(zhǔn)周期，存儲器控制器50的相位/定時(shí)控制器208 通過一個(gè)、多個(gè)或所有的命令/地址信號確定時(shí)鐘CK的最優(yōu)相對相位，以在命令/地址信號CA窗口的中間觸發(fā)存儲器裝置60進(jìn)行輸入(例如，鎖存)。因此，存儲器裝置60針對與時(shí)鐘信號CK的上升和下降沿(其既可以是時(shí)鐘信號CK的上升和下降沿，也可以是時(shí)鐘信號CKB的上升和下降沿)相對應(yīng)的有效窗口的中部接收命令/地址信號CA。像此處所描述的其他實(shí)施例一樣，校準(zhǔn)可以針對單一的命令/地址信號線CA進(jìn)行(該校準(zhǔn)可以用于確定命令/地址總線12的所有信號線的單一最優(yōu)相對相位)、針對命令/地址總線12的一些但并非全部的命令/地址信號線進(jìn)行、或針對命令/地址總線12的所有命令/地址信號線進(jìn)行(或是單獨(dú)的，或是成組的)。結(jié)果可以用來將時(shí)鐘CK和命令/地址總線12的信號線之間的相對相位確定和控制為單一組(例如，命令地址總線的所有信號線發(fā)送具有與時(shí)鐘CK相同的最優(yōu)相對相位的信號)、或多個(gè)組(即，命令/地址總線12的每組信號線具有由存儲器控制器50確定的相應(yīng)的最優(yōu)相對相位，并且可共享電路以在正常操作期間獲得這樣確定的最優(yōu)相對相位——如CA相位/定時(shí)控制器208)，或單獨(dú)的(例如，命令/地址總線12的每條信號線具有由存儲器控制器50所確定的相應(yīng)的最優(yōu)相對相位，并且具有專用的(非共享的)電路以在正常操作期間獲得這樣確定的最優(yōu)相對相位，例如專用的CA相位/定時(shí)控制器208。圖22為示意可以用于實(shí)現(xiàn)此處描述的一個(gè)或多個(gè)命令/地址校準(zhǔn)實(shí)施例的存儲器系統(tǒng)的另一示例的框圖。參考圖22，存儲器系統(tǒng)70可包括存儲器控制器80和存儲器裝置90。存儲器控制器80可包括時(shí)鐘發(fā)生器801、命令/地址(CA)發(fā)生器802、CA發(fā)生參考單元803、寄存器單元804、比較器806、相位/定時(shí)控制器808、以及數(shù)據(jù)輸入/輸出單元810和812。存儲器控制器80將由時(shí)鐘生成器801產(chǎn)生的時(shí)鐘信號CK通過時(shí)鐘信號線11提供給存儲器裝置90。存儲器系統(tǒng)70另外包括CA參考信號線CA_Ref 16。在存儲器控制器80和存儲器裝置70之間的命令/地址CA通信的CA校準(zhǔn)模式中，CA參考信號線CA_Ref 16傳送信號CA_Refs,并接收CA參考校準(zhǔn)信息CA_Ref；。CA參考校準(zhǔn)信息CA_Ref；被提供給CA_Ref比較器806，以確定CA校準(zhǔn)周期的結(jié)果(例如，通過P或失敗F)，該結(jié)果被提供給相位/定時(shí)控制器808以通過向CA發(fā)生器802提供控制信號CTRL來調(diào)整命令/地址信號CA關(guān)于時(shí)鐘CK的相對相位或定時(shí)。因?yàn)樘峁┝?CA參考信號線CA_Ref 16，所以命令/地址CA通信的校準(zhǔn)可以與命令/地址總線12上的命令/地址信號CA的傳輸并行執(zhí)行。CA發(fā)生器802產(chǎn)生具有響應(yīng)于控制信號CTRL而確定的(很可能被調(diào)整的)相位或定時(shí)的CA信號，并將該CA信號通過命令/地址總線12傳送給存儲器裝置90。CA發(fā)生參考單元803可與CA發(fā)生器802相同地配置(例如，相同的電路構(gòu)造，其可使用來自單元庫(cell library)中的相同單位單元(unit cell)),并產(chǎn)生發(fā)送命令/地址參考信號CA_Refs0發(fā)送命令/地址參考信號CA_Refs可與由CA發(fā)生器802產(chǎn)生的命令/地址信號CA相同或與其無關(guān)。發(fā)送命令/地址參考信號CA_Refs可與由控制信號CTRL確定的相位一起產(chǎn)生，該控制信號CTRL可由CA相位定時(shí)控制器808提供(或由CA相位定時(shí)控制器808提供的信息中獲得)。由控制信號CTRL所控制的發(fā)送命令/地址參考信號CA_Refs的相位可與CA發(fā)生器802輸出的CA信號的相位相同。發(fā)送命令/地址參考信號CA_Refs被提供給寄存器單元804以存儲由發(fā)送命令/ 地址參考信號CA_Refs所表征的信息。發(fā)送命令/地址參考信號CA_Refs被提供給CA參考信號線CA_ref 16，其將所發(fā)送的命令/地址參考信號CA_Refs傳送給存儲器裝置90。寄存器單元804存儲由命令/地址參考信號CA_Refs所表征的信息。比較器806將存儲于寄存器單元804中的發(fā)送命令/地址參考信息CA_Refs的信息與通過存儲器控制器80的數(shù)據(jù)輸入單元810接收的來自存儲器裝置90的命令/地址參考校準(zhǔn)信息CA_Ref；相比較。比較器806將存儲于CA_Ref寄存器804中的發(fā)送命令/地址參考信號CA_Refs的信息與所接收的命令/地址參考校準(zhǔn)信息CA_Ref；進(jìn)行比較以產(chǎn)生通過信號P或失敗信號F。以關(guān)于其他實(shí)施例在此描述的方式相同，為命令/地址通信校準(zhǔn)的每個(gè)周期產(chǎn)生通過信號P和失敗信號F (每個(gè)周期對應(yīng)于特定相位處的CA_Refs傳輸)，并且在命令/地址通信校準(zhǔn)模式期間產(chǎn)生的通過P和失敗F信號的組可用于確定在CA總線12上傳輸?shù)拿?地址信號與時(shí)鐘CK之間的最優(yōu)相對相位。例如，相位/定時(shí)控制器808在校準(zhǔn)模式期間根據(jù)由比較器806產(chǎn)生的通過或失敗信號P或F的組產(chǎn)生指示命令/地址信號CA的相移的控制信號CTRL。控制信號CTRL用于確定(例如，調(diào)整或維持)命令/地址信號CA和時(shí)鐘CK的相對相位或定時(shí)，并產(chǎn)生在命令/地址總線12上傳輸?shù)慕?jīng)相位調(diào)整的命令/地址信號CA。數(shù)據(jù)輸入單元810 (其可以是輸入緩沖器和/或放大器)通過CA參考信號線CA_ref 16從存儲器裝置90接收所接收到的命令/地址參考校準(zhǔn)信息CA_Ref,，并且將所接收到的命令/地址參考校準(zhǔn)信息CA_Ref；傳送給比較器806。數(shù)據(jù)輸出單元812 (其可以是輸出緩沖器和/或放大器)接收由CA發(fā)生參考單元803產(chǎn)生的所發(fā)送的命令/地址參考信號CA_Refs，并將所發(fā)送的命令/地址參考信號CA_Refs傳送給CA參考信號線CA_ref 16。存儲器裝置90包括時(shí)鐘緩沖器902、CA接收器904、CA參考接收器906、以及輸A /輸出單元908和910 (其分別可以是輸入緩沖器和/或放大器和輸出緩沖器和/或放大器)。時(shí)鐘緩沖器902接收通過時(shí)鐘信號線11傳送的時(shí)鐘信號CK，以產(chǎn)生內(nèi)部時(shí)鐘信號ICK。內(nèi)部時(shí)鐘信號ICK可具有與外部時(shí)鐘信號CK相同的定時(shí)(例如，相位和占空比)，或者它們可以是不同的(例如，在相位和/或占空比方面)。CA接收器904接收芯片選擇信號/CS以及時(shí)鐘使能信號CKE，以及通過命令/地址總線12傳送的命令/地址信號CA。時(shí)鐘使能信號CKE可用作偽命令，其作為通過命令/地址總線12傳輸?shù)拿?地址信號CA的讀取命令，如此處另外描述的那樣。當(dāng)時(shí)鐘使能信號CKE處于激活狀態(tài)時(shí)，CA接收器304可接收命令/地址信號CA。輸入單元908接收來自存儲器控制器80通過CA參考總線CA_ref 16傳輸?shù)陌l(fā)送命令/地址參考信號CA_Refs，并且將其傳送給CA接收參考接收器906。CA接收參考接收器906可與CA接收器904相同地配置。CA接收參 考接收器906接收芯片選擇信號/CS、時(shí)鐘使能信號CKE、以及通過CA參考總線CA_ref 16傳送的發(fā)送命令/地址參考信號CA_Refs，并且在時(shí)鐘ICK的上升沿和/或下降沿處(其可以與外部時(shí)鐘CK的邊沿時(shí)間同時(shí)或者依賴于外部時(shí)鐘CK的邊沿時(shí)間)鎖存發(fā)送命令/地址參考信號CA_Refs。由CA_Ref接收器906鎖存的發(fā)送命令/地址參考信息CA_Refs的信息是所接收的命令/地址參考校準(zhǔn)信息CA_Refr,其可與由發(fā)送命令/地址參考信息CA_Refs所表征的信息相同或不同(例如，基于在命令/地址校準(zhǔn)的這個(gè)周期中，來自于時(shí)鐘CK和發(fā)送命令/地址參考信號CA_Refs的相對相位的鎖存結(jié)果的定時(shí))。所接收的命令/地址參考校準(zhǔn)信息CA_Ref；可以與在CA總線12上接收的信號所得到的信息相同，該信號由CA接收器904輸出給存儲器裝置70內(nèi)部的源中(在當(dāng)CA接收器904響應(yīng)于內(nèi)部時(shí)鐘信號ICE而通過命令/地址總線12接收到芯片選擇信號/CS、時(shí)鐘使能信號CKE、以及命令/地址信號CA時(shí)將該信息輸入給CA接收器904之后)。所接收到的命令/地址參考校準(zhǔn)信息CA_Ref,通過參考信號線CA_ref 16和輸出單元910傳送給存儲器控制器80。存儲器系統(tǒng)70可執(zhí)行CA校準(zhǔn)的多個(gè)周期，示例性的單一周期在以下描述。存儲器控制器80的CA發(fā)生器802響應(yīng)于相位/定時(shí)控制器808的控制信號CTRL調(diào)整命令/地址信號CA的相位或定時(shí)。CA發(fā)生參考單元803產(chǎn)生發(fā)送命令/地址參考信號CA_Refs (其可與命令/地址信號CA相同)，并將發(fā)送命令/地址參考信號CA_Refs通過CA參考信號線CA_ref 16傳送給存儲器裝置90。存儲器裝置90的CA參考接收器906在根據(jù)內(nèi)部時(shí)鐘信號ICK的時(shí)刻并由時(shí)鐘使能信號CKE使能來輸入發(fā)送命令/地址參考信號CA_Refs，并產(chǎn)生所接收的命令/地址參考校準(zhǔn)信息CA_Ref；。存儲器裝置90的所接收的命令/地址參考校準(zhǔn)信息CA_Ref；通過CA參考信號線CA_ref 16傳送給存儲器控制器80。所接收的命令/地址參考校準(zhǔn)信息CA_Ref；提供給比較器806。比較器806將發(fā)送命令/地址參考信號CA_Refs的信息與所接收的命令/地址參考校準(zhǔn)信息CA_Ref；進(jìn)行比較，以為命令/地址校準(zhǔn)的這個(gè)周期產(chǎn)生通過信號P或失敗信號F。通過重復(fù)前述的CA校準(zhǔn)周期，存儲器控制器80的相位/定時(shí)控制器808確定由CA發(fā)生器802在CA總線12上發(fā)送的CA信號和時(shí)鐘CK之間的最優(yōu)相對相位。這個(gè)最優(yōu)相對相位可以如此處其他地方描述的那樣進(jìn)行選擇，并且可在與命令/地址信號CA邏輯窗口的中間部分相對應(yīng)的時(shí)刻提示輸入(例如，鎖存)在正常操作期間由CA接收器904通過CA總線12發(fā)送的命令/地址信號(例如，從而命令/地址信號邏輯窗口的中間對應(yīng)于時(shí)鐘信號CK和/或內(nèi)部時(shí)鐘信號ICK的邊沿)。雖然在當(dāng)前實(shí)施例中已經(jīng)描述了 CA總線12的單一命令/地址信號CA的校準(zhǔn)，但是所描述的校準(zhǔn)可用于調(diào)整命令/地址總線12的所有信號線上傳輸?shù)男盘柕南辔弧＿@可以通過僅使用單一 CA_ref單一線16來實(shí)現(xiàn)(將其校準(zhǔn)結(jié)果應(yīng)用于命令/地址總線12的所有信號線)。可替換地，CA_ref信號線16可以是多條CA_ref信號線中的一條，每一條都用來調(diào)整CA總線12的相應(yīng)一條或一組信號線。此外，多條CA_ref信號線16中的每一條可以是與用于校準(zhǔn)的CA總線12的信號線相鄰的信號線(例如，緊挨著或位于2或3條信號線之內(nèi)，例如)。這可包括在CA總線12的信號線之間插入的多條CA_ref信號線。同樣，在可替換的實(shí)施例中，CA_ref線16可在CA校準(zhǔn)之外的模式中(例如，正常操作)用作其它用途(例如，傳送功率或其他信息信號)。此處描述的存儲器控制器和存儲器裝置可具有多種形式。例如，存儲器控制器可以包括半導(dǎo)體芯片或可以是封裝(例如，密封在諸如樹脂的保護(hù)外殼之內(nèi)的一個(gè)或多個(gè)芯片)。存儲器裝置可包括半導(dǎo)體芯片或可以是封裝(例如，密封在諸如樹脂的保護(hù)外殼之內(nèi)的一個(gè)或多個(gè)半導(dǎo)體存儲器芯片)。存儲器裝置可以為NAND閃存(包括3D NAND閃存)、DRAM、PRAM、RRAM和/或MRAM。存儲器控制器和存儲器裝置可以封裝在相同的半導(dǎo)體封裝中(例如，存儲器控制器芯片和一個(gè)或多個(gè)存儲器芯片堆疊在一起并密封在封裝中)。控制器/裝置封裝可以是堆疊封裝(Package on Package, PoP)?？刂破骺砂ㄖ鞔鎯ζ餍酒囊徊糠郑渥鳛橐粋€(gè)或多個(gè)從存儲器芯片的主導(dǎo)裝 置(master)，所述校準(zhǔn)針對主存儲器芯片和一個(gè)或多個(gè)從存儲器芯片之間的命令/地址通信來執(zhí)行。主存儲器芯片和一個(gè)或多個(gè)從存儲器芯片可以堆疊，并通過諸如相互連接的每個(gè)芯片的娃通孔(throuth silicon vias)的襯底通孔(throuth substrate vias,TSV)進(jìn)行通信(其中此處描述的時(shí)鐘線11、命令/地址總線12、DQ總線13、芯片選擇信號線/CS、時(shí)鐘使能CKE、以及數(shù)據(jù)選通線DQS全部或部分通過一個(gè)或多個(gè)硅通孔形成)。存儲器控制器和存儲器裝置可為存儲器卡的元件(嵌入式的或可移除的)。存儲器控制器和存儲器裝置可安裝于相同的印刷電路板上或單個(gè)計(jì)算系統(tǒng)中相連接的多個(gè)電路板上，該單個(gè)計(jì)算系統(tǒng)可包括包含存儲器模塊元件的印刷電路板、計(jì)算裝置(例如，個(gè)人計(jì)算機(jī))的母板、或其他印刷電路板(例如在移動(dòng)電話、個(gè)人數(shù)字助手(PDA)或平板電腦內(nèi)的)。對于某些應(yīng)用，控制器和存儲器裝置可以與相同的單片半導(dǎo)體基板(例如，相同的半導(dǎo)體芯片的部分)形成一體。例如，存儲器可以是微處理器、通信芯片、或數(shù)字信號處理器中的嵌入式存儲器。另外，雖然以上的實(shí)施例描述為關(guān)于存儲器系統(tǒng)，但是本發(fā)明還可以用于校準(zhǔn)存儲器系統(tǒng)之外的其他命令/地址通信，例如用于服務(wù)器、計(jì)算機(jī)等的母板互連的節(jié)點(diǎn)之間，以輔助連接至母板的設(shè)備之間的通信。另外，雖然實(shí)施例描述了從存儲器裝置傳送到存儲器控制器的命令/地址校準(zhǔn)信息的示例是對從存儲器控制器發(fā)送到存儲器裝置的命令/地址校準(zhǔn)信號(例如，如存儲器裝置所輸入的)的解釋，然而，可以發(fā)送其它類型的信息。例如，如果測試圖案是預(yù)定的(或是在產(chǎn)生時(shí)被編程，或僅在命令/地址校準(zhǔn)之前被編程)，存儲器裝置自身可確定其輸入的信息在輸入時(shí)是否發(fā)生錯(cuò)誤，以向存儲器控制器提供響應(yīng)于其的通過P和失敗F?？商鎿Q地，存儲器裝置可包括邏輯以期望在包含校準(zhǔn)周期內(nèi)所發(fā)送的測試圖案的一系列比特之間、和/或并行地接收為部分測試圖案的比特的比特之間的某種關(guān)系(并因此產(chǎn)生通過和失敗信號以發(fā)送給存儲器控制器)。同樣，命令/地址通信的校準(zhǔn)已經(jīng)被描述為校準(zhǔn)輸入到存儲器裝置中的命令/地址信號的定時(shí)，然而，可執(zhí)行命令/地址通信的其它類型的校準(zhǔn)。例如，針對每個(gè)命令/地址通信校準(zhǔn)周期，控制器可改變控制器和/或存儲器裝置的信號功率、端子阻抗(例如，可調(diào)整的片內(nèi)終結(jié)器(on die termination))(上拉(pull-up)或串聯(lián))、和/或命令/地址校準(zhǔn)信號的占空比。應(yīng)當(dāng)注意，該說明書描述了利用在命令/地址總線上發(fā)送的校準(zhǔn)測試圖案信號進(jìn)行命令/地址通信的校準(zhǔn)。期望的是，某些實(shí)現(xiàn)方式將允許命令/地址總線中的某些而非全部信號線在正常操作過程中共享命令和地址信息。例如，設(shè)計(jì)可能需要22個(gè)地址比特和10個(gè)命令比特，其可能導(dǎo)致命令/地址總線的一個(gè)或多個(gè)信號線不被用于傳送命令比特(例如，如果由11條信號線組成的命令/地址總線12用來傳送二十二( 22)個(gè)地址比特(順次傳送兩組十一(11)比特)，則通信可能僅需要十一(11)條信號線上的十(10)比特來傳送命令，剩下的一條信號線不用于命令通信)。作為另一示例，命令/地址總線的所有信號線都可用于命令通信，但是一些信號線可能沒有用于地址通信(例如，十一比特用于命令信息而且二十(20)比特的地址信息可以留下十一條信號線中不用于地址通信的命令/地址總線的信號線之一)。雖然已經(jīng)參考本發(fā)明構(gòu)思的示例性實(shí)施例具體示出并描述了本發(fā)明構(gòu)思，但是它們是出于舉例的目的而提供的，并且本領(lǐng)域技術(shù)人員將理解可以從本發(fā)明構(gòu)思產(chǎn)生各種修改和等價(jià)的其他實(shí)施例。因此，本發(fā)明構(gòu)思的范圍應(yīng)當(dāng)由所附權(quán)利要求進(jìn)行限定。
權(quán)利要求
1.一種與存儲器裝置通信的方法，包括 在命令/地址總線上發(fā)送校準(zhǔn)命令； 在命令/地址總線上發(fā)送n個(gè)第一測試信號的序列，其中n為大于或等于2的整數(shù)； 與n個(gè)第一測試信號的每一個(gè)一起，在第一時(shí)鐘線上發(fā)送時(shí)鐘信號，n個(gè)第一測試信號的每一個(gè)分別在關(guān)于時(shí)鐘信號的第一至第n相位進(jìn)行發(fā)送，第一至第n相位中的每一個(gè)互相不同； 在數(shù)據(jù)總線上接收n個(gè)第二測試信號的序列，其分別從在命令/地址總線上發(fā)送的n個(gè)第一測試信號的序列中獲得； 比較n個(gè)第一測試信號和n個(gè)第二測試信號；以及 響應(yīng)于n個(gè)第一測試信號與所接收的n個(gè)第二測試信號的比較，關(guān)于時(shí)鐘信號確定將要在命令/地址總線上發(fā)送的信號的優(yōu)選相位。
2.如權(quán)利要求I所述的方法，其中n個(gè)第一測試信號的每一個(gè)包括在命令/地址總線上并行發(fā)送的第一多個(gè)比特，以及跟著的在命令/地址總線上并行發(fā)送的第二多個(gè)比特。
3.如權(quán)利要求2所述的方法，其中第一多個(gè)比特和第二多個(gè)比特中的每一個(gè)包括分組。
4.如權(quán)利要求2所述的方法，其中針對n個(gè)第一測試信號的每一個(gè)，第一多個(gè)比特在時(shí)鐘信號的上升沿和時(shí)鐘信號的下降沿之一處發(fā)送，并且第二多個(gè)比特在時(shí)鐘信號的上升沿和時(shí)鐘信號的下降沿的另一個(gè)處發(fā)送。
5.如權(quán)利要求I所述的方法，其中n個(gè)第二測試信號的序列的至少一部分在數(shù)據(jù)選通線上接收。
6.如權(quán)利要求I所述的方法，其中n個(gè)第二測試信號的序列的至少一部分在至少在校準(zhǔn)模式期間專用于校準(zhǔn)的線上接收。
7.如權(quán)利要求I所述的方法，其中比較n個(gè)第一測試信號和n個(gè)第二測試信號的步驟包括確定第二測試信號的每一個(gè)是否與對應(yīng)的第一測試信號相同。
8.如權(quán)利要求I所述的方法，其中優(yōu)選相位被確定為與第一至第n相位之一對應(yīng)。
9.如權(quán)利要求8所述的方法，其中確定優(yōu)選相位包括確定第一至第n相位的相位序列，該相位序列的每個(gè)相位對應(yīng)于被確定為有效的第二測試信號。
10.一種接口訓(xùn)練方法，包括 在命令/地址總線上發(fā)送第一校準(zhǔn)信號至半導(dǎo)體裝置； 與發(fā)送第一校準(zhǔn)信號一起，發(fā)送時(shí)鐘信號至半導(dǎo)體裝置，該時(shí)鐘信號向半導(dǎo)體裝置提供定時(shí)以鎖存第一校準(zhǔn)信號的邏輯電平； 在數(shù)據(jù)總線上從半導(dǎo)體裝置接收第二校準(zhǔn)信號，該第二校準(zhǔn)信號從經(jīng)鎖存的第一校準(zhǔn)信號的邏輯電平獲得； 與發(fā)送時(shí)鐘信號一起，在命令/地址總線上發(fā)送命令和地址信號至半導(dǎo)體裝置，命令和地址信號與時(shí)鐘信號之間的相位響應(yīng)于第二校準(zhǔn)信號。
11.如權(quán)利要求10的方法，進(jìn)一步包括當(dāng)發(fā)送第一校準(zhǔn)信號時(shí)，在與命令/地址總線分離的第一線上發(fā)送讀取請求信號至半導(dǎo)體裝置。
12.如權(quán)利要求11所述的方法，其中第一線為時(shí)鐘使能線。
13.如權(quán)利要求10所述的方法，其中第一校準(zhǔn)信號包括以至少兩倍于時(shí)鐘信號時(shí)段的速率傳送的數(shù)據(jù)分組序列。
14.如權(quán)利要求10所述的方法，其中 發(fā)送第一校準(zhǔn)信號至半導(dǎo)體裝置包括在命令/地址總線的多條線的每一條上都發(fā)送訓(xùn)練圖案。
15.如權(quán)利要求14所述的方法，其中訓(xùn)練圖案對于命令/地址總線的多條線的每一條都是相同的。
16.如權(quán)利要求14所述的方法，其中在命令/地址總線上發(fā)送命令和地址信號包括針對命令/地址總線的多條線中的每一條單獨(dú)調(diào)整命令和地址信號與時(shí)鐘信號之間的相位。
17.如權(quán)利要求14所述的方法，其中在命令/地址總線上發(fā)送命令和地址信號包括與關(guān)于時(shí)鐘信號的第一相位一起在命令/地址總線的第一線上發(fā)送第一信號，以及與關(guān)于時(shí)鐘信號的第二相位一起在命令/地址總線的第二線上發(fā)送第二信號。
18.如權(quán)利要求10所述的方法，其中發(fā)送命令/地址信號包括在命令/地址總線的多數(shù)線中的每一條上發(fā)送地址信息和命令信息兩者。
19.如權(quán)利要求10所述的方法， 其中半導(dǎo)體裝置為第一半導(dǎo)體裝置，以及 其中該方法進(jìn)一步包括 在命令/地址總線上發(fā)送第三校準(zhǔn)信號至第二半導(dǎo)體裝置； 與發(fā)送第三校準(zhǔn)信號一起，發(fā)送時(shí)鐘信號至第二半導(dǎo)體裝置，該時(shí)鐘信號向第二半導(dǎo)體裝置提供定時(shí)以鎖存第三校準(zhǔn)信號的邏輯電平； 在數(shù)據(jù)總線上從第二半導(dǎo)體裝置接收第四校準(zhǔn)信號，該第四校準(zhǔn)信號從經(jīng)鎖存的第三校準(zhǔn)信號的邏輯電平獲得； 與發(fā)送時(shí)鐘信號一起，在命令/地址總線上發(fā)送命令和地址信號至第二半導(dǎo)體裝置，命令和地址信號與時(shí)鐘信號之間的相位響應(yīng)于第四校準(zhǔn)信號。
20.一種在存儲器裝置的命令/地址總線上校準(zhǔn)通信的方法，包括 在時(shí)鐘信號線上接收時(shí)鐘信號； 在命令/地址總線上接收校準(zhǔn)命令； 在命令/地址總線上，在時(shí)鐘信號的上升沿和時(shí)鐘信號的下降沿之一處接收第一測試數(shù)據(jù)分組，以產(chǎn)生第一信息； 在命令/地址總線上，在時(shí)鐘信號的上升沿和時(shí)鐘信號的下降沿的另一個(gè)處接收第二測試數(shù)據(jù)分組，以產(chǎn)生第二信息；以及 在數(shù)據(jù)總線上傳送第一信息和第二信息。
21.如權(quán)利要求20所述的方法，進(jìn)一步包括在命令/地址總線上，在時(shí)鐘信號的上升和下降沿處接收命令和地址信號。
22.—種半導(dǎo)體裝置，包括 時(shí)鐘發(fā)生器，被配置為產(chǎn)生時(shí)鐘信號； 時(shí)鐘輸出端子，連接至?xí)r鐘發(fā)生器并且被配置為輸出時(shí)鐘信號； 命令發(fā)生器電路，被配置為產(chǎn)生命令； 地址發(fā)生器電路，被配置為產(chǎn)生地址； 多個(gè)命令/地址端子；命令/地址緩沖器，具有連接至命令/地址端子的輸出，該命令/地址緩沖器連接至命令發(fā)生器電路和地址發(fā)生器電路，以通過命令/地址端子從半導(dǎo)體裝置向外部傳送命令和地址信號； 相位控制器，被配置為控制命令/地址緩沖器在命令/地址總線上傳送n個(gè)訓(xùn)練圖案的序列，n為大于2的整數(shù)，該相位控制器被配置為調(diào)整n個(gè)訓(xùn)練圖案中的至少一些訓(xùn)練圖案的關(guān)于時(shí)鐘信號的相位； 數(shù)據(jù)端子；以及 數(shù)據(jù)緩沖器，連接至數(shù)據(jù)端子； 其中相位控制器被配置為響應(yīng)于通過數(shù)據(jù)端子由數(shù)據(jù)緩沖器所接收的第一信息，調(diào)整命令和地址信號的關(guān)于時(shí)鐘信號的相位。
23.如權(quán)利要求22所述的裝置，其中相位控制器被配置為控制命令/地址緩沖器以通過命令/地址端子傳送進(jìn)入校準(zhǔn)模式命令。
24.如權(quán)利要求23所述的裝置，其中相位控制器被配置為控制命令/地址緩沖器以將n個(gè)訓(xùn)練圖案中的每一個(gè)作為修改的并行數(shù)據(jù)序列以至少兩倍于時(shí)鐘信號時(shí)段的速度進(jìn)行傳送。
25.如權(quán)利要求24所述的裝置，其中n個(gè)訓(xùn)練圖案中的每一個(gè)為相同的圖案。
26.如權(quán)利要求24所述的裝置，其中n個(gè)訓(xùn)練圖案中的至少一些訓(xùn)練圖案互不相同。
27.如權(quán)利要求22所述的裝置，其中通過數(shù)據(jù)端子由數(shù)據(jù)緩沖器所接收的第一信息響應(yīng)于n個(gè)訓(xùn)練圖案。
28.如權(quán)利要求27所述的裝置，其中通過數(shù)據(jù)端子由數(shù)據(jù)緩沖器所接收的第一信息從經(jīng)鎖存的n個(gè)訓(xùn)練圖案的邏輯電平獲得。
29.如權(quán)利要求22所述的裝置，進(jìn)一步包括 讀使能電路；以及 第一端子，連接至讀使能電路以在傳送n個(gè)訓(xùn)練圖案序列的過程中傳送由讀使能電路產(chǎn)生的讀使能信號。
30.如權(quán)利要求29所述的裝置，進(jìn)一步包括 時(shí)鐘使能電路，連接至第一端子以在未傳送n個(gè)訓(xùn)練圖案序列的過程中產(chǎn)生時(shí)鐘使能信號。
31.如權(quán)利要求22所述的裝置，其中相位控制器被配置為針對命令/地址總線的多條線的每一條單獨(dú)調(diào)整命令和地址信號關(guān)于時(shí)鐘信號的相位。
32.—種系統(tǒng),包括 如權(quán)利要求22所述的裝置， 印刷電路板，其上安裝有如權(quán)利要求22所述的裝置，該印刷電路板包括命令/地址總線，其連接至如權(quán)利要求22所述的裝置的命令/地址端子；以及 第二裝置，其安裝于印刷電路板上，連接至命令/地址總線。
33.如權(quán)利要求32所述的系統(tǒng)，其中第二裝置為半導(dǎo)體存儲器裝置。
34.一種通信方法，包括 在命令/地址總線上接收訓(xùn)練信號； 與接收訓(xùn)練信號一起，接收鎖存信號；響應(yīng)于鎖存信號的至少一個(gè)邊沿鎖存訓(xùn)練信號，以產(chǎn)生訓(xùn)練信號信息； 傳送訓(xùn)練信號信息； 在命令/地址總線上接收命令信號和地址信號； 與接收命令信號和地址信號一起接收鎖存信號，鎖存信號關(guān)于命令信號和地址信號的相位響應(yīng)于所傳送的訓(xùn)練信號信息；以及 響應(yīng)于鎖存信號的至少一個(gè)邊沿，鎖存命令信號和地址信號。
35.如權(quán)利要求34所述的方法，其中鎖存訓(xùn)練信號以及鎖存命令信號和地址信號包括響應(yīng)于鎖存信號的上升和下降沿進(jìn)行鎖存。
36.如權(quán)利要求35所述的方法，進(jìn)一步包括 在命令/地址總線上接收進(jìn)入校準(zhǔn)模式命令；以及 響應(yīng)于進(jìn)入校準(zhǔn)模式命令進(jìn)入校準(zhǔn)模式。
37.如權(quán)利要求36所述的方法， 其中進(jìn)入校準(zhǔn)模式命令為模式寄存器設(shè)置(MRS)命令，以及 其中進(jìn)入校準(zhǔn)模式的步驟包括對模式寄存器設(shè)置進(jìn)行編程。
38.如權(quán)利要求36所述的方法，進(jìn)一步包括 在命令/地址總線上接收退出校準(zhǔn)模式命令；以及 響應(yīng)于退出校準(zhǔn)模式命令退出校準(zhǔn)模式。
39.如權(quán)利要求36所述的方法，進(jìn)一步包括 監(jiān)控訓(xùn)練信號信息； 檢測訓(xùn)練信號信息包含退出校準(zhǔn)模式命令；以及 響應(yīng)于檢測到訓(xùn)練信號信息包含退出校準(zhǔn)模式命令，退出校準(zhǔn)模式。
40.如權(quán)利要求34所述的方法，進(jìn)一步包括 當(dāng)接收訓(xùn)練信號時(shí)在第一輸入接收信號；以及 響應(yīng)于在第一輸入接收到的信號，使能訓(xùn)練圖案的鎖存。
41.如權(quán)利要求40所述的方法,其中第一輸入為時(shí)鐘使能輸入。
42.如權(quán)利要求34所述的方法，其中傳送訓(xùn)練信號信息包括在命令/地址總線上傳送訓(xùn)練信號信息。
43.如權(quán)利要求34所述的方法，其中傳送訓(xùn)練信號信息包括在至少在校準(zhǔn)模式期間專用于訓(xùn)練的管腳上傳送訓(xùn)練信號信息。
44.一種半導(dǎo)體裝置，包括 命令/地址端子； 第一端子； 命令/地址緩沖器，連接至命令/地址端子以接收第一信息，第一信息包括命令信息、地址信息和校準(zhǔn)信息，該命令/地址緩沖器響應(yīng)于通過第一端子所接收的時(shí)鐘來鎖存通過命令/地址端子所接收的信息； 命令電路，連接至命令/地址緩沖器，以接收命令信息并響應(yīng)于該命令信息提供內(nèi)部命令； 解碼器，連接至命令/地址緩沖器，以對地址信息進(jìn)行接收和解碼；以及 校準(zhǔn)控制電路，連接至命令/地址緩沖器，該校準(zhǔn)控制電路被配置為接收校準(zhǔn)信息并將該校準(zhǔn)信息傳送至外部源。
45.如權(quán)利要求44所述的裝置，進(jìn)一步包括 數(shù)據(jù)端子；以及 數(shù)據(jù)緩沖器，連接至數(shù)據(jù)端子； 其中校準(zhǔn)控制電路連接至數(shù)據(jù)緩沖器，以通過數(shù)據(jù)端子將校準(zhǔn)信息傳送至外部源。
46.如權(quán)利要求44所述的裝置，進(jìn)一步包括 模式寄存器設(shè)置， 其中命令電路被配置為接收進(jìn)入校準(zhǔn)模式命令，并且響應(yīng)于該校準(zhǔn)模式命令而利用第一代碼對模式寄存器設(shè)置進(jìn)行編程，從而使裝置進(jìn)入校準(zhǔn)模式， 其中校準(zhǔn)控制電路響應(yīng)于該第一代碼而將校準(zhǔn)信息傳送至外部源。
47.如權(quán)利要求46所述的裝置，其中校準(zhǔn)控制電路被配置為在校準(zhǔn)模式期間接收的校準(zhǔn)信息中檢測退出校準(zhǔn)模式命令，并且被配置為使得模式寄存器設(shè)置被修改為使裝置退出校準(zhǔn)模式。
48.如權(quán)利要求44所述的裝置， 其中裝置是包括動(dòng)態(tài)隨機(jī)存取存儲器陣列的動(dòng)態(tài)隨機(jī)存取存儲器半導(dǎo)體裝置， 其中解碼器被配置為響應(yīng)于地址信息而訪問動(dòng)態(tài)隨機(jī)存取存儲器陣列中的位置。
49.如權(quán)利要求44所述的裝置， 其中該裝置是包括NAND閃存陣列的NAND閃存半導(dǎo)體裝置， 其中解碼器被配置為響應(yīng)于地址信息而訪問NAND閃存陣列中的位置。
全文摘要
在命令/地址校準(zhǔn)模式中，存儲器控制器可將測試圖案的多個(gè)周期作為信號傳送給存儲器裝置。測試圖案信號的每個(gè)周期可在關(guān)于同樣傳送給存儲器裝置的時(shí)鐘的經(jīng)調(diào)整的相對相位處傳送。存儲器裝置可在由時(shí)鐘確定的定時(shí)處輸入測試圖案信號，例如在時(shí)鐘的上升和/或下降沿。由存儲器裝置輸入的測試圖案可被發(fā)送給存儲器控制器，以確定在該周期中是否將該測試圖案成功地傳送至存儲器裝置。對測試圖案傳送的多個(gè)周期進(jìn)行評估，以確定在系統(tǒng)操作過程中命令/地址信號關(guān)于用于傳送的時(shí)鐘的相對相位。
文檔編號G11C29/08GK102750988SQ20121023471
公開日2012年10月24日 申請日期2012年3月28日 優(yōu)先權(quán)日2011年3月28日
發(fā)明者全英珍 申請人:三星電子株式會社