專利名稱：半導(dǎo)體非易失性存儲器及數(shù)據(jù)寫入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體非易失性存儲器及該半導(dǎo)體非易失性存儲器中的數(shù)據(jù)寫入方法。
背景技術(shù)：
目前，作為半導(dǎo)體非易失性存儲器，公知有在各自由單一的M0S(MetalOxideSemiconductor)晶體管構(gòu)成的存儲器單元的漏極區(qū)域及源極區(qū)域分別設(shè)計(jì)電荷存儲部,通過在各電荷存儲部中存儲電荷，能夠存儲2種2值(0，I)的比特?cái)?shù)據(jù)，即能夠存儲2比特的數(shù)據(jù)(例如參照非專利文獻(xiàn)I、專利文獻(xiàn)I)。在該半導(dǎo)體非易失性存儲器中，上述電荷存儲部中未存儲電荷(電子)的狀態(tài)為初始狀態(tài)，該未存儲電荷的狀態(tài)對應(yīng)數(shù)據(jù)“ I ”，存儲了電荷的狀態(tài)對應(yīng)數(shù)據(jù)“O”。
對該半導(dǎo)體非易失性存儲器的數(shù)據(jù)的寫入/讀出/擦除分別以如以的方式實(shí)施。首先，對漏極側(cè)的電荷存儲部的數(shù)據(jù)“0”的寫入是通過分別對漏極區(qū)域施加正電壓、對柵極電極施加正電壓、對源極區(qū)域施加接地電壓來進(jìn)行的。由此，熱電子會注入漏極側(cè)的電荷存儲部，從而數(shù)據(jù)“0”被寫入。另一方面，漏極側(cè)的數(shù)據(jù)的讀出是通過分別對源極區(qū)域施加正電壓、對柵極電極施加正電壓、對漏極區(qū)域施加接地電壓來進(jìn)行的。此時，當(dāng)漏極側(cè)的電荷存儲部中未存儲電荷時，由于會讀出比規(guī)定閾值大的電流，因此判別為數(shù)據(jù)“I”被讀出。另一方面，當(dāng)漏極側(cè)的電荷存儲部中存儲了電荷時，由于被讀出的電流值低于規(guī)定閾值，因此判別為數(shù)據(jù)“0”被讀出。這樣，通過讀出的電流值是否在規(guī)定閾值以上來進(jìn)行2值數(shù)據(jù)“0”或者“I”的判別。這樣，在上述的半導(dǎo)體非易失性存儲器中，通過被讀出的電流值的大小來判別2值數(shù)據(jù)“0”或者“I”。當(dāng)然，最好是在半導(dǎo)體非易失性存儲器中形成的所有存儲器單元中與數(shù)據(jù)“0”及“I”分別對應(yīng)的讀出電流值都是均勻的，但由于制造上的偏差等，實(shí)際上會在每個存儲器單元中產(chǎn)生偏差。于是，應(yīng)對這樣的偏差，在對應(yīng)于數(shù)據(jù)“I”的讀出電流值分布的范圍與對應(yīng)于數(shù)據(jù)“0”的讀出電流值分布的范圍之間存在的區(qū)域(以下，稱為電流窗口)內(nèi)設(shè)定用于判別數(shù)據(jù)“0”及“ I”的閾值。此時，為了高精度地進(jìn)行2值數(shù)據(jù)“0”及“ I”的判別，電流窗口的寬度越寬越好。當(dāng)然，在如上所述的半導(dǎo)體非易失性存儲器中，可以對設(shè)置在單一存儲器單元中的2個電荷存儲部分別實(shí)施4值數(shù)據(jù)“00”，“01”，“10”，“11”的寫入及讀出。在寫入并讀出4值數(shù)據(jù)“00”、“01”、“10”、“11”的情況下，與寫入讀出2值數(shù)據(jù)的情況相比，電流窗口的寬度變窄。因此，會產(chǎn)生難以高精度地判別從存儲器單元讀出的電流值與數(shù)據(jù)“ 00 ”，“ 01 ”，“ 10 ”，“ 11 ”中的哪一個相當(dāng)?shù)膯栴}。于是，在這種半導(dǎo)體非易失性存儲器中，為了拓寬上述的電流窗口的寬度，進(jìn)行如下的2階段的寫入。首先，在第I階段中，通過對存儲器單元的漏極電極施加分階段地增加的漏極電壓，執(zhí)行迅速地注入電荷的漏極分級處理，其間，在讀出電流值達(dá)到規(guī)定閾值的附近的時刻停止上述漏極分級處理。接下來，在第2階段中，通過對存儲器單元的柵極電極施加分階段地增加的柵極電壓來執(zhí)行逐次微量地注入電荷的柵極分級處理，其間，若讀出電流值變得比規(guī)定閾值低，則判定為對存儲器單元的寫入結(jié)束。也就是說，通過第I階段的漏極分級處理進(jìn)行迅速的電荷注入，當(dāng)讀出電流值達(dá)到規(guī)定閾值的附近后，切換為基于柵極分級處理的微量的電荷注入動作，從而使該存儲電荷量精確地達(dá)到所希望的量。此外，公知有當(dāng)對存儲器單元進(jìn)行2階段寫入時，在第I階段中將對存儲器單元施加的電壓設(shè)為高電壓，在第2階段中將對存儲器單元施加的電壓切換為低電壓的寫入方法(參照專利文獻(xiàn)2)。根據(jù)如上的2階段的寫入，與通過I次電壓施加就想達(dá)到所希望的存儲電荷量的 寫入方法相比，可以精確地在各存儲器單元中存儲希望的量的電荷。因此，寫入數(shù)據(jù)中的各值的每一個讀出電流值的分布寬度窄，因此可以拓寬電流窗口的寬度。但是，根據(jù)上述的柵極分級處理，雖然能夠使電荷的存儲量精確地達(dá)到所希望的量，但在每I次的寫入處理中可注入的電荷的量是微量的，因此存在寫入次數(shù)變多，在數(shù)據(jù)寫入中耗費(fèi)的時間增多的問題。非專利文獻(xiàn)I Boaz Eitan等 11 人著，“4_bit per Cell NROM Reliability”，IEEEInternational Electron Devices Meeting 2005 iedm Technical Digest -Washington,DC December 5-7，2005，美國，IEEE，2005 年，Session 22. I專利文獻(xiàn)I :日本特表2008-527611專利文獻(xiàn)2 :日本特開平10-27584
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種在各存儲器單元中設(shè)置了電荷存儲部的、可以迅速且高精度地使對應(yīng)于寫入數(shù)據(jù)的規(guī)定量的電荷存儲在存儲器單元的電荷存儲部中的半導(dǎo)體非易失性存儲器及數(shù)據(jù)寫入方法。本發(fā)明的半導(dǎo)體非易失性存儲器，其具有多個存儲器單元，各個存儲器單元由具有電荷存儲部的MOSFET構(gòu)造構(gòu)成，該半導(dǎo)體非易失性存儲器具有寫入電壓施加部，其通過向所述存儲器單元的任意一個漏極區(qū)域或者源極區(qū)域施加對應(yīng)于寫入數(shù)據(jù)的寫入電壓來向所述電荷存儲部注入電荷；和控制部，其根據(jù)存儲在所述電荷存儲部中的電荷量的增力口，降低所述寫入電壓。另外，本發(fā)明的數(shù)據(jù)寫入方法，其向具有多個存儲器單元的半導(dǎo)體非易失性存儲器寫入數(shù)據(jù)，各個存儲器單元由具有電荷存儲部的MOSFET構(gòu)造構(gòu)成，該數(shù)據(jù)寫入方法依次執(zhí)行第I步驟，通過向所述存儲器單元的漏極或者源極區(qū)域施加對應(yīng)于寫入數(shù)據(jù)的值的第I寫入電壓來對所述電荷存儲部注入電荷，直到超過比對應(yīng)于所述寫入數(shù)據(jù)的值的第I電荷量低的第2電荷量為止；和第2步驟，通過向所述存儲器單元的漏極或者源極區(qū)域施加比所述第I寫入電壓低的第2寫入電壓來向所述電荷存儲部注入電荷，使該電荷存儲量達(dá)到所述第I電荷量。在本發(fā)明中，當(dāng)通過向存儲器單元的漏極區(qū)域或者源極區(qū)域施加對應(yīng)于寫入數(shù)據(jù)的寫入電壓來向存儲器單元中形成的電荷存儲部注入電荷時，根據(jù)存儲在電荷存儲部中的電荷量的增加來降低寫入電壓，從而使電荷存儲部中存儲的電荷量達(dá)到對應(yīng)于寫入數(shù)據(jù)的值的電荷量。
因此，根據(jù)本發(fā)明，與并用使電荷存儲量達(dá)到規(guī)定量為止的寫入次數(shù)比較多的柵極分級處理，即通過向存儲器單元的柵極區(qū)域施加對應(yīng)于寫入數(shù)據(jù)的寫入電壓來注入電荷的處理的現(xiàn)有的數(shù)據(jù)寫入方法相比，能夠減小其寫入次數(shù)。此外，在本發(fā)明中，能夠?qū)Χ鄠€存儲器單元中的每一個同時寫入分別不同的值的寫入數(shù)據(jù)，因此與以時間分割的方式按每個寫入數(shù)據(jù)的值來注入對應(yīng)于該寫入數(shù)據(jù)的量的電荷的情況相比，可以使耗費(fèi)在寫入中的時間縮短。


圖I是表示半導(dǎo)體非易失性存儲器的內(nèi)部構(gòu)成的框圖。圖2是表示存儲器單元10的構(gòu)造的剖面圖。圖3是表示列譯碼器106中所包含的數(shù)據(jù)寫入電路的框圖。圖4是表示狀態(tài)判定電路22的動作的真值表。圖5是表示數(shù)據(jù)寫入程序的流程圖。圖6是表示數(shù)據(jù)寫入動作中的讀出電流值的推移的圖。附圖標(biāo)記的說明10存儲器單元；22狀態(tài)判定電路；23寫入電壓產(chǎn)生電路；21 246電平移位器；30、32電荷存儲部； 106列譯碼器；108 控制器。
具體實(shí)施例方式在本發(fā)明的半導(dǎo)體非易失性存儲器中，當(dāng)通過對存儲器單元的漏極區(qū)域或者源極區(qū)域施加對應(yīng)于寫入數(shù)據(jù)的寫入電壓來對存儲器單元中形成的電荷存儲部注入電荷時，根據(jù)存儲在電荷存儲部中的電荷量的增加來降低寫入電壓。也就是說，通過對存儲器單元的漏極或者源極區(qū)域施加第I電壓作為對應(yīng)于寫入數(shù)據(jù)的值的寫入電壓，對電荷存儲部注入電荷，直到超過比對應(yīng)于寫入數(shù)據(jù)的值的第I電荷量低的第2電荷量為止，若超過第2電荷量，則通過對存儲器單元的漏極或者源極區(qū)域施加比第I電壓低的第2電壓作為寫入電壓來向電荷存儲部注入電荷，從而使該電荷存儲量達(dá)到第I電荷量。圖I是表示半導(dǎo)體非易失性存儲器的整體構(gòu)成的框圖。如圖I所示，該半導(dǎo)體非易失性存儲器具有存儲器單元陣列100、行譯碼器104、列譯碼器106及控制器108。在存儲器單元陣列100中設(shè)置有排列在列方向上的多條位線BL1 BLm(M是2以上的整數(shù))以及與其交叉地在行方向上排列的多條字線WL1NWLJN是2以上的整數(shù))。在位線BL及字線WL的各交叉部設(shè)置有存儲器單元10。存儲器單元10例如由n溝道型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)構(gòu)成。圖2是表示該存儲器單元10的主要部分的剖面圖。如圖2所示，在p型硅基板12的上表面經(jīng)由以SiO2構(gòu)成的柵極氧化膜16形成有由多晶硅構(gòu)成的柵極電極17 (以下，也稱為柵極端子)。如圖I所示，該柵極電極17與字線WL連接。在硅基板12表面的夾著柵極電極17的位置處形成有含有高濃度n型雜質(zhì)的源極、區(qū)域13以及漏極區(qū)域14。如圖I所示，這些源極區(qū)域13 (以下，也稱為源極端子)及漏極區(qū)域14(以下，也稱為漏極端子)分別與相互不同的位線BL連接。柵極電極17正下方的硅基板12的表面區(qū)域是在MOSFET動作時形成電流通路的溝道區(qū)域15。在溝道區(qū)域15與源極區(qū)域13以及漏極區(qū)域14之間，與源極區(qū)域13以及漏極區(qū)域14相鄰地形成有雜質(zhì)濃度比較低的n型延伸(extension)區(qū)域18以及19。該延伸區(qū)域18以及19是為了對后述的電荷存儲部有效地注入電荷而設(shè)置的。在源極側(cè)的延伸區(qū)域18的上部設(shè)置有電荷存儲部30，在漏極側(cè)的延伸區(qū)域19的上部設(shè)置有電荷存儲部32。電荷存儲部30及32分別通過由硅氧化膜301、硅氮化膜303、硅氧化膜305構(gòu)成的ONO層疊絕緣膜構(gòu)成。電荷存儲部30及電荷存儲部32分別以從延伸區(qū)域18以及19起覆蓋柵極電極17的側(cè)壁的方式延伸。由此，能夠可靠地進(jìn)行電荷的存儲以及保持。另外，電荷存儲部30及電荷存儲32在物理上不連續(xù)，相互分離地形成，因此能夠?qū)Ω麟姾纱鎯Σ扛髯元?dú)立地存儲并保持電荷。通過該構(gòu)成，各存儲器單元10可以根據(jù)經(jīng)由字線WL對該柵極端子施加的電壓以及經(jīng)由一對位線BL對漏極端子及源極端子分別施加的電壓，經(jīng)由該位線BL進(jìn)行數(shù)據(jù)的寫入及讀出。 當(dāng)由外部輸入要寫入存儲器單元陣列100中的數(shù)據(jù)時，控制器108執(zhí)行數(shù)據(jù)寫入程序(后述)，并向行譯碼器104供給包含表示其寫入目的地的地址信息以及指定要向字線WL施加的電壓的信息的控制信號。進(jìn)一步，控制器108向列譯碼器106供給包含該地址信息以及電壓指定信號VT (后述)的控制信號，該電壓指定信號VT指定要向?qū)?yīng)于要寫入的數(shù)據(jù)的位線BL施加的電壓。此時，如后所述，控制器108判定為通過(合格)第I檢驗(yàn)(verification)處理中的驗(yàn)證，也就是說判定為完成了對應(yīng)于寫入數(shù)據(jù)的值的足量的電荷的存儲的情況下，向列譯碼器106供給邏輯電平為I的第I檢驗(yàn)結(jié)果信號Verify，在判定為電荷存儲量不足的情況下，向列譯碼器106供給邏輯電平為0的第I檢驗(yàn)結(jié)果信號Verify。另外，如后述那樣，在通過了第2檢驗(yàn)處理中的驗(yàn)證的情況下，控制器108向列譯碼器106供給邏輯電平為I的第2檢驗(yàn)結(jié)果信號Verify N，在除此之外的情況下向列譯碼器106供給邏輯電平為0的第2檢驗(yàn)結(jié)果信號Verify N。此外，在第I檢驗(yàn)處理中，如后所述，將對應(yīng)于寫入數(shù)據(jù)的值的閾電流值Ith作為參考電流值Iref來使用，從而進(jìn)行電荷存儲量的驗(yàn)證；在第2檢驗(yàn)處理中,將該閾電流值Ith加上偏移量a的值作為參考電流值IMf來使用，從而進(jìn)行電荷存儲量的驗(yàn)證。行譯碼器104基于由控制器108供給的控制信號，選擇形成在存儲器單元陣列100中的字線WL1 WLn中的I個字線WL，向該字線WL供給柵極電壓。由此，與供給了柵極電壓的I個字線WL連接的存儲器單元10每一個都成為數(shù)據(jù)寫入或讀出對象。列譯碼器106基于由控制器108供給的控制信號，選擇至少I對位線BL，向與選擇出的位線BL連接的存儲器單元10的漏極-源極端子間供給寫入電壓。另外，列譯碼器106通過將位線BL設(shè)定為接地電位，將伴隨存儲器單元10的電荷存儲部32中存儲的電荷而產(chǎn)生的電流向位線BL送出，由此將表示向該位線BL送出的電流值的讀出電流值供給向控制器108。圖3是表示列譯碼器106中包含的數(shù)據(jù)寫入電路的一例的框圖。此外，圖3中表示設(shè)置在形成于存儲器單元陣列100中的位線BL1 BLm中的每一個上的、M塊的數(shù)據(jù)寫入電路內(nèi)中的I塊的構(gòu)成。
如圖3所示，該數(shù)據(jù)寫入電路由程序數(shù)據(jù)寄存器21、狀態(tài)判定電路22、寫入電壓產(chǎn)生電路23以及電平移位器21 246構(gòu)成。程序數(shù)據(jù)寄存器21從外部供給的數(shù)據(jù)內(nèi)，抽出與要寫入連接于該位線BL上的存儲器單元10中的比特位數(shù)對應(yīng)的2比特的數(shù)據(jù)(以下，稱為寫入數(shù)據(jù))，將由該寫入數(shù)據(jù)表示的值生成為用3比特表示的程序數(shù)據(jù)DTO DT2。例如在寫入數(shù)據(jù)表示“00”的情況下，程序數(shù)據(jù)寄存器21生成為DTO IDTl 0 DT2 0的程序數(shù)據(jù)DTO DT2。另外，在寫入數(shù)據(jù)表示“01”的情況下，程序數(shù)據(jù)寄存器21生成為DTO 0DTl : IDT2 0的程序數(shù)據(jù)DTO DT2。另外，在寫入數(shù)據(jù)表示“10”的情況下，程序數(shù)據(jù)寄存器21生成為DTO 0DTl 0DT2 I的程序數(shù)據(jù)DTO DT2。另外，在寫入數(shù)據(jù)表示“11”的情況下，程序數(shù)據(jù)寄存器21生成為DTO 0DTl 0DT2 0的程序數(shù)據(jù)DTO DT2。程序數(shù)據(jù)寄存器21保持上述的程序數(shù)據(jù)DTO DT2，并且將其供給到狀態(tài)判定電路22。狀態(tài)判定電路22根據(jù)圖4所示的真值表，基于上述程序數(shù)據(jù)DTO DT2的值以及第I檢驗(yàn)結(jié)果信號Verify以及Verify N，判定電荷存儲部30以及32的寫入狀態(tài)，將表示該判定結(jié)果的判定結(jié)果信號SO S2以及NSO NS2分別向如圖3所示的電平移位器2七 246供給。寫入電壓產(chǎn)生電路23生成漏極電壓rovo和比該漏極電壓rovo低的漏極電壓NPDVO來作為寫入“00”即寫入數(shù)據(jù)時使用的漏極電壓。另外，寫入電壓產(chǎn)生電路23生成漏極電壓rovi和比該漏極電壓rovi低的漏極電壓NPDVi來作為寫入“01”即寫入數(shù)據(jù)時使用的漏極電壓。此外，寫入電壓產(chǎn)生電路23生成漏極電壓roV2和比該漏極電壓roV2低的漏極電壓NPDV2來作為寫入“10”即寫入數(shù)據(jù)時使用的漏極電壓。寫入電壓產(chǎn)生電路23將這些漏極電壓rovo PDV2、NPDVO NDV2分別供給如圖3所示的電平移位器2七 246。各個電平移位器21 246在分別供給的判定結(jié)果信號SO S2、NSO NS2為邏輯電平I時，將供給給該電平移位器24的漏極電壓(rovo 2、NPDVO 2)作為寫入電壓來施加給位線BL。此外，各個電平移位器24: 246在分別供給的判定結(jié)果信號SO S2、NSO NS2為邏輯電平0時，將位線BL設(shè)定為高阻抗?fàn)顟B(tài)。由此，例如圖4所示，當(dāng)在判定結(jié)果信號SO S2及NSO NS2中，僅SO為邏輯電平I，其它所有的判定結(jié)果信號為邏輯電平0時，僅電平移位器21 246中的243向位線BL施加供給到該243的漏極電壓H)V0。進(jìn)一步，各個電平移位器24: 246根據(jù)由控制器108供給的電壓指定信號VT來變更這些漏極電壓PDVO PDV2、NPDVO NDV2各自的電壓值。下面，對具有圖3所示的構(gòu)成的數(shù)據(jù)寫入電路的動作進(jìn)行說明。圖5是表示為了使該數(shù)據(jù)寫入電路動作而由控制器108執(zhí)行的數(shù)據(jù)寫入程序的一例的圖。每當(dāng)程序數(shù)據(jù)寄存器21中保持基于寫入數(shù)據(jù)的程序數(shù)據(jù)DTO DT2時，對各個成為寫入對象的、與字線WL連接的存儲器單元10單獨(dú)地執(zhí)行該數(shù)據(jù)寫入程序。在圖5中，首先，控制器108設(shè)定與上述寫入數(shù)據(jù)的值(“00”、“01”、“10”或者“11”)對應(yīng)的閾電流值4作為參考電流值IMf(步驟ST1)。例如，分配具有與寫入數(shù)據(jù)的值“00”、“01”、“10”分別對應(yīng)的、各自不同的值的第I 第3閾電流值Ith，從這些第I 第3閾電流值Ith中選擇與實(shí)際供給的寫入數(shù)據(jù)的值對應(yīng)的閾電流值Ith，并設(shè)定該選擇出的閾電流值Ith。此時，上述閾電流值Ith是指，與寫入數(shù)據(jù)的值對應(yīng)的足量的電荷(第I電荷量)存儲在存儲器單元10的電荷存儲部30(或者32)中時，作為從該存儲器單元10中讀出的電流值而可取的最低電流值。也就是說，閾電流值Ith是指，用于判別在電荷存儲部30(或者32)中存儲的電荷量是否達(dá)到與寫入數(shù)據(jù)的值對應(yīng)的第I電荷量的閾值。接下來，控制器108通過行譯碼器104對成為寫入對象的I個字線WL施加高電壓，并且通過列譯碼器106將位線BL設(shè)定為接地電位，從而在位線BL上讀出伴隨存儲在電荷存儲部32中的電荷而產(chǎn)生的電流(以下，稱為讀出電流)(步驟ST2)。此時，列譯碼器106檢測從位線BL上讀出的讀出電流，將表示該電流值的讀出電流值RD供給給控制器108。接下來，控制器108執(zhí)行判定該讀出電流值RD是否比參考電流值I,ef低的第I檢驗(yàn)(步驟ST3)。也就是說，在第I檢驗(yàn)中，基于該讀出電流值來判定存儲在電荷存儲部32中的電荷量是否超過與寫入數(shù)據(jù)對應(yīng)的量。此時，當(dāng)判定為存儲在電荷存儲部32中的電荷量超過與寫入數(shù)據(jù)對應(yīng)的量時，就會當(dāng)做通過了該第I檢驗(yàn)。在上述步驟ST3中，當(dāng)判定為讀出電流值RD比參考電流值I,ef大時，也就是說，當(dāng)判定為存儲在電荷存儲部32中的電荷量不足時，控制器108設(shè)定在上述閾電流值Ith上加上規(guī)定的偏移量a而得到的閾電流值(Ith+a)而作為參考電流值IMf (步驟ST4)。此外，閾電流值(Ith+a)是用于基于讀出電流來判別是否在電荷存儲部中存儲了比如上所述的對應(yīng)于寫入數(shù)據(jù)的值的第I電荷量低的第2電荷量程度的電荷的閾值。接下來，控制器108執(zhí)行判定上述讀出電流值RD是否比具有閾電流值(Ith+a )的參考電流值Iref低的第2檢驗(yàn)(步驟ST5)。也就是說，在第2檢驗(yàn)中，基于該讀出電流值來判定存儲在電荷存儲部32中的電荷量是否超過比對應(yīng)于寫入數(shù)據(jù)的第I電荷量小偏移量a的量的第2電荷量。此時，當(dāng)判定為存儲在電荷存儲部32中的電荷量超過了比對應(yīng)于寫入數(shù)據(jù)的第I電荷量小偏移量a的量的第2電荷量時，就會當(dāng)做通過了該第2檢驗(yàn)。
在上述步驟ST5中，當(dāng)判定為讀出電流值RD比參考電流值IMf大時，也就是說，在第2檢驗(yàn)中判定為電荷存儲量不足時，控制器108向狀態(tài)判定電路22供給表示均未通過上述的第I及第2檢驗(yàn)的分別為邏輯電平O的第I檢驗(yàn)結(jié)果信號Verify以及第2檢驗(yàn)結(jié)果信號Verify N(步驟ST6)。通過步驟ST6的執(zhí)行，狀態(tài)判定電路22基于圖4所示的真值表，得到邏輯電平O的第I檢驗(yàn)結(jié)果信號Verify、邏輯電平O的第2檢驗(yàn)處理信號VerifN以及根據(jù)程序數(shù)據(jù)DTO DT2的判定結(jié)果信號SO S2、NSO NS2。此時，當(dāng)程序數(shù)據(jù)DTO DT2例如為與寫入數(shù)據(jù)“00”對應(yīng)的邏輯電平時，也就是說，當(dāng)DTO IDTl 0DT2 0時，根據(jù)邏輯電平I的判定結(jié)果信號S0，電平移位器243向位線BL施加作為寫入電壓的漏極電壓rovo。另外，當(dāng)程序數(shù)據(jù)DTO DT2例如為與寫入數(shù)據(jù)“01”對應(yīng)的邏輯電平時，也就是說，當(dāng)DTO 0DTl : IDT2 0時，根據(jù)邏輯電平I的判定結(jié)果信號SI，電平移位器242向位線BL施加作為寫入電壓的漏極電壓rovi。另外，當(dāng)程序數(shù)據(jù)DTO DT2例如為與寫入數(shù)據(jù)“ 10”對應(yīng)的邏輯電平時，也就是說，當(dāng) DTO 0DTl 0DT2 I時，根據(jù)邏輯電平I的判定結(jié)果信號S2，電平移位器21向位線BL施加作為寫入電壓的漏極電壓rov2。如上所述，通過寫入電壓(PDVO、PDVl或者H)V2)的施加，與該寫入電壓值對應(yīng)的電荷被注入到形成在被選擇的字線WL以及位線BL的交叉部的存儲器單元10的電荷存儲部32中。在執(zhí)行該步驟ST6后，控制器108移向以下的步驟SI7的執(zhí)行。也就是說，控制器108向電平移位器24i 246供給要將當(dāng)前輸出的漏極電壓rovo roV2的各個電壓值提高規(guī)定的階梯電壓VSPl程度，并且將漏極電壓NPDVO NDV2的各個電壓值提高規(guī)定的階梯電壓VSP2程度的電壓指定信號VT (步驟ST7)。在執(zhí)行步驟SI7之后，控制器108返回到上述步驟STl的執(zhí)行步驟，重復(fù)執(zhí)行如前所述的動作。也就是說，在步驟ST5中，直至判定為讀出電流值RD比參考電流值I,ef低，也就是說，直至判定為在電荷存儲部32中存儲的電荷量超過了比對應(yīng)于寫入數(shù)據(jù)的第I電荷量小偏移量a的量的第2電荷量為止，重復(fù)上述步驟STl ST7所構(gòu)成的處理。總之，直到通過第2檢驗(yàn)為止，一邊分階段地增加向位線BL施加的漏極電壓rov，一邊基于從存儲器單元10讀出的讀出電流值來進(jìn)行存儲在電荷存儲部32中的電荷量是否達(dá)到第2電荷量的判定。
其間，在步驟ST5中，當(dāng)判定為讀出電流值RD比參考電流值Iref (Ith+a)低時，也就是說，當(dāng)通過了第2檢驗(yàn)時，控制器108向狀態(tài)判定電路22供給表示通過了第2檢驗(yàn)的邏輯電平為I的第2檢驗(yàn)結(jié)果信號Verify N，以及表示未通過第I檢驗(yàn)的邏輯電平為0的第I檢驗(yàn)結(jié)果信號Verify (步驟ST8)。通過步驟ST8的執(zhí)行，狀態(tài)判定電路22基于圖4所示的真值表，得到邏輯電平0的第I檢驗(yàn)結(jié)果信號Verify、邏輯電平I的第2檢驗(yàn)處理信號VerifN以及根據(jù)程序數(shù)據(jù)DTO DT2的判定結(jié)果信號SO S2、NSO NS2。此時，當(dāng)程序數(shù)據(jù)DTO DT2例如為與寫入數(shù)據(jù)“00”對應(yīng)的邏輯電平時，也就是說，當(dāng)DTO IDTl 0DT2 0
時，根據(jù)邏輯電平I的判定結(jié)果信號NS0，電平移位器246向位線BL施加作為寫入電壓的漏極電壓NPDVO。另外，當(dāng)程序數(shù)據(jù)DTO DT2例如為與寫入數(shù)據(jù)“01”對應(yīng)的邏輯電平時，也就是說，當(dāng)DTO 0DTl : IDT2 0時，根據(jù)邏輯電平I的判定結(jié)果信號NS1，電平移位器245向位線BL施加作為寫入電壓的漏極電壓NPDVl。另外，當(dāng)程序數(shù)據(jù)DTO DT2例如為與寫入數(shù)據(jù)“ 10”對應(yīng)的邏輯電平時，也就是說，當(dāng)DTO 0DTl 0DT2 1時，根據(jù)邏輯電平I的判定結(jié)果信號NS2，電平移位器244向位線BL施加作為寫入電壓的漏極電壓NPDV2。通過如上所述寫入電壓(NPDVO、NPDVl或者NPDV2)的施加，與該寫入電壓值對應(yīng)的電荷被注入到形成在選擇出的字線WL以及位線BL的交叉部的存儲器單元10的電荷存儲部32中。在執(zhí)行步驟ST8之后，控制器108移到上述步驟ST7的執(zhí)行步驟，重復(fù)執(zhí)行步驟STl ST5、ST8、ST7所組成的處理。也就是說，當(dāng)通過了第2檢驗(yàn)時，一邊將向位線BL施加的漏極電壓切換為比HW低的NPDV (ST8)，從而分階段地增加其電壓值(SI7)，一邊基于從存儲器單元10讀出的讀出電流值RD，進(jìn)行存儲在電荷存儲部32中的電荷量是否達(dá)到與寫入數(shù)據(jù)的值對應(yīng)的第I電荷量的判定(ST3)，即進(jìn)行第I檢驗(yàn)。其間，在步驟ST3中，當(dāng)判定為讀出電流值RD比參考電流值I,ef (閾電流值Ith)低時，也就是說，當(dāng)判定為在電荷存儲部32中存儲了與寫入數(shù)據(jù)對應(yīng)的足量的電荷時，控制器108向狀態(tài)判定電路22供給表示通過了第I檢驗(yàn)的邏輯電平為I的第I檢驗(yàn)結(jié)果信號Verify (步驟ST9)。通過步驟ST9的執(zhí)行，第I檢驗(yàn)結(jié)果信號Verify以及第2檢驗(yàn)結(jié)果信號Verify N均變?yōu)檫壿嬰娖?，因此狀態(tài)判定電路22基于圖4所示的真值表，得到全部都變?yōu)檫壿嬰娖絆的判定結(jié)果信號SO S2、NS0 NS2。由此，不會進(jìn)行對位線BL的漏極電壓的施加，因此位線BL被設(shè)定為高阻抗?fàn)顟B(tài)。在執(zhí)行步驟ST9之后，控制器108對各個與選擇出的字線WL連接的存儲器單元10中成為寫入對象的所有的存儲器單元10，判定第I檢驗(yàn)結(jié)果信號Verify以及第2檢驗(yàn)結(jié)果信號Verify N是否都為邏輯電平I (步驟ST10)。也就是說，判定是否在成為寫入對象的所有的存儲器單元10的電荷存儲部32中存儲了與寫入數(shù)據(jù)對應(yīng)的足量的電荷。此時，在步驟STlO中，直至判定為對于成為寫入對象的所有的存儲器單元10的第I檢驗(yàn)結(jié)果信號Verify以及第2檢驗(yàn)結(jié)果信號Verify N變成邏輯電平I為止，對成為寫入對象的所有的存儲器單元10重復(fù)執(zhí)行步驟STl STlO的動作。下面，對通過圖5所示的數(shù)據(jù)寫入程序的執(zhí)行來實(shí)現(xiàn)的數(shù)據(jù)寫入動作，參照如圖6所示的表示讀出電流值的推移的圖來進(jìn)行說明。
首先，在初始狀態(tài)時，在成為寫入對象的存儲器單元10各自的電荷存儲部32 (或者30)中未進(jìn)行電荷的存儲，因此作為從各存儲器單元10讀出的讀出電流而可取的讀出電流值的分布VP如圖6(a)所示，以比閾電流值Ith提高幅度很大的電流值為中心。因此，在該初始階段，第I檢驗(yàn)(ST3)以及第2檢驗(yàn)(ST5)不會都通過。這里，通過重復(fù)執(zhí)行圖5所示的步驟STl SI7所組成的一系列的處理，當(dāng)每次提高階梯電壓VSPl的量而分階段地提高施加在位線BL上的漏極電壓PDV時，存儲在存儲器單元10的電荷存儲部中的電荷量增加。與此同時，從各存儲器單元10讀出的讀出電流值的分布VP也如圖6 (b)所示，接近閾電流值Ith。此時，在第2檢驗(yàn)(ST5)中，如圖6(c)所示，當(dāng)判定為讀出電流值比閾電流值(Ith+a)低時，將向位線BL施加的漏極電壓從PDV切換為比該P(yáng)DV低的電壓即漏極電壓NPDV (ST8)。也就是說，當(dāng)讀出電流值比閾電流值Ith高但比閾電流值(Ith+a )低時，暫且將漏極電壓從I3DV降低為NPDV，從該NPDV狀態(tài)分階段地提高電壓，從而切換到要使該讀出電流值精確地達(dá)到閾電流值Ith的電荷注入動作(ST8、ST7、STl ST5)。通過該一系列的處理，在成為寫入對象的各個存儲器單元10中的一部分，如圖6(d)所示，該讀出電流值會比閾電流值Ith低，也就是說，對應(yīng)于寫入數(shù)據(jù)的值的足量(第I電荷量)的電荷存儲完成。此時，在第I檢驗(yàn)(ST3)中，判定為讀出電流值比閾電流值Ith低，因此該存儲器單元10連接的位線BL被設(shè)定為高阻抗?fàn)顟B(tài)(ST9)。然后，通過重復(fù)上述步驟ST8、ST7、ST1 ST5所組成的一系列的處理，從成為寫入對象的所有存儲器單元10讀出的讀出電流值如圖6(e)所示變得比閾電流值(Ith+a )低，不久就會如圖6(f)所示變得比閾電流值Ith低。也就是說，對成為寫入對象的所有的存儲器單元10，完成了對應(yīng)于寫入數(shù)據(jù)的值的足量(第I電荷量)的電荷存儲。如上所述，在基于圖5所示的程序的數(shù)據(jù)寫入中，首先，通過施加第I漏極電壓rov作為寫入電壓進(jìn)行一次注入大量的電荷的動作(第I電荷注入步驟)。由此，對電荷存儲部迅速地進(jìn)行電荷的存儲直至達(dá)到比對應(yīng)于寫入數(shù)據(jù)的值的第I電荷量低的第2電荷量。這里，若存儲在電荷存儲部中的電荷量超過上述第2電荷量，則切換為通過施加比上述PDV低的第2漏極電壓NPDV來一下子注入微量的電荷的動作(第2電荷注入步驟)。由此，可以使電荷存儲量高精度地達(dá)到第I電荷量。根據(jù)該第2電荷注入步驟的執(zhí)行，可以抑制存儲在各存儲器單元中的電荷量的偏差，因此，從各存儲器單元讀出的讀出電流值的分布寬度變窄，因此可以拓寬電流窗口的寬度。這樣，根據(jù)如上所述的數(shù)據(jù)寫入，可僅僅通過漏極分級處理，迅速且高精度地使電荷存儲量達(dá)到規(guī)定量。因此，與一并使用使電荷存儲量達(dá)到規(guī)定量為止寫入次數(shù)比較多的柵極分級處理的現(xiàn)有數(shù)據(jù)寫入方法相比，能夠減少其寫入次數(shù)，因此能夠?qū)崿F(xiàn)寫入處理時間的縮短。另外，在圖I所示的半導(dǎo)體非易失性存儲器中，對各個位線BL1 BLm單獨(dú)地執(zhí)行圖5所示的數(shù)據(jù)寫入處理。因此，可以對連接在I個字線WL上的多個存儲器單元10中的 每一個，同時寫入分別表示不同的值的寫入數(shù)據(jù)。例如，能夠在對與位線BL1連接的存儲器單元10執(zhí)行寫入數(shù)據(jù)“00”的寫入的期間內(nèi)，一邊對與位線BL3連接的存儲器單元10執(zhí)行 寫入處理。此外，在上述實(shí)施例中，雖然說明了對各存儲器單元10中形成的2個電荷存儲部30及32中的漏極側(cè)的電荷存儲部32寫入數(shù)據(jù)時的動作，但是對于形成在源極側(cè)的電荷存儲部30也能夠同樣地進(jìn)行數(shù)據(jù)的寫入。此時，在第I電荷注入步驟中，向存儲器單元10的源極端子施加源極電壓PDV來作為寫入電壓，在第2電荷注入步驟中，向存儲器單元10的源極端子施加比上述源極電壓PDV低的源極電壓NPDV來作為寫入電壓?？傊瑘?zhí)行通過向存儲器單元的漏極或者源極區(qū)域施加作為寫入電壓的第I電壓(PDV)來注入多量電荷的第I電荷注入步驟，和通過向存儲器單元的漏極或者源極區(qū)域施加比第I電壓低的第2電壓(NPDV)來注入微量的電荷的第2電荷注入步驟即可。另外，在圖5所示的數(shù)據(jù)寫入處理中，以基于漏極電壓PDV的施加的第I電荷注入步驟和基于比上述PDV低的漏極電壓NPDV的施加的第2電荷注入步驟的2階段來進(jìn)行數(shù)據(jù)的寫入，但也可以以3階段以上來執(zhí)行該數(shù)據(jù)的寫入?？傊?dāng)通過向存儲器單元的漏極區(qū)域或者源極區(qū)域施加對應(yīng)于寫入數(shù)據(jù)的寫入電壓來向存儲器單元的電荷存儲部注入電荷時，根據(jù)存儲在該電荷存儲部的電荷量的增力口，降低向漏極區(qū)域或者源極區(qū)域施加的寫入電壓。此時，在將第I電荷注入步驟分成n個階段的步驟的情況下，準(zhǔn)備n種加在閾電流值Ith上的偏移量a，對n個閾值(Ith+ a )中的每一個分別執(zhí)行第2檢驗(yàn)(ST4、ST5)。進(jìn)一步，準(zhǔn)備具有各自不同的電壓值的n種NPDV作為應(yīng)由寫入電壓產(chǎn)生電路23產(chǎn)生的漏極電壓NPDV。
權(quán)利要求
1.一種半導(dǎo)體非易失性存儲器，其具有多個存儲器單元，各個存儲器單元由具有電荷存儲部的MOSFET構(gòu)造構(gòu)成，該半導(dǎo)體非易失性存儲器的特征在于，具有 寫入電壓施加部，其通過向所述存儲器單元的任意一個漏極區(qū)域或者源極區(qū)域施加對應(yīng)于寫入數(shù)據(jù)的寫入電壓來向所述電荷存儲部注入電荷；和 控制部，其根據(jù)存儲在所述電荷存儲部中的電荷量的增加，降低所述寫入電壓。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體非易失性存儲器，其特征在于， 所述控制部具有 寫入電壓產(chǎn)生部，其分別生成第I電壓以及比該第I電壓低的第2電壓來作為所述寫入電壓； 第I判定部，其基于從所述存儲器單元讀出的讀出電流值，判定在所述電荷存儲部中存儲的電荷量是否超過了比對應(yīng)于所述寫入數(shù)據(jù)的值的第I電荷量低的第2電荷量；和 電壓切換部，其設(shè)定所述第I電壓作為所述寫入電壓，直到所述第I判定部判定為存儲在所述電荷存儲部中的電荷量超過了所述第2電荷量為止，另一方面，在所述第I判定部判定為超過了所述第2電荷量時，將所述寫入電壓從所述第I電壓切換為所述第2電壓。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體非易失性存儲器，其特征在于， 還具備第2判定部，該第2判定部基于具有所述第2電壓的所述寫入電壓施加于所述存儲器單元的漏極區(qū)域或者源極區(qū)域時從所述存儲器單元讀出的讀出電流值，判定存儲在所述電荷存儲部中的電荷量是否達(dá)到所述第I電荷量， 所述電壓切換部在所述第2判定部判定為存儲在所述電荷存儲部中的電荷量達(dá)到所述第I電荷量時，將所述存儲器單元的漏極區(qū)域或者源極區(qū)域設(shè)定為高阻抗?fàn)顟B(tài)。
4.一種數(shù)據(jù)寫入方法，向具有多個存儲器單元的半導(dǎo)體非易失性存儲器寫入數(shù)據(jù)，各個存儲器單元由具有電荷存儲部的MOSFET構(gòu)造構(gòu)成，該數(shù)據(jù)寫入方法的特征在于，依次執(zhí)行 第I步驟，通過向所述存儲器單元的漏極或者源極區(qū)域施加對應(yīng)于寫入數(shù)據(jù)的值的第I寫入電壓來對所述電荷存儲部注入電荷，直到超過比對應(yīng)于所述寫入數(shù)據(jù)的值的第I電荷量低的第2電荷量為止；和 第2步驟，通過向所述存儲器單元的漏極或者源極區(qū)域施加比所述第I寫入電壓低的第2寫入電壓來向所述電荷存儲部注入電荷，使其電荷存儲量達(dá)到所述第I電荷量。
5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)寫入方法，其特征在于， 對成為各自表示不同的值的所述寫入數(shù)據(jù)的寫入對象的多個存儲器單元分別同時地執(zhí)行所述第I步驟以及所述第2步驟。
全文摘要
本發(fā)明的目的在于提供一種半導(dǎo)體非易失性存儲器及數(shù)據(jù)寫入方法，使其可以迅速且高精度地使對應(yīng)于寫入數(shù)據(jù)的規(guī)定量的電荷存儲在存儲器單元的電荷存儲部中。當(dāng)通過向存儲器單元的漏極區(qū)域或者源極區(qū)域施加對應(yīng)于寫入數(shù)據(jù)的寫入電壓來向該存儲器單元中形成的電荷存儲部注入電荷時，根據(jù)存儲在電荷存儲部中的電荷量的增加來降低寫入電壓。
文檔編號G11C16/10GK102682843SQ20121005853
公開日2012年9月19日 申請日期2012年3月7日 優(yōu)先權(quán)日2011年3月9日
發(fā)明者小川絢也, 松井克晃 申請人:拉碧斯半導(dǎo)體株式會社