專利名稱：具有低密度低延遲和高密度高延遲塊的寬輸入輸出存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子存儲(chǔ)器，且更確切地說，涉及隨機(jī)存取存儲(chǔ)器。
背景技術(shù)：
在許多應(yīng)用中，DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)存儲(chǔ)由一個(gè)或一個(gè)以上處理單元使用的數(shù)據(jù)和指令。雖然處理單元通常集成在單個(gè)硅裸片(芯片)上，但是一部分DRAM或整個(gè)DRAM可集成在與處理單元相同的裸片上，或者一部分DRAM可集成在電耦合到含有處理單元的裸片的單獨(dú)裸片上。集成在與含有存取DRAM的處理單元的裸片分開的裸片上的DRAM可以稱為外部存儲(chǔ)器。外部存儲(chǔ)器可設(shè)計(jì)成成本相對(duì)較低但密度較高，其中密度可指代每單位面積的硅裸片上的字節(jié)數(shù)目，或者可以存儲(chǔ)和存取的字節(jié)的總數(shù)。然而，折中是一個(gè)裸片上的外部存儲(chǔ)器與另一裸片上的處理單元之間的常規(guī)電耦合可能沒有足夠的帶寬來支撐外部存儲(chǔ)器與處理單元之間的高速通信。在一些應(yīng)用中，DRAM可嵌入在與存取DRAM的處理單元相同的裸片上，簡稱為eDRAM(嵌入式DRAM)。嵌入允許較寬的總線和存取速度，使得eDRAM是相對(duì)低延遲的存儲(chǔ)器。與制造DRAM的較簡單工藝相比，將處理單元通常制造成CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)邏輯的成本相對(duì)較高，因?yàn)樯婕暗奶幚聿襟E較多。相應(yīng)地，增加制造與邏輯(處理單元)一起嵌入的eDRAM的處理步驟會(huì)增加總制造成本。此外，在具有其它處理單元的裸片上嵌入eDRAM會(huì)消耗寶貴的裸片面積。因?yàn)槊繂挝宦闫某杀倦S著裸片面積的增加而實(shí)質(zhì)性增加，所以制造包括eDRAM和CMOS邏輯兩者的裸片可能對(duì)于一些應(yīng)用來說在經(jīng)濟(jì)方面不可行。

發(fā)明內(nèi)容
在一實(shí)施例中，一種封裝集成電路包含具有隨機(jī)存取存儲(chǔ)器的第一裸片，其中所述隨機(jī)存取存儲(chǔ)器包含具有第一延遲的第一存儲(chǔ)塊，和具有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊。所述封裝集成電路還包含第二裸片，其具有有源側(cè)，和用以將所述有源側(cè)電耦合到所述隨機(jī)存取存儲(chǔ)器的穿裸片通孔。在另一實(shí)施例中，一種封裝集成電路包含:第一裸片，其具有隨機(jī)存取存儲(chǔ)器，所述隨機(jī)存取存儲(chǔ)器具有有第一延遲的第一存儲(chǔ)塊，有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊，電耦合到所述第一存儲(chǔ)塊的第一組封裝觸點(diǎn)，和電耦合到所述第二存儲(chǔ)塊的第二組封裝觸點(diǎn)。所述封裝集成電路還包含第二裸片，其包括有源側(cè)，電耦合到所述有源側(cè)且電耦合到所述第一組封裝觸點(diǎn)的第三組封裝觸點(diǎn)，和電耦合到所述有源側(cè)且電耦合到所述第二組封裝觸點(diǎn)的第四組封裝觸點(diǎn)。在另一實(shí)施例中，一種系統(tǒng)包含:第一裸片，其具有有第一密度和第一延遲的第一存儲(chǔ)塊，和有小于所述第一密度的第二密度和大于所述第一延遲的第二延遲的第二存儲(chǔ)塊。所述系統(tǒng)還包含:第二裸片，其具有用以存取存儲(chǔ)在所述第一裸片中的數(shù)據(jù)的第一功能單元，和與所述第一功能單元通信的第一高速緩沖存儲(chǔ)器，其中所述第一高速緩沖存儲(chǔ)器具有對(duì)所述第一存儲(chǔ)塊的直接存儲(chǔ)器存取。在另一實(shí)施例中，一種系統(tǒng)包含封裝集成電路，其包括具有隨機(jī)存取存儲(chǔ)器的第一裸片，所述隨機(jī)存取存儲(chǔ)器具有有第一延遲的第一存儲(chǔ)塊，和有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊。所述封裝集成電路還包括第二裸片，其具有有源側(cè)，和用以將所述有源側(cè)電耦合到所述隨機(jī)存取存儲(chǔ)器的穿裸片通孔。所述系統(tǒng)還包含例如機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元或計(jì)算機(jī)等裝置，所述封裝集成電路集成到所述裝置中。在另一實(shí)施例中，一種封裝集成電路包含具有隨機(jī)存取存儲(chǔ)器的第一裸片，所述隨機(jī)存取存儲(chǔ)器具有有第一延遲的第一存儲(chǔ)塊，和有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊。所述封裝集成電路還包含第二裸片，其具有有源側(cè)，和用以將所述有源側(cè)電耦合到所述隨機(jī)存取存儲(chǔ)器的裝置。在另一實(shí)施例中，一種借助于形成于所述第二裸片中的穿裸片通孔將信號(hào)從第二裸片發(fā)送到形成于第一裸片上的隨機(jī)存取存儲(chǔ)器的方法。所述隨機(jī)存取存儲(chǔ)器具有有第一延遲的第一存儲(chǔ)塊；和具有有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊。所述穿裸片通孔將所述第二裸片上的有源側(cè)電耦合到所述隨機(jī)存取存儲(chǔ)器。


圖1圖解說明用以存取外部存儲(chǔ)器的系統(tǒng)架構(gòu)。圖2是具有使用穿裸片通孔耦合到裸片的外部存儲(chǔ)器的堆疊集成電路封裝的平面圖。圖3是使用面對(duì)面封裝堆疊耦合到裸片的外部存儲(chǔ)器的平面圖。圖4圖解說明用以存取外部存儲(chǔ)器的系統(tǒng)架構(gòu)。圖5圖解說明用以存取外部存儲(chǔ)器的系統(tǒng)架構(gòu)。圖6圖解說明采用一實(shí)施例的一個(gè)或一個(gè)以上通信系統(tǒng)。
具體實(shí)施例方式在下文的描述中，術(shù)語“一些實(shí)施例”的范圍不應(yīng)限于意味著一個(gè)以上實(shí)施例，而是所述范圍可包含一個(gè)實(shí)施例、一個(gè)以上實(shí)施例，或者可能是全部實(shí)施例。圖1是一實(shí)施例的高級(jí)架構(gòu)圖，其中標(biāo)記為102的框內(nèi)的組件可集成到單個(gè)裸片的有源側(cè)上。標(biāo)記為104的框包括存儲(chǔ)器，所述存儲(chǔ)器可稱為外部存儲(chǔ)器，且因此將被簡單地稱為外部存儲(chǔ)器104。外部存儲(chǔ)器104可集成到單個(gè)裸片的有源側(cè)上，與框102內(nèi)的組件所集成到的裸片分開。用于外部存儲(chǔ)器104和框102的組件的裸片可彼此堆疊，且封裝在一起，以便構(gòu)成多芯片封裝。外部存儲(chǔ)器104不限于任何特定存儲(chǔ)器技術(shù)，且舉例來說，可包括DRAM或MRAM (磁阻隨機(jī)存取存儲(chǔ)器)。外部存儲(chǔ)器104包括兩個(gè)存儲(chǔ)塊，圖上通過使用虛線106來區(qū)分。標(biāo)簽108標(biāo)示的存儲(chǔ)塊是相對(duì)高密度高延遲的存儲(chǔ)器，且標(biāo)簽110標(biāo)示的存儲(chǔ)塊是相對(duì)低密度低延遲的存儲(chǔ)器。高密度存儲(chǔ)器可包括用于實(shí)現(xiàn)面積效率的多級(jí)別存儲(chǔ)器的層級(jí)，代價(jià)是字線較長，需要相對(duì)大量的循環(huán)來存取或?qū)懭霐?shù)據(jù)。低延遲存儲(chǔ)器可包括相對(duì)短的字線，代價(jià)是面積效率，其中字線可允許用于每一存取的全電荷感測和預(yù)充電以幫助提供低延遲。高密度高延遲存儲(chǔ)器可具有數(shù)倍或更多倍于低密度低延遲存儲(chǔ)器的延遲。舉例來說，低密度低延遲存儲(chǔ)器可具有零或一個(gè)總線循環(huán)的延遲。對(duì)于一些應(yīng)用來說，高密度高延遲存儲(chǔ)器可具有在256Mb (兆位)到8Gb (千兆位)的范圍內(nèi)的存儲(chǔ)器密度(大小或容量)，而低密度低延遲存儲(chǔ)器可具有在IMbit到256Mbit的范圍內(nèi)的存儲(chǔ)器密度。存儲(chǔ)器密度的這些值僅用作實(shí)例，且隨著技術(shù)的進(jìn)步，存儲(chǔ)器密度趨向于增加。功能單元112、114和116是處理功能單元。舉例來說，處理功能單元可以是微處理器核心、調(diào)制解調(diào)器核心或編解碼器核心，且舉例來說，可實(shí)施為專用集成電路，或?qū)嵤榭删幊涕T陣列。在圖1的特定實(shí)施例中，每一處理功能單元可存取I級(jí)高速緩沖存儲(chǔ)器，由標(biāo)簽118、120和122標(biāo)示?？赡艽嬖陬~外的高速緩沖存儲(chǔ)器級(jí)，例如舉例來說第二級(jí)高速緩沖存儲(chǔ)器，由標(biāo)簽124、126和128指示。為了便于圖解說明，在圖1的實(shí)施例中僅圖解說明了具有其對(duì)應(yīng)高速緩沖存儲(chǔ)器的三個(gè)處理功能單元。其它實(shí)施例可具有不同數(shù)目的處理功能單元和高速緩沖存儲(chǔ)器。高速緩沖存儲(chǔ)器124、126和128電耦合到互連功能單元130，以便可存取外部存儲(chǔ)器。舉例來說，互連功能單元130可以是總線或光纖網(wǎng)絡(luò)交換機(jī)。存儲(chǔ)器控制器132和134允許互連功能單元130從外部存儲(chǔ)器104讀取數(shù)據(jù)和向外部存儲(chǔ)器104寫入數(shù)據(jù)。在圖1的圖解說明中，箭頭136和138表示外部存儲(chǔ)器電耦合到互連功能單元130，其中此電耦合可包括一種以上物理互連，且可通過穿裸片通孔來實(shí)現(xiàn)，如圖2的實(shí)施例中圖解說明。圖2是根據(jù)一個(gè)或一個(gè)以上實(shí)施例的封裝集成電路的簡化平面圖(未按比例繪制)。圖2中圖解說明的集成電路封裝利用倒裝芯片組裝技術(shù)。裸片202附接且電耦合到封裝襯底204。裸片202包含有源側(cè)206和背側(cè)208，其中根據(jù)半導(dǎo)體行業(yè)眾所周知的制造技術(shù)，有源電路組件(例如，晶體管)制造在有源側(cè)206上。舉例來說，裸片202可以是硅裸片，但在一些實(shí)施例中，可使用硅之外的半導(dǎo)體。與圖1中圖解說明的架構(gòu)相比，框102內(nèi)的組件集成在有源側(cè)206上。在倒裝芯片技術(shù)中眾所周知，裸片202面朝下放置在封裝襯底204上，使得有源側(cè)206相對(duì)于背側(cè)208靠近封裝襯底204。一組導(dǎo)電凸塊210形成所謂的I級(jí)互連的一部分，使得在有源側(cè)206上制造的電路組件電耦合到封裝觸點(diǎn)212。舉例來說，導(dǎo)電凸塊210可包括焊料，且可由受控塌陷芯片連接(C4)蒸鍍凸塊工藝制造，在這種情況下，導(dǎo)電凸塊210通常稱為C4凸塊。為了便于圖解說明，圖2中未展示倒裝芯片技術(shù)中使用的焊盤和凸塊下金屬化層。封裝觸點(diǎn)212形成所謂的2級(jí)互連的一部分，且舉例來說可采用引腳或焊料球的形式。為了便于圖解說明，圖2中未展示從導(dǎo)電凸塊210到封裝觸點(diǎn)212的連接。標(biāo)記為214的陰影區(qū)域標(biāo)示應(yīng)用于裸片202與封裝襯底204之間的界面的底部填充。其它保護(hù)層(未圖示)也可應(yīng)用于圖2的封裝。裸片202包含一個(gè)或一個(gè)以上穿裸片通孔，其在圖2中展示為加了陰影且標(biāo)記為218。穿裸片通孔是穿過(或幾乎穿過)裸片202形成以提供從有源側(cè)206到背側(cè)208的電連接的通孔。對(duì)于其中從硅晶片切割出裸片202的實(shí)施例，經(jīng)常使用術(shù)語“穿硅通孔”。然而，實(shí)施例可使用由硅之外的材料形成的晶片。舉例來說，在一些射頻應(yīng)用中使用藍(lán)寶石晶片。因此，在這些專利證書中使用術(shù)語“穿裸片通孔”，是因?yàn)閷?shí)施例未必限于從硅晶片中切割的裸片。裸片220包括外部存儲(chǔ)器，其中外部存儲(chǔ)器的電路組件集成在裸片220的有源側(cè)224上。倒裝芯片技術(shù)用于將裸片220電耦合和附接到背側(cè)208，其中一組導(dǎo)電凸塊222提供從裸片220的有源側(cè)224到穿裸片通孔218的電連接。為了便于圖解說明，未展示背側(cè)208上的用于將穿裸片通孔218電連接到導(dǎo)電凸塊222的焊盤和跡線。標(biāo)記為226的陰影區(qū)域標(biāo)示應(yīng)用于裸片220與背側(cè)208之間的界面的底部填充。圖2中的虛線228對(duì)應(yīng)于圖1中的虛線106，且標(biāo)示將外部存儲(chǔ)器分離成高密度高延遲存儲(chǔ)塊108和低密度低延遲存儲(chǔ)塊110。圖2中的虛線228是用以標(biāo)示將外部存儲(chǔ)器分離成其高密度塊和低密度塊的抽象概念。類似地，虛線230是用以標(biāo)示對(duì)應(yīng)于圖1中的箭頭136和138的互連的抽象概念，其中虛線230左側(cè)的穿裸片通孔連接到高密度高延遲存儲(chǔ)塊，且虛線230右側(cè)的穿裸片通孔連接到低密度低延遲存儲(chǔ)塊。對(duì)于一些實(shí)施例，功能單元可不使用穿裸片通孔而電耦合到外部存儲(chǔ)器。圖3是圖解說明一個(gè)此實(shí)施例的平面圖(未按比例繪制)，其中使用了面對(duì)面堆疊。裸片302具有有源側(cè)308，框102內(nèi)的組件集成在有源側(cè)308上，且裸片320具有有源側(cè)224，外部存儲(chǔ)器集成在有源側(cè)224上。有源側(cè)308上的一組導(dǎo)電凸塊310和有源側(cè)224上的一組導(dǎo)電凸塊322允許集成在裸片302上的處理功能單元與集成在裸片320上的外部存儲(chǔ)器之間進(jìn)行電通信。為了便于圖解說明，圖3中未圖解說明底部填充。對(duì)于圖3中圖解說明的特定實(shí)施例，裸片302附接到封裝襯底304，且使用引線接合將有源側(cè)308電連接到封裝觸點(diǎn)312。舉例來說，圖3中圖解說明一個(gè)此引線接合，標(biāo)記為332。實(shí)施例可利用圖1中圖解說明的架構(gòu)之外的架構(gòu)。舉例來說，圖4圖解說明其中用于處理功能單元404的第二級(jí)高速緩沖存儲(chǔ)器402的架構(gòu)直接耦合到低密度低延遲存儲(chǔ)塊110 ;而處理功能單元408借助于互連功能單元412存取高密度高延遲存儲(chǔ)塊108，舉例來說，互連功能單元412可以是總線或光纖網(wǎng)絡(luò)交換機(jī)。以此方式，處理功能單元404可對(duì)存儲(chǔ)在低密度低延遲存儲(chǔ)塊110中的數(shù)據(jù)和指令進(jìn)行直接存儲(chǔ)器存取。一些實(shí)施例可包含處理功能單元，所述處理功能單元可借助于不同級(jí)的高速緩沖存儲(chǔ)器存取這兩個(gè)存儲(chǔ)塊。圖5圖解說明有具有第一級(jí)高速緩沖存儲(chǔ)器504、第二級(jí)高速緩沖存儲(chǔ)器506和第三級(jí)高速緩沖存儲(chǔ)器508的處理功能單元502的實(shí)施例的架構(gòu)。第二級(jí)高速緩沖存儲(chǔ)器506可直接存取低密度低延遲存儲(chǔ)塊110。第三級(jí)高速緩沖存儲(chǔ)器508可直接存取高密度高延遲存儲(chǔ)塊108。為了簡單起見，圖4和5中未展示存儲(chǔ)器控制器。對(duì)于包括處理單元和大型DRAM的系統(tǒng)來說，本文中所述的實(shí)施例預(yù)期與用于與處理單元一起嵌入DRAM的常規(guī)方法相比實(shí)現(xiàn)成本節(jié)省。因?yàn)椴慌c處理單元一起嵌入DRAM，所以不需要額外的處理步驟，且可避免大的裸片尺寸。通過將DRAM芯片堆疊到處理芯片上，利用封裝觸點(diǎn)或穿裸片通孔來進(jìn)行電通信，可以避免復(fù)雜的存儲(chǔ)器接口電路，且可實(shí)現(xiàn)相對(duì)大的數(shù)據(jù)帶寬。圖6是圖解說明無線通信系統(tǒng)的圖。在一些實(shí)施例中，系統(tǒng)600包含多個(gè)遠(yuǎn)程單元620-624，和多個(gè)基站650-652?？烧J(rèn)識(shí)到，典型的無線通信系統(tǒng)可具有更多得多的遠(yuǎn)程單元和基站。遠(yuǎn)程單元620-624包含多個(gè)半導(dǎo)體裝置630-634，其如同這些專利證書中描述具有包括第一和第二層裸片的集成電路封裝。圖6展示從基站650-652到遠(yuǎn)程單元620-624的前向鏈路信號(hào)680，和從遠(yuǎn)程單元620-624到基站650-652的反向鏈路信號(hào)690。
在其它實(shí)施例中，在圖6中，將遠(yuǎn)程單元620展示為移動(dòng)電話，將遠(yuǎn)程單元622展示為便攜式計(jì)算機(jī)，且將遠(yuǎn)程單元624展示為無線本地環(huán)路系統(tǒng)中的固定位置遠(yuǎn)程單元。舉例來說，遠(yuǎn)程單元可以是移動(dòng)電話、手持式個(gè)人通信系統(tǒng)(PCS)單元、便攜式數(shù)據(jù)單元，例如個(gè)人數(shù)據(jù)助理、導(dǎo)航裝置(例如，有GPS功能的裝置)、機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、固定位置數(shù)據(jù)單元(例如，儀表讀數(shù)設(shè)備)，或任何其它存儲(chǔ)或檢索數(shù)據(jù)或計(jì)算機(jī)指令的裝置，或其任何組合。雖然圖6圖解說明根據(jù)本發(fā)明的教示的遠(yuǎn)程單元，但本發(fā)明不限于這些圖解說明的單元?？稍诓黄x所主張的本發(fā)明的范圍的情況下對(duì)所揭示的實(shí)施例進(jìn)行各種修改。
權(quán)利要求
1.一種封裝集成電路，其包括: 第一裸片，其包括隨機(jī)存取存儲(chǔ)器，所述隨機(jī)存取存儲(chǔ)器包括具有第一延遲的第一存儲(chǔ)塊，和具有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊；以及 第二裸片，其包括有源側(cè)，和用以將所述有源側(cè)電耦合到所述隨機(jī)存取存儲(chǔ)器的穿裸片通孔。
2.根據(jù)權(quán)利要求1所述的封裝集成電路，所述第一存儲(chǔ)塊具有第一存儲(chǔ)器密度，且所述第二存儲(chǔ)塊具有小于所述第一存儲(chǔ)器密度的第二存儲(chǔ)器密度。
3.根據(jù)權(quán)利要求2所述的封裝集成電路，其中所述第一存儲(chǔ)器密度在128Mb到8Gb的范圍內(nèi)。
4.根據(jù)權(quán)利要求2所述的封裝集成電路，其中所述第二存儲(chǔ)器密度在IMb到256Mb的范圍內(nèi)。
5.根據(jù)權(quán)利要求1所述的封裝集成電路，其中所述第一延遲比所述第二延遲大至少兩倍。
6.根據(jù)權(quán)利要求1所述的封裝集成電路，其中所述第二延遲選自由零循環(huán)和I個(gè)循環(huán)組成的群組。
7.根據(jù)權(quán)利要求1所述的封裝集成電路，其中所述隨機(jī)存取存儲(chǔ)器是選自由動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和磁阻隨機(jī)存取存儲(chǔ)器組成的群組。
8.一種封裝集成電路，其包括: 第一裸片，其包括隨機(jī)存取存儲(chǔ)器，所述隨機(jī)存取存儲(chǔ)器包括具有第一延遲的第一存儲(chǔ)塊，具有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊，電耦合到所述第一存儲(chǔ)塊的第一組封裝觸點(diǎn)，和電耦合到所述第二存儲(chǔ)塊的第二組封裝觸點(diǎn)；以及 第二裸片，其包括有源側(cè)，電耦合到所述有源側(cè)且電耦合到所述第一組封裝觸點(diǎn)的第三組封裝觸點(diǎn)，和電耦合到所述有源側(cè)且電耦合到所述第二組封裝觸點(diǎn)的第四組封裝觸點(diǎn)。
9.根據(jù)權(quán)利要求8所述的封裝集成電路，所述第一存儲(chǔ)塊具有第一存儲(chǔ)器密度，且所述第二存儲(chǔ)塊具有小于所述第一存儲(chǔ)器密度的第二存儲(chǔ)器密度。
10.根據(jù)權(quán)利要求9所述的封裝集成電路，其中所述第一存儲(chǔ)器密度在128Mb到8Gb的范圍內(nèi)。
11.根據(jù)權(quán)利要求9所述的封裝集成電路，其中所述第二存儲(chǔ)器密度在IMb到256Mb的范圍內(nèi)。
12.根據(jù)權(quán)利要求8所述的封裝集成電路，其中所述第一延遲比所述第二延遲大至少兩倍。
13.根據(jù)權(quán)利要求8所述的封裝集成電路，其中所述第二延遲選自由零循環(huán)和I個(gè)循環(huán)組成的群組。
14.一種系統(tǒng),其包括: 第一裸片，其包括具有第一密度和第一延遲的第一存儲(chǔ)塊，和具有小于所述第一密度的第二密度和大于所述第一延遲的第二延遲的第二存儲(chǔ)塊；以及 第二裸片，其包括用以存取存儲(chǔ)在所述第一裸片中的數(shù)據(jù)的第一功能單元，和與所述第一功能單元通信的第一高速緩沖存儲(chǔ)器，其中所述第一高速緩沖存儲(chǔ)器具有對(duì)所述第一存儲(chǔ)塊的直接存儲(chǔ)器存取。
15.根據(jù)權(quán)利要求14所述的系統(tǒng)，所述第二裸片進(jìn)一步包括與所述第一功能單元通信的第二高速緩沖存儲(chǔ)器，其中所述第二高速緩沖存儲(chǔ)器具有對(duì)所述第二存儲(chǔ)塊的直接存儲(chǔ)器存取。
16.根據(jù)權(quán)利要求15所述的系統(tǒng)，其中所述第二高速緩沖存儲(chǔ)器是比所述第一高速緩沖存儲(chǔ)器高的級(jí)別的高速緩沖存儲(chǔ)器。
17.根據(jù)權(quán)利要求14所述的系統(tǒng)，所述第二裸片進(jìn)一步包括: 第二功能單元；以及 與所述第一和第二功能單元且與所述第一和第二存儲(chǔ)塊通信的總線。
18.根據(jù)權(quán)利要求14所述的系統(tǒng)，所述第二裸片進(jìn)一步包括: 與所述第一功能單元和所述第二存儲(chǔ)塊通信的總線； 第二功能單元；以及 與所述第二功能單元通信且具有對(duì)所述第一存儲(chǔ)塊的直接存儲(chǔ)器存取的高速緩沖存儲(chǔ)器。
19.根據(jù)權(quán)利要求18所述的系統(tǒng)，其中所述第二功能單元包括調(diào)制解調(diào)器。
20.根據(jù)權(quán)利要求14所述的系統(tǒng)，所述第一裸片包括第一組凸塊；且所述第二裸片包括與所述第一組凸塊電接觸的第二組凸塊。
21.根據(jù)權(quán)利要求14所 述的系統(tǒng)，所述第一裸片包括一組凸塊，且所述第二裸片包括與所述組凸塊電接觸的一組穿裸片通孔。
22.根據(jù)權(quán)利要求14所述的系統(tǒng)，其進(jìn)一步包括選自由機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計(jì)算機(jī)組成的群組的裝置；其中所述第一裸片和所述第二裸片集成到所述裝置中。
23.一種系統(tǒng),其包括: 封裝集成電路，其包括: 第一裸片，其包括隨機(jī)存取存儲(chǔ)器，所述隨機(jī)存取存儲(chǔ)器包括具有第一延遲的第一存儲(chǔ)塊，和具有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊；以及 第二裸片，其包括有源側(cè)，和用以將所述有源側(cè)電耦合到所述隨機(jī)存取存儲(chǔ)器的穿裸片通孔；以及 選自由機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計(jì)算機(jī)組成的群組的裝置；其中所述封裝集成電路集成到所述裝置中。
24.根據(jù)權(quán)利要求23所述的系統(tǒng)，所述第一存儲(chǔ)塊具有第一存儲(chǔ)器密度，且所述第二存儲(chǔ)塊具有小于所述第一存儲(chǔ)器密度的第二存儲(chǔ)器密度。
25.一種封裝集成電路，其包括: 第一裸片，其包括隨機(jī)存取存儲(chǔ)器，所述隨機(jī)存取存儲(chǔ)器包括具有第一延遲的第一存儲(chǔ)塊，和具有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊；以及 第二裸片，其包括有源側(cè)，和用以將所述有源側(cè)電耦合到所述隨機(jī)存取存儲(chǔ)器的裝置。
26.根據(jù)權(quán)利要求25所述的封裝集成電路，所述第一存儲(chǔ)塊具有第一存儲(chǔ)器密度，且所述第二存儲(chǔ)塊具有小于所述第一存儲(chǔ)器密度的第二存儲(chǔ)器密度。
27.根據(jù)權(quán)利要求25所述的封裝集成電路，其中所述隨機(jī)存取存儲(chǔ)器包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。
28.一種方法,其包括: 借助于形成于第二裸片中的穿裸片通孔將信號(hào)從所述第二裸片發(fā)送到形成于第一裸片上的隨機(jī)存取存儲(chǔ)器； 所述隨機(jī)存取存儲(chǔ)器包括具有第一延遲的第一存儲(chǔ)塊，和具有小于所述第一延遲的第二延遲的第二存儲(chǔ)塊；且 所述第二裸片包括有源側(cè)，其中所述穿裸片通孔將所述有源側(cè)電耦合到所述隨機(jī)存取存儲(chǔ)器。
29.根據(jù)權(quán)利要求28所述的方法，所述第一存儲(chǔ)塊具有第一存儲(chǔ)器密度，且所述第二存儲(chǔ)塊具有小于所述第 一存儲(chǔ)器密度的第二存儲(chǔ)器密度。
全文摘要
本發(fā)明提供外部存儲(chǔ)器，其具有高密度高延遲存儲(chǔ)塊和低密度低延遲存儲(chǔ)塊。所述兩個(gè)存儲(chǔ)塊可由一個(gè)或一個(gè)以上處理功能單元分開存取。所述存取可以是直接存儲(chǔ)器存取，或者是借助于總線或光纖網(wǎng)絡(luò)交換機(jī)。穿裸片通孔可以將所述外部存儲(chǔ)器連接到包括所述一個(gè)或一個(gè)以上處理功能單元的裸片。
文檔編號(hào)G11C11/4076GK103098203SQ201180040647
公開日2013年5月8日 申請(qǐng)日期2011年8月24日 優(yōu)先權(quán)日2010年8月24日
發(fā)明者顧時(shí)群, 馬修·M·諾瓦克, 阿南德·斯里尼瓦桑 申請(qǐng)人:高通股份有限公司