專利名稱：使用電荷擾動(dòng)的概率的閃存中的數(shù)據(jù)管理的制作方法
使用電荷擾動(dòng)的概率的閃存中的數(shù)據(jù)管理
相關(guān)申請(qǐng)
本申請(qǐng)的發(fā)明人的相關(guān)申請(qǐng)(其為共同轉(zhuǎn)讓的申請(qǐng))標(biāo)題為“NOR閃存中惡化的早期檢測(cè)”。序列號(hào)將在得到時(shí)提供。
本申請(qǐng)的發(fā)明人的相關(guān)申請(qǐng)(其為共同轉(zhuǎn)讓的申請(qǐng))標(biāo)題為“NAND閃存中惡化的早期檢測(cè)”。序列號(hào)將在得到時(shí)提供。技術(shù)領(lǐng)域
本公開總體上涉及非易失性半導(dǎo)體存儲(chǔ)器，更具體地涉及閃存的錯(cuò)誤檢測(cè)和校正技術(shù)。
背景技術(shù)：
EEPROM和閃存(NOR和NAND)使用浮柵(floating gate, FG)來存儲(chǔ)電荷以表示信息。這些存儲(chǔ)器件在編程/擦除周期(其對(duì)于器件可以耐用的擦除/編程操作次數(shù)施加了限制)之后遭受惡化機(jī)制。多層單元(MLC，Multi-Level Cell)閃存器件一般比單層單元(SLC，Single-Level Cell)器件具有顯著更低的編程/擦除周期耐用性。
各種編程和擦除操作可導(dǎo)致相鄰單元中的電荷的增加或損失，這稱為“干擾”。當(dāng)作為對(duì)附近單元執(zhí)行的編程或讀取操作的結(jié)果，單元的初始/編程狀態(tài)改變時(shí)，出現(xiàn)干擾錯(cuò)誤。干擾錯(cuò)誤是軟錯(cuò)誤。當(dāng)通過讀取與干擾單元在形體上靠近的或共享控制線的另一單元來變更存儲(chǔ)單元中的電荷量時(shí)出現(xiàn)“讀取干擾”。單個(gè)的讀取干擾事件可能不會(huì)在電荷內(nèi)容中產(chǎn)生足夠的變化以影響錯(cuò)誤，但是累積的讀取干擾可能最終導(dǎo)致如此。讀取干擾的累積影響通過擦除操作來復(fù)位。NAND閃存的特定矩陣架構(gòu)導(dǎo)致比NOR閃存更多的“讀取干擾”。編程干擾錯(cuò)誤導(dǎo)致在頁面編程期間將位設(shè)置為錯(cuò)誤值。位錯(cuò)誤可以在正被編程的頁面(page)上發(fā)生，但是也可以在塊中的不同頁面上出現(xiàn)。
在US專利5715193(1998年2月3日)中，Robert Norman描述了一種方法，用于監(jiān)控對(duì)于存儲(chǔ)單元塊的干擾影響，其中每當(dāng)對(duì)擦除塊進(jìn)行擦除時(shí)，控制器通過將干擾單元添加到解碼塊中每一個(gè)其它擦除塊的計(jì)數(shù)并將擦除塊的計(jì)數(shù)復(fù)位為零來更新包含擦除塊的解碼塊的表。Norman還指出，控制器最好對(duì)干擾計(jì)數(shù)達(dá)到預(yù)定最大值的每一個(gè)擦除塊進(jìn)行刷新操作。在刷新操作期間，進(jìn)行任何必要的恢復(fù)過程，以將合適的電荷復(fù)原到擦除塊的每一個(gè)單元的浮柵，從而防止否則將會(huì)在不執(zhí)行刷新操作的情況下(由于干擾影響)發(fā)生的數(shù)據(jù)的任何錯(cuò)誤讀取。
多層單元(MLC)閃存器件可以通過將晶體管的浮柵充電到不同的所選閾值電壓 (Vt)電平來針對(duì)每個(gè)存儲(chǔ)單元存儲(chǔ)多個(gè)位，從而在將位模式(bit pattern)映射到特定電壓電平時(shí)使用單元的模擬特性。在NAND閃存的情況下，MLC器件的Vt在概念上通過順序地將所選擇的讀取電壓(Vkead)電平施加到各單元的浮柵而加以讀取。一般地，以每一個(gè)范圍之間的安全帶來選擇電壓范圍，以幫助確保正常的Vt分布不會(huì)重疊。
在NOR閃存中，各單元并聯(lián)連接到位線，這允許通過處于已知狀態(tài)的串聯(lián)的所有其它晶體管單獨(dú)讀取和編程各單元。因此，在NOR閃存中，具有正被查詢的存儲(chǔ)單元的串聯(lián)晶體管是僅與尋址功能相關(guān)聯(lián)的晶體管。Tieniu Li的公開的美國(guó)專利申請(qǐng)20080307270 (2008年12月11日)描述了對(duì)于主機(jī)裝置實(shí)施的用于檢測(cè)在NAND存儲(chǔ)器中新出現(xiàn)的壞塊的機(jī)制，其包括保持讀取操作期間至少一部分錯(cuò)誤歷史。Nishihara等人的公開的美國(guó)專利申請(qǐng)20100214847描述了 NAND閃存系統(tǒng)，其據(jù)說通過包括包含用于存儲(chǔ)和檢索供存儲(chǔ)控制器使用的校正的讀取電壓的部件，來減小各芯片間的讀取干擾特性的變化。存儲(chǔ)控制器對(duì)于閃存執(zhí)行數(shù)據(jù)輸入/輸出控制和數(shù)據(jù)管理， 在寫入時(shí)添加糾錯(cuò)碼(ECC)，并在讀取時(shí)分析糾錯(cuò)碼。固態(tài)驅(qū)動(dòng)器(SSD)是一般設(shè)計(jì)為傳統(tǒng)硬盤驅(qū)動(dòng)器(HDD)的功能置換的數(shù)據(jù)存儲(chǔ)器件，但是SSD使用固態(tài)存儲(chǔ)器存儲(chǔ)數(shù)據(jù)。術(shù)語SSD在這里僅用于指代基于閃存的器件。SSD 通常使用與硬盤驅(qū)動(dòng)器相同的命令接口以允許在許多應(yīng)用中使用SSD取代HDD而不要求軟件修正。包括HDD和SSD特征二者的混合器件也是可能的。假定存儲(chǔ)器內(nèi)容的惡化隨著時(shí)間和編程/擦除周期的數(shù)量是漸進(jìn)的且不可避免的，存在開發(fā)能夠利用閃存芯片的基本物理過程和操作細(xì)節(jié)的有效糾錯(cuò)碼的需求。這些有效的糾錯(cuò)碼需要利用在讀取時(shí)間可獲取的軟信息，而不惡化閃存讀出性能。下面描述的本發(fā)明涉及一般稱為閃存的早期惡化檢測(cè)(EDD)系統(tǒng)的以上相關(guān)申請(qǐng)部分中描述的其它申請(qǐng)中的發(fā)明。本發(fā)明可以獨(dú)立，或者可以補(bǔ)充EDD系統(tǒng)，以進(jìn)一步增大閃存的可靠性和操作壽命ο

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式包括使用基于系統(tǒng)對(duì)于電荷干擾操作的靈敏度以及由系統(tǒng)執(zhí)行的電荷干擾操作的歷史的概率的閃存器件(如，固態(tài)驅(qū)動(dòng)器(SSD))和數(shù)據(jù)管理的方法。 在本發(fā)明的實(shí)施方式中，對(duì)于電荷干擾操作的靈敏度以干擾強(qiáng)度矩陣實(shí)施，其中所選擇的操作具有相關(guān)聯(lián)的數(shù)值，其為引起可能導(dǎo)致數(shù)據(jù)錯(cuò)誤的電荷中的干擾的這種操作的相對(duì)強(qiáng)度的估計(jì)。干擾強(qiáng)度矩陣也可以包括指示電荷的增加或損失的錯(cuò)誤的方向(direction)。 在一個(gè)實(shí)施方式中，干擾強(qiáng)度矩陣由進(jìn)行自測(cè)試的裝置確定，其中通過執(zhí)行所選操作來觸發(fā)電荷干擾錯(cuò)誤，直到出現(xiàn)可檢測(cè)到的錯(cuò)誤為止?？梢詽撛诘匾痣姾筛蓴_的所有操作都可以包括在測(cè)試中。在本發(fā)明的實(shí)施方式中，操作的干擾強(qiáng)度將由產(chǎn)生閃存單元的電荷內(nèi)容中的變化引起的可檢測(cè)到的干擾(位變化)所需的操作數(shù)量來確定。引起錯(cuò)誤所需的操作數(shù)量越高，則干擾強(qiáng)度越低。在可替代的實(shí)施方式中，通過測(cè)試來自同類群體的所選單元來確定干擾強(qiáng)度矩陣。相對(duì)小的所選樣本裝置組的使用允許測(cè)試是破壞性的，即包括執(zhí)行縮短或耗盡裝置使用壽命的操作。在可替代的實(shí)施方式中，通過計(jì)數(shù)讀操作中完成時(shí)間(TTC)值的漂移 (dispersion)中出現(xiàn)可檢測(cè)到的變化之前可以執(zhí)行的操作數(shù)量來估計(jì)干擾強(qiáng)度。TTC值用作該讀操作中查詢的存儲(chǔ)單元中的閾值電壓(Vt)的漂移的代理。干擾強(qiáng)度測(cè)試應(yīng)該作為工廠中制造工藝的一部分執(zhí)行(對(duì)于每一個(gè)裝置或所選樣本)，然后干擾強(qiáng)度矩陣將用作根據(jù)本發(fā)明的每一個(gè)裝置中數(shù)據(jù)管理系統(tǒng)的一部分。干擾強(qiáng)度矩陣與之前在SSD系統(tǒng)上執(zhí)行的電荷干擾操作的運(yùn)行歷史記錄(操作歷史)結(jié)合使用，以確定何時(shí)執(zhí)行預(yù)防動(dòng)作以防止數(shù)據(jù)損失。還可以使用干擾強(qiáng)度矩陣和操作歷史來分配從存儲(chǔ)器讀取的數(shù)據(jù)點(diǎn)值是結(jié)果累積的電荷干擾的概率。數(shù)據(jù)點(diǎn)值具有已經(jīng)在特定方向中被干擾的足夠高概率的獲知允許實(shí)時(shí)地執(zhí)行糾錯(cuò)，作為SSD正常讀出操作的一部分。


圖1是現(xiàn)有技術(shù)NAND閃存多層存儲(chǔ)單元結(jié)構(gòu)的圖示。
圖2A是圖1的現(xiàn)有技術(shù)NAND閃存多層存儲(chǔ)單元結(jié)構(gòu)的讀取操作的所選時(shí)序曲線的圖示。
圖2B是示出了圖1的一組現(xiàn)有技術(shù)NAND閃存單元結(jié)構(gòu)的時(shí)序曲線的可能范圍的該組的讀取操作的所選時(shí)序曲線的圖示。
圖3是本發(fā)明實(shí)施方式中使用的具有早期惡化檢測(cè)(EDD)的NAND閃存頁面中的所選組件的圖示。
圖4是根據(jù)本發(fā)明的NAND閃存實(shí)施方式的完成時(shí)間測(cè)量單元的所選功能設(shè)計(jì)塊的圖示。
圖5是根據(jù)本發(fā)明的NAND閃存實(shí)施方式的漂移分析器的所選功能設(shè)計(jì)塊的圖示。
圖6是根據(jù)本發(fā)明實(shí)施方式的漂移分析器中使用的最大電壓檢測(cè)器的設(shè)計(jì)的圖7J\ ο
圖7A和7B圖示具有用于快速讀出的并行靈敏放大器組的現(xiàn)有技術(shù)多層NOR閃存。圖7A是概念性示意圖，圖7B示出了具有電流鏡和幾個(gè)并行的靈敏放大器(每一個(gè)都有其自身的基準(zhǔn)電壓，同時(shí)切換)的改進(jìn)方案。
圖8是在本發(fā)明實(shí)施方式中使用的NOR閃存系統(tǒng)中的所選組件的圖示。
圖9是根據(jù)本發(fā)明的NOR閃存實(shí)施方式的完成時(shí)間測(cè)量單元的所選功能設(shè)計(jì)塊的圖示。
圖10是本發(fā)明NOR閃存實(shí)施方式中使用的多路復(fù)用器(MUX)的設(shè)計(jì)的圖示。
圖11是圖示根據(jù)本發(fā)明實(shí)施方式的用于通過強(qiáng)制錯(cuò)誤來確定一組閃存操作的干擾強(qiáng)度的方法的流程圖。
圖12是圖示根據(jù)本發(fā)明實(shí)施方式的用于通過使用漂移分析確定一組閃存操作的干擾強(qiáng)度的方法的流程圖。
圖13A圖示閃存的讀出值的分布。
圖13B圖示根據(jù)本發(fā)明實(shí)施方式的示出錯(cuò)誤條的閃存的讀出值的分布。
圖14是圖示根據(jù)本發(fā)明實(shí)施方式的SSD中的所選組件的框圖。
具體實(shí)施方式
圖14是圖示根據(jù)本發(fā)明實(shí)施方式的SSD 130中的所選組件的框圖。其僅作為圖示提供。本領(lǐng)域技術(shù)人員要理解，可以在不脫離本發(fā)明的精神的情況下將描述的一些功能重新配置給主機(jī)。SSD包括通信接口 131，其處理SSD和主機(jī)裝置(如，計(jì)算機(jī)120)之間的兩個(gè)通信。SSD包括數(shù)據(jù)管理單元133，其管理至和自陣列控制器139的數(shù)據(jù)的流動(dòng)，陣列控制器139繼而控制至和自閃存陣列141 (其可以是NAND或NOR型器件)的數(shù)據(jù)的流動(dòng)。此實(shí)施方式中的數(shù)據(jù)管理單元133將包括具有存儲(chǔ)了固件程序的相關(guān)聯(lián)非易失性存儲(chǔ)器的標(biāo)準(zhǔn)微處理器(未示出)。固件程序由微處理器執(zhí)行，以實(shí)現(xiàn)下面描述的數(shù)據(jù)管理處理步驟。數(shù)據(jù)管理單元133與運(yùn)行操作歷史137 —起使用干擾強(qiáng)度矩陣135 (下面描述)，以確定何時(shí)執(zhí)行預(yù)防數(shù)據(jù)管理活動(dòng)。在各種實(shí)施方式中，數(shù)據(jù)管理單元133通過記錄對(duì)閃存陣列141執(zhí)行的每一個(gè)顯著操作來維持操作歷史137。在一些實(shí)施方式中，向數(shù)據(jù)管理單元133提供干擾強(qiáng)度矩陣135作為只讀數(shù)據(jù)，這是由于對(duì)其它所選擇的樣本裝置執(zhí)行干擾強(qiáng)度測(cè)試。然而，在一些實(shí)施方式中，數(shù)據(jù)管理單元133通過運(yùn)行自測(cè)試來創(chuàng)建干擾強(qiáng)度矩陣 135。本發(fā)明包括使用NAND閃存陣列141的實(shí)施方式和使用NOR閃存陣列141的實(shí)施方式。下面將描述本發(fā)明的實(shí)施方式中包括的NAND和NOR閃存(其包括根據(jù)相關(guān)發(fā)明的早期惡化檢測(cè)(EDD)系統(tǒng))。具有早期惡化檢測(cè)的NAND閃存實(shí)施方式圖1中圖示了可應(yīng)用于單個(gè)和多層存儲(chǔ)單元結(jié)構(gòu)20的現(xiàn)有技術(shù)NAND閃存。注意， 具有任何有效編程Vt電平的其它存儲(chǔ)單元與正被查詢的NAND閃存單元串聯(lián)放置。(注意， 對(duì)于NOR閃存不是這樣的情況)。將以NAND結(jié)構(gòu)化的單元?jiǎng)澐譃榫哂惺境鰹樽笫至械木w管的單元陣列(a)和作為右手列的單元陣列(b)的這兩個(gè)單元陣列。單元結(jié)構(gòu)20包括逐位驗(yàn)證(BV)電路21a、21b，其連接到兩條位線BLai、BLbi的每一個(gè)。兩條位線和BV電路共享與DRAM的開放位線架構(gòu)類似的公共讀寫(R/W)電路。R/W電路在讀取操作中用作觸發(fā)器型差分靈敏放大器22，在編程/寫入操作中用作數(shù)據(jù)鎖存電路。通過所選時(shí)間點(diǎn)tl、t2和t3將圖1的結(jié)構(gòu)的讀取操作的所選時(shí)序曲線示出在圖 2A中。為了簡(jiǎn)化，所有時(shí)序圖和討論假設(shè)完美匹配的讀出電路，用于頁面中所有單元的并行讀取。這些電路中的不匹配可以通過簡(jiǎn)單的校準(zhǔn)過程來說明。例如，使用具有已知內(nèi)容的特定組的存儲(chǔ)單元的基準(zhǔn)讀出可以在存儲(chǔ)器陣列中單元的稍后讀出中用以校正靈敏放大器不匹配。靈敏放大器22 (其為比較器)一般使用再生環(huán)路(regenerative loop)來將圖1 中傳輸門后的輸入線與位線BLai和BLbi的小分離發(fā)展為完全發(fā)展后的輸出電壓電平。圖 1中的電路和圖2A中的曲線適當(dāng)?shù)卮鞱AND閃存讀出。圖2B是圖1的一組現(xiàn)有技術(shù)NAND 閃存單元結(jié)構(gòu)的、對(duì)于1. 8v讀取的BLai “1”的t3之后的所選部分的圖示，其示出了典型的時(shí)序曲線26，以及由線25、27界定的一組單元的時(shí)序曲線的可能范圍的示例。一組單元的BLbi信號(hào)將示出類似的時(shí)序曲線分布。本發(fā)明的實(shí)施方式通過測(cè)量或估計(jì)該組單元的完成時(shí)間(TTC)來檢測(cè)一頁單元的性能中的漂移的變化。曲線的上升部分時(shí)刻的漂移將變?yōu)樽x取操作的完成時(shí)間(TTC)的差異。應(yīng)該注意，閃存讀出電路一般包括用以確保時(shí)序性能中的正常漂移絕不產(chǎn)生讀出錯(cuò)誤的特征，即，電路被“強(qiáng)迫(sandbag)”。因此，本發(fā)明是揭示本領(lǐng)域技術(shù)人員未意識(shí)到的閃存的方面并在新應(yīng)用中使用該現(xiàn)象的這種公開。NAND閃存架構(gòu)導(dǎo)致根據(jù)未選擇的存儲(chǔ)單元中不同的內(nèi)容狀態(tài)而對(duì)于所選單元呈現(xiàn)不同系列的電阻。因此，查詢NAND閃存單元內(nèi)容，并且在順序步驟中將其與不同的基準(zhǔn)電平進(jìn)行比較，其中查詢Vt的不同電平。在NAND閃存中并行地讀取一頁存儲(chǔ)單元，其要求通過適當(dāng)?shù)耐綍r(shí)間信號(hào)來啟動(dòng)讀取操作。時(shí)序信號(hào)將均衡用于頁面的各條線的所有靈敏放大器，但是更強(qiáng)和更弱的單元將不同地驅(qū)動(dòng)靈敏放大器線(在均衡后)，因此，對(duì)于更強(qiáng)和更弱的單元，從觸發(fā)鎖存器到靈敏放大器的輸出上形成完全電壓的時(shí)間(即，TTC)將會(huì)是不同的。根據(jù)本發(fā)明，可以以適當(dāng)?shù)男问綔y(cè)量和存儲(chǔ)完成時(shí)間(TTC)中的這些差異，以供系統(tǒng)進(jìn)一步分析。
由于NAND閃存矩陣中的所有存儲(chǔ)單元在名義上是相同的，并且每一個(gè)被編程到閾值電壓Vt，其在以緊接在其編程的Vt之上的特定電壓電平(Vkead)查詢時(shí)產(chǎn)生預(yù)先限定的電流級(jí)別，那么
(i)TTC中的漂移將是正被讀取的單元的Vt中的漂移的代理(proxy)；
(ii)閃存頁面的壽命開始時(shí)TTC中的漂移值可以保存為基準(zhǔn)值，并且與讀出時(shí)稍后測(cè)量的漂移進(jìn)行比較以確定存儲(chǔ)單元何時(shí)惡化超出保證數(shù)據(jù)保護(hù)動(dòng)作的限度；以及
(iii)讀取操作中從每一個(gè)單元獲知TTC中的漂移可以用以將軟信息分配給每一個(gè)確定的存儲(chǔ)單元內(nèi)容。
圖3示出了具有根據(jù)本發(fā)明實(shí)施方式的早期惡化檢測(cè)(EDD)系統(tǒng)的NAND閃存頁面60的所選功能塊?？刂破?0包括時(shí)間基31、順序Vt查詢控制33和解碼器35，它們根據(jù)現(xiàn)有技術(shù)設(shè)計(jì)出，將不會(huì)詳細(xì)描述。一旦確定了存儲(chǔ)單元的VT，解碼器35輸出存儲(chǔ)單元內(nèi)容的對(duì)應(yīng)二進(jìn)制碼。順序Vt查詢控制33是在所選存儲(chǔ)單元中順序地搜索正確的Vt的NAND 閃存中使用的電路的抽象(abstraction)。時(shí)間基31為傳輸門產(chǎn)生必要的時(shí)間信號(hào)，并且鎖存在靈敏放大器中，并且還計(jì)時(shí)完成時(shí)間(TTC)測(cè)量單元32。
完成時(shí)間(TTC)測(cè)量單元32測(cè)量由存儲(chǔ)單元結(jié)構(gòu)20中的存儲(chǔ)單元驅(qū)動(dòng)的位線輸出達(dá)到其最終值所需的時(shí)間?？刂破?0和存儲(chǔ)單元結(jié)構(gòu)20形成具有漂移測(cè)量(MSDM)單元40的將稱為存儲(chǔ)結(jié)構(gòu)的單元。存儲(chǔ)器的頁面將要求并行連接到漂移分析器50的多個(gè) MSDM(MSDM_1. . . MSDM_n)。在商用閃存中，存儲(chǔ)單元結(jié)構(gòu)實(shí)際上以具有共享電路的存儲(chǔ)陣列實(shí)施，而不脫離該描述的精神。因而圖3是構(gòu)造為圖示本發(fā)明的構(gòu)思的簡(jiǎn)化描述，并且僅為了圖示的目的而提供，而不限制本發(fā)明。
在順序讀處理中，當(dāng)來自啞(dummy)位線(BLbi)的輸入基準(zhǔn)在處于讀取操作下 (即，正被查詢)的存儲(chǔ)單元的Vt以上時(shí)，存儲(chǔ)單元結(jié)構(gòu)中的靈敏放大器將僅在特定方向上發(fā)展完全輸出。因此，將以二進(jìn)制形式確定和解碼所選存儲(chǔ)單元的內(nèi)容。此外，在該時(shí)刻， 已經(jīng)由完成時(shí)間測(cè)量單元32測(cè)量出的適當(dāng)?shù)耐瓿蓵r(shí)間(TTC)將由TTC報(bào)告器34報(bào)告到漂移分析器50。TTC報(bào)告器34可以包括適應(yīng)于正確地將完成時(shí)間的信息傳送到漂移分析器的緩沖器和信號(hào)。
圖4中示出了完成時(shí)間測(cè)量單元32的實(shí)施方式的圖示。該實(shí)施方式類似于鎖相環(huán)(PLL)系統(tǒng)的相位檢測(cè)器電路中使用的電荷泵電路。在本說明性實(shí)現(xiàn)中，但不是以任何限制形式，將完成時(shí)間信息存儲(chǔ)在TTC測(cè)量單元32內(nèi)部的電容器Cot73中的電荷中。電容器上的電壓正比于允許來自電流源Il的電流經(jīng)由開關(guān)Sl流入電容器的時(shí)間。Sl的切換由觸發(fā)器72控制，所述觸發(fā)器72由來自差分到單端轉(zhuǎn)換器71的輸出復(fù)位。差分到單端轉(zhuǎn)換器71使用來自存儲(chǔ)單元結(jié)構(gòu)的兩個(gè)二進(jìn)制輸出作為輸入。在確定存儲(chǔ)單元的Vt之后，將正確的完成時(shí)間報(bào)告給漂移分析器(DA)?；趤碜詴r(shí)間基的信號(hào)，電容器73經(jīng)由開關(guān)S2和電流源12排泄。
圖5是根據(jù)本發(fā)明實(shí)施方式的漂移分析器50的所選功能設(shè)計(jì)塊的圖示。漂移分析器50是模擬信號(hào)處理塊。在該實(shí)施方式中，其功能包括從頁面讀取操作的TTC測(cè)量單元32的組確定最大和最小完成時(shí)間。每一個(gè)TTC測(cè)量單元32輸出經(jīng)過TTC報(bào)告器34并且傳遞至漂移分析器50的模擬電壓電平(TTCM_out)。漂移分析器中的Min/Max檢測(cè)器51確定來自TTC報(bào)告器的其多個(gè)輸入處的最大電壓和最小電壓。將總的最大和最小值之間的差 (delta)確定為通過減法器52的頁面的漂移的測(cè)量。漂移分析器使用比較器M來確定計(jì)算出的delta是否大于基準(zhǔn)值53，并且相應(yīng)地設(shè)置警告信號(hào)?；鶞?zhǔn)值是預(yù)先確定的閾值或者在NAND閃存的壽命開始時(shí)建立的初始值。在實(shí)施方式中，在存儲(chǔ)系統(tǒng)中NAND閃存芯片的操作開始時(shí)，在編程命令之后，發(fā)布讀取命令以建立基準(zhǔn)值，用于在每一次讀取操作時(shí)比較Vt中的未來漂移。因此，通過使得漂移分析器計(jì)算總的最大和最小值之間的初始delta 并且保存該初始delta作為基準(zhǔn)值，可以將基準(zhǔn)值設(shè)置為制造工藝的一部分。圖6是根據(jù)本發(fā)明實(shí)施方式的Min/Max檢測(cè)器51漂移分析器中使用的最大電壓檢測(cè)器51A的設(shè)計(jì)的圖示。在圖6中，示出了用于最大輸入電壓確定的CMOS電路的示例。 它是“大贏家(winner-takes-all)”電路。該電路的輸出跟隨最大輸入電壓到各輸入電平之間的ImV差的精度。電路中的輸入數(shù)量可以通過電路的復(fù)制直接地增大，或者兩個(gè)輸入電路可以布置成層級(jí)樹。為了跟隨最小輸入電壓，使用從NMOS到PMOS的插入電路(inset circuit)中的適當(dāng)變化。早期惡化檢測(cè)系統(tǒng)可以用以向從每個(gè)存儲(chǔ)單元讀取出的內(nèi)容分配錯(cuò)誤的概率或正確的置信度。通過利用關(guān)于完成時(shí)間(TTC)測(cè)量的信息而讀取的關(guān)于每個(gè)單元的Vt的位置的信息可以用以將正確的置信度分配給從每個(gè)單元讀取的數(shù)據(jù)。這允許新的且更有效的編碼和糾錯(cuò)算法用在NAND閃存芯片上，所述NAND閃存芯片配備有通知讀取的每一個(gè)單元數(shù)據(jù)的理想分布中的Vt的位置的這種能力。所有要求單個(gè)讀出。具有早期惡化檢測(cè)的NOR閃存實(shí)施方式現(xiàn)有技術(shù)NOR閃存單元和各個(gè)靈敏放大器如簡(jiǎn)化示意圖中的圖7A和7B指示的那樣排列以強(qiáng)調(diào)基本操作?；叵雰H列解碼器晶體管與NOR閃存單元和感測(cè)電路串聯(lián)放置。 因此，NOR閃存單元(單層單元(SLC)或多層單元(MLC))的讀出可以如模數(shù)轉(zhuǎn)換器電路中那樣并行地完成，并且在單個(gè)查詢中確定每一個(gè)單元中編程的Vt (其不同于NAND閃存情況，其中順序查詢是必須的)。比較器C0MP1-3—般使用再生環(huán)來將輸入線(位線MAT1-3、 REF1-3)的小分離發(fā)展為完全發(fā)展的輸出電壓電平。電路和時(shí)序性能適當(dāng)?shù)卮韱螌訂卧?(SLC)和多層單元(MLC)讀出二者。圖7A和7B的現(xiàn)有技術(shù)多層(MLC)閃存電路已修正為包括適當(dāng)?shù)幕鶞?zhǔn)比較器 (REF1-3)，如指示的那樣。使用一組靈敏放大器97、98(C0MPl-3)的并行、同時(shí)操作，這是由于如提及的那樣，僅列解碼器晶體管與NOR閃存中正被讀取的存儲(chǔ)單元串聯(lián)，并且可以定義適當(dāng)?shù)幕鶞?zhǔn)電壓，用于確定讀操作下的存儲(chǔ)單元的閾值電壓。根據(jù)本發(fā)明的NOR閃存的早期惡化檢測(cè)系統(tǒng)的原理可以通過觀察如下幾點(diǎn)來說明1)由于在NOR閃存中并行讀取幾個(gè)存儲(chǔ)單元，并且該讀取操作由相同的適當(dāng)定義的時(shí)間信號(hào)(其均衡讀取操作中涉及的所有靈敏放大器的線，并且觸發(fā)感測(cè))來發(fā)起，因此更強(qiáng)和更弱的單元將不同地分離靈敏放大器線(均衡之后)，并且從觸發(fā)感測(cè)到靈敏放大器的輸出處的完全電壓發(fā)展的時(shí)間(這將稱為“完成時(shí)間”(TTC))對(duì)于更強(qiáng)和更弱的單元將會(huì)是不同的。
2)由于NOR閃存矩陣中的所有存儲(chǔ)器單元在名義上是相同的，并且每一個(gè)被編程到閾值電壓Vt，其在以緊接在其編程的Vt之上的特定電壓電平查詢時(shí)產(chǎn)生預(yù)定電流電平， 那么
(i)如(1)中限定的TTC中的時(shí)間漂移將是正被讀取的單元的Vt中的漂移的代理；
(ii)可以保存閃存壽命開始時(shí)TTC中的漂移值，并將其與稍后讀出的TTC中的漂移比較，以確定何時(shí)存儲(chǔ)單元已經(jīng)惡化超過保證數(shù)據(jù)保護(hù)動(dòng)作的限度。漂移基準(zhǔn)值的所選值也可以取代實(shí)際的測(cè)量值加以使用；以及
(iii)讀取操作中所有單元的TTC中的漂移的獲知可以用于將軟信息分配給每一個(gè)確定的存儲(chǔ)單元內(nèi)容。
圖8圖示具有根據(jù)本發(fā)明實(shí)施方式的早期惡化檢測(cè)系統(tǒng)的NOR閃存80中的所選組件。本發(fā)明的NOR實(shí)施方式的漂移分析器50在功能上類似于本發(fā)明的NAND實(shí)施方式的漂移分析器，但是如下所述，輸入將會(huì)是不同的。漂移分析器50接收來自多個(gè)(1···η)Τ 測(cè)量單元120的輸入，其示出為產(chǎn)生MUX_0UT. . . MUXn_0UT信號(hào)。對(duì)于該實(shí)施方式假設(shè)4層 NOR閃存，但不是限制條件。當(dāng)輸入基準(zhǔn)在讀操作下(MAT1-3)處于存儲(chǔ)單元的Vt之上時(shí)， 靈敏放大器98僅將其輸出(OUTH)發(fā)展為完全的正軌跡(rail)。因此，三個(gè)完成時(shí)間 (TTC1-3)單元32A-C將發(fā)展完成時(shí)間的有限值，即在其輸出的電壓的有限值，僅用于Vkead 在\以上的那些比較。其它TTC單元的塊將其輸出飽和為完全軌線電壓。
現(xiàn)有技術(shù)溫度計(jì)解碼器(TD) 25(其在該圖示中輸出二進(jìn)制格式的存儲(chǔ)單元的內(nèi)容)還提供了用于模擬多路復(fù)用器(MUX) 23的篩選信號(hào)(screening signal)，用于表示要發(fā)送到漂移分析器50的存儲(chǔ)單元內(nèi)容的完成時(shí)間的電壓的適當(dāng)選擇。如果在讀出操作中讀取的所有單元(或所有單元的子集)的完成時(shí)間(TTC)中的值的漂移大于預(yù)定值，則漂移分析器50將設(shè)置惡化報(bào)警信號(hào)。
圖10是本發(fā)明實(shí)施方式的多路復(fù)用器(MUX) 23的設(shè)計(jì)的圖示。MUX23的輸入是來自各個(gè) TTC 單元 32A-C 的輸出(TTC1_0UT33A、TTC2_0UT33B、TTC3_0UT33C)。MUX 選擇這些輸入之一以繼續(xù)傳遞到漂移分析器作為MUX1_0UT信號(hào)。MUX 23可以在概念上描述為傳輸門的模擬陣列。但是幾個(gè)不同的實(shí)現(xiàn)是可能的，用于以適當(dāng)?shù)木彌_器和信號(hào)調(diào)整電路(signal conditioning circuit)將來自三個(gè)TTS單元32A-C之一的輸出的電壓電平傳送到漂移分析器50的輸入的功能。
在NOR閃存讀出電路的實(shí)施方式中，將來自查詢的存儲(chǔ)單元的信號(hào)并行地與基準(zhǔn)復(fù)制電壓(REFlD進(jìn)行比較，所述基準(zhǔn)復(fù)制電壓(REF1-3)與查詢的存儲(chǔ)單元可以保持的不同內(nèi)容電荷電平對(duì)應(yīng)。根據(jù)設(shè)計(jì)選擇，來自該圖示中的比較器C0MP1-3的一些輸出將呈現(xiàn)值‘0’，一些呈現(xiàn)剩余值‘1’，其中‘0’和‘1’將好像溫度計(jì)刻度中那樣出現(xiàn)，即，例如在 0UT2和0UT3處輸出‘0’，在OUTl處輸出‘1’，或者在0UT3處輸出‘0’，在OUTl和0UT2處輸出‘1’，其為可能輸出的兩個(gè)示例。
溫度計(jì)解碼器25然后將該溫度計(jì)刻度(scale)輸出轉(zhuǎn)換為二進(jìn)制編碼。在實(shí)施方式中，保持輸出‘1’的0UT1-3信號(hào)的第一個(gè)表示正被查詢的單元的閾值電平(Vt)以上的第一基準(zhǔn)電平，并且其位置也將被編碼為來自溫度計(jì)解碼器25的要發(fā)送到MUX23的信號(hào) S(s0, si)。信號(hào)S由溫度計(jì)解碼器確定，其在實(shí)施方式中用作存儲(chǔ)單元內(nèi)容讀出的溫度計(jì)解碼器。在概念性描述中，但是并非限制意義上地，信號(hào)S(s0，sl)選擇哪一個(gè)TTC1-3信號(hào)是要由MUX送到漂移分析器的待報(bào)告的完成時(shí)間(TTC)。TTC單元32A-C是相同的。產(chǎn)生輸出TTCl-OUT的TTCl單元32A的示例性實(shí)施方式示出在圖9中。其類似于鎖相環(huán)(PLL)電路中使用的電荷泵電路，其中要確定VCO頻率與基準(zhǔn)頻率之間的相位分離以用于校正的動(dòng)作。將從靈敏放大器均衡(SAEQ)信號(hào)升高到 V。ut(分別0UT1-3)升高的時(shí)間轉(zhuǎn)換為電容器C-上的電壓電平。此外，使用標(biāo)準(zhǔn)時(shí)序信號(hào) Address Transition Detection (ATD，地址轉(zhuǎn)變檢測(cè))和ENDREAD或其它類似的信號(hào)。緩沖器電路(未示出)可以用在TTC塊的輸出與MUX電路之間。在此實(shí)施方式中，漂移分析器50確定最大和最小完成時(shí)間，如來自頁面讀取操作的多個(gè)TTC測(cè)量單元120的輸出信號(hào)中指示的那樣。每一個(gè)TTC32A-C輸出去往MUX 23的模擬電壓電平，所述MUX 23繼而選擇其三個(gè)輸入之一以繼續(xù)發(fā)送到漂移分析器50。漂移分析器中的Min/Max檢測(cè)器51確定來自多個(gè)TTC測(cè)量單元120的其多個(gè)輸入處的最大電壓和最小電壓。將總的最大和最小值之間的差(delta)確定為通過減法器52的頁面的漂移的量度。減法器52的輸出是本發(fā)明實(shí)施方式中使用的漂移值，這將在下面進(jìn)一步描述。漂移分析器使用比較器M來確定計(jì)算出的delta是否大于基準(zhǔn)值53，并相應(yīng)地設(shè)置報(bào)警信號(hào)?；鶞?zhǔn)值是預(yù)先確定的閾值或在閃存的壽命開始時(shí)建立的初始值。在一個(gè)實(shí)施方式中， 在存儲(chǔ)系統(tǒng)中閃存芯片的操作開始時(shí)，在編程命令之后，發(fā)布讀取命令以建立用于在每一讀取操作時(shí)比較Vt中的未來漂移的基準(zhǔn)值。因此，通過使得漂移分析器計(jì)算總的最大和最小值之間的初始delta并保存該初始delta作為基準(zhǔn)值，可以將基準(zhǔn)值設(shè)置為制造工藝的一部分。通過注意漂移分析器具有關(guān)于來自被讀取的所有單元的完成時(shí)間的信息，對(duì)于本發(fā)明的實(shí)施方式可以開發(fā)要求軟信息的糾錯(cuò)碼機(jī)制的支持。根據(jù)完成時(shí)間結(jié)果的漂移中的其發(fā)起單元的位置，可以將適當(dāng)?shù)恼_概率分配給最終的二進(jìn)制結(jié)果。所有要求單個(gè)讀出。
使用干擾強(qiáng)度&操作歷史的錯(cuò)誤校正的概率估計(jì)在正常操作中，NOR和NAND閃存單元經(jīng)歷可能增加或去除來自浮柵的電荷的干擾。從IEEE標(biāo)準(zhǔn)1005-1998，第97頁中得出的下表1給出了不同的干擾條件的操作和條件以及它們對(duì)于干擾的存儲(chǔ)單元中的電荷的影響。表1中的一組操作將假設(shè)為具有產(chǎn)生干擾的電位的操作的默認(rèn)列表。然而，本發(fā)明不限于任何特定的操作組。
權(quán)利要求
1.一種操作閃存系統(tǒng)的方法，包括記錄先前在SSD系統(tǒng)上執(zhí)行的所選電荷干擾操作的運(yùn)行操作歷史；以及通過使用操作歷史、每一個(gè)所選電荷干擾操作的干擾強(qiáng)度值和每一個(gè)所選電荷干擾操作的電荷增加-損失方向來計(jì)算存儲(chǔ)單元的電荷凈增加或損失的估計(jì)。
2.如權(quán)利要求1所述的方法，進(jìn)一步包括使用包含關(guān)于存儲(chǔ)單元經(jīng)歷的擦除-編程周期的歷史的信息的存儲(chǔ)單元的電荷凈增加或損失的估計(jì)，來估計(jì)從存儲(chǔ)單元讀取出的數(shù)據(jù)錯(cuò)誤的可能性。
3.如權(quán)利要求1所述的方法，進(jìn)一步包括當(dāng)存儲(chǔ)單元的電荷凈增加或損失的估計(jì)超過預(yù)定閾值時(shí)，執(zhí)行預(yù)防動(dòng)作以防止數(shù)據(jù)損失。
4.如權(quán)利要求1所述的方法，進(jìn)一步包括將一組存儲(chǔ)單元初始化為所選狀態(tài)；在周期性地讀取該組存儲(chǔ)單元的同時(shí)對(duì)于該組存儲(chǔ)單元重復(fù)地執(zhí)行所選電荷干擾操作，直到檢測(cè)到該組存儲(chǔ)單元的狀態(tài)變化為止；基于檢測(cè)到該組存儲(chǔ)單元的狀態(tài)變化之前執(zhí)行的所選電荷干擾操作的次數(shù)，確定所選電荷干擾操作的干擾強(qiáng)度值；以及記錄所選電荷干擾操作的相對(duì)干擾強(qiáng)度值和電荷增加-損失方向，其中電荷增加-損失方向指示該組存儲(chǔ)單元的狀態(tài)變化是電荷增加還是損失。
5.如權(quán)利要求4所述的方法，其中，執(zhí)行所選電荷干擾操作進(jìn)一步包括結(jié)合操作使用所選數(shù)據(jù)位模式。
6.如權(quán)利要求4所述的方法，進(jìn)一步包括對(duì)于多組電荷干擾操作中的每一個(gè)重復(fù)初始化、執(zhí)行、確定和記錄干擾強(qiáng)度值和電荷增加-損失方向步驟。
7.如權(quán)利要求6所述的方法，進(jìn)一步包括以矩陣存儲(chǔ)該組電荷干擾操作的干擾強(qiáng)度值和電荷增加-損失方向。
8.如權(quán)利要求1所述的方法，其中，計(jì)算存儲(chǔ)單元的電荷凈增加或損失的估計(jì)進(jìn)一步包括計(jì)算操作歷史中每一個(gè)電荷干擾操作的百分比；以及計(jì)算電荷干擾操作的相對(duì)強(qiáng)度的加權(quán)總和。
9.如權(quán)利要求1所述的方法，其中，將每一個(gè)所選電荷干擾操作的干擾強(qiáng)度值以及每一個(gè)所選電荷干擾操作的電荷增加-損失方向提供到所述系統(tǒng)，作為通過測(cè)試樣本裝置而確定的預(yù)定數(shù)據(jù)。
10.一種閃存系統(tǒng)，包括一組閃存單元；干擾強(qiáng)度矩陣，其包含每一個(gè)所選電荷干擾操作的干擾強(qiáng)度值和電荷增加-損失方向；操作歷史，其為所述系統(tǒng)執(zhí)行的所選電荷干擾操作的運(yùn)行記錄；以及數(shù)據(jù)管理單元，其連同操作歷史一起使用干擾強(qiáng)度矩陣，以計(jì)算存儲(chǔ)單元的電荷凈增加或損失的估計(jì)。
11.如權(quán)利要求10所述的閃存系統(tǒng)，其中，干擾強(qiáng)度值指示在檢測(cè)到存儲(chǔ)單元的狀態(tài)變化之前執(zhí)行的所選電荷干擾操作的次數(shù)。
12.如權(quán)利要求10所述的閃存系統(tǒng)，其中，干擾強(qiáng)度矩陣由所述系統(tǒng)進(jìn)行的自測(cè)試來確定。
13.如權(quán)利要求10所述的閃存系統(tǒng)，其中，數(shù)據(jù)管理單元包括用于使用存儲(chǔ)單元的電荷凈增加或損失的估計(jì)來估計(jì)從存儲(chǔ)單元讀取出的數(shù)據(jù)錯(cuò)誤的可能性的部件。
14.如權(quán)利要求10所述的閃存系統(tǒng)，其中，數(shù)據(jù)管理單元包括用于當(dāng)存儲(chǔ)單元的電荷凈增加或損失的估計(jì)超過預(yù)定閾值時(shí)執(zhí)行預(yù)防動(dòng)作以防止數(shù)據(jù)損失的部件。
15.如權(quán)利要求10所述的閃存系統(tǒng)，其中，數(shù)據(jù)管理單元包括用于計(jì)算操作歷史中每一個(gè)電荷干擾操作的百分比并計(jì)算電荷干擾操作的相對(duì)強(qiáng)度的加權(quán)總和的部件。
16.如權(quán)利要求10所述的閃存系統(tǒng)，進(jìn)一步包括用于估計(jì)一組存儲(chǔ)單元的讀電壓閾值分布中存儲(chǔ)單元的讀電壓閾值的位置的部件。
17.如權(quán)利要求16所述的閃存系統(tǒng)，其中，每一個(gè)存儲(chǔ)單元的讀電壓閾值從連接到對(duì)應(yīng)存儲(chǔ)單元的測(cè)量單元得出，所述測(cè)量單元產(chǎn)生從讀操作的存儲(chǔ)單元的完成時(shí)間得出的、 作為讀操作中存儲(chǔ)單元的閾值電壓的量度的測(cè)量信號(hào)。
18.如權(quán)利要求16所述的閃存系統(tǒng)，進(jìn)一步包括用于使用操作歷史和干擾強(qiáng)度矩陣來向從存儲(chǔ)單元讀取出的數(shù)據(jù)分配錯(cuò)誤條的部件。
19.如權(quán)利要求18所述的閃存系統(tǒng)，進(jìn)一步包括用于使用錯(cuò)誤條和一組存儲(chǔ)單元的讀電壓閾值分布中存儲(chǔ)單元的讀電壓閾值的位置來向從存儲(chǔ)單元讀取出的數(shù)據(jù)分配錯(cuò)誤概率的部件。
全文摘要
描述了使用系統(tǒng)對(duì)于電荷干擾操作的靈敏度以及由系統(tǒng)執(zhí)行的電荷干擾操作的歷史的閃存系統(tǒng)和數(shù)據(jù)管理方法。在本發(fā)明的實(shí)施方式中，對(duì)于電荷干擾操作的靈敏度以干擾強(qiáng)度矩陣來實(shí)施，其中所選操作具有相關(guān)聯(lián)的數(shù)值，其為引起導(dǎo)致數(shù)據(jù)錯(cuò)誤的電荷中的干擾的該操作的相對(duì)強(qiáng)度的估計(jì)。干擾強(qiáng)度矩陣可以還包括指示電荷增加或損失的錯(cuò)誤的方向。干擾強(qiáng)度矩陣可以由進(jìn)行自測(cè)試的裝置確定，其中通過執(zhí)行所選操作來觸發(fā)電荷干擾錯(cuò)誤，直到出現(xiàn)可檢測(cè)到的錯(cuò)誤。在可替代的實(shí)施方式中，通過測(cè)試來自同類群體的所選單元來確定干擾強(qiáng)度矩陣。
文檔編號(hào)G11C29/50GK102543212SQ201110435900
公開日2012年7月4日 申請(qǐng)日期2011年12月22日 優(yōu)先權(quán)日2010年12月22日
發(fā)明者L.M.弗蘭卡-尼托, R.L.加爾布雷思, T.R.奧恩寧 申請(qǐng)人:日立環(huán)球儲(chǔ)存科技荷蘭有限公司