專利名稱：：非易失性可重編程存儲器件的制作方法
技術(shù)領(lǐng)域：
：本申請涉及非易失性可重編程存儲器件。
背景技術(shù)：
：非易失性可重編程存儲器通?；诎雽?dǎo)體器件，并用于例如EEprom或閃速存儲器中。對于基于半導(dǎo)體的存儲器而言，每個存儲單元可以包括多個晶體管，限制了可實(shí)現(xiàn)的尺寸減小。此外，晶體管是在前端工藝中被加入半導(dǎo)體中的。在很多情況下，非易失性可重編程存儲器基于充電原理工作。使用存儲的電荷限制了能夠使用存儲器件的環(huán)境，因?yàn)樵谳^高溫度下，電荷可能很快地泄漏。其它非易失性可重編程存儲器件包括通過相變而改變電阻的電阻器。這些相變存儲器是在晶片制造工藝的后段制作的。所使用的材料一般具有低熔點(diǎn)，相變可能發(fā)生在低至150°C處。相變的低溫導(dǎo)致很難在較高溫度下保持?jǐn)?shù)據(jù)。這些以及其它問題給多種存儲器應(yīng)用和相關(guān)器件提出了挑戰(zhàn)。
發(fā)明內(nèi)容本公開的具體方面總地涉及非易失性可重編程存儲器件，其中存儲器狀態(tài)與存儲單元的電阻級別有關(guān)。通過SiCr輔助遷移(SiCr-facilitatedmigration)導(dǎo)致的電阻改變來改變存儲單元的存儲器狀態(tài)。SiCr輔助遷移指的是電場驅(qū)動遷移和/或電遷移，其中至少一種元素(可能不同于電遷移離子)沿SiCr電阻器遷移。在本公開的某些實(shí)施例中提供了一種存儲器件。該存儲器件包括終止于第一節(jié)點(diǎn)的第一存儲單元存取線和終止于第二節(jié)點(diǎn)的第二存取單元存取線。該存儲器件包括存儲單元電阻器，存儲單元電阻器由電阻材料制成，連接到第一和第二節(jié)點(diǎn)中的每一個，并且連接在第一和第二節(jié)點(diǎn)之間，所述電阻材料通過SiCr輔助遷移而表現(xiàn)出可逆設(shè)置(reversibly-settable)電阻狀態(tài)。存儲單元電阻器例如可以是薄膜電阻器或垂直電阻器。在某些實(shí)施例中，所述電阻材料是硅鉻合金(SiCr)、包括SiCr和/或至少主要是SiCr。在某些實(shí)施例中，存儲器件包括基于SiCr的電阻器，該基于SiCr的電阻器配置為響應(yīng)于寫入電流而表現(xiàn)出第一電阻狀態(tài)，響應(yīng)于擦除電流而表現(xiàn)出第二電阻狀態(tài)。寫入電流和擦除電流方向相反，第一和第二電阻狀態(tài)由SiCr輔助遷移來設(shè)置。存儲器件包括編程電路，該編程電路配置為施加寫入和擦除電流，以設(shè)置基于SiCr的電阻器的相應(yīng)電阻狀態(tài)。讀取電路設(shè)置為對基于SiCr的電阻器施加讀取電流，以輔助檢測電阻的電阻狀態(tài)，讀取電流具有不足以改變基于SiCr的電阻器的電阻狀態(tài)的值。在某些實(shí)施例中，SiCr輔助遷移過程的熱激活能(thermal-activationenergy)很高，例如在2.5eV左右。在本公開的多個實(shí)施例中，一種保護(hù)存儲在存儲器件中的數(shù)據(jù)的方法包括提供可操作地耦合到控制電路的存儲器件，所述控制電路配置并布置為存取在存儲器件中存儲的邏輯狀態(tài)。生成用于保護(hù)存儲器件不受潛在的環(huán)境不利條件影響的信號，其中，已知在所述環(huán)境不利條件下控制電路會發(fā)生故障，所述環(huán)境不利條件包括高溫。響應(yīng)于所生成的信號，控制電路進(jìn)入保護(hù)模式，所述保護(hù)模式保護(hù)控制電路不受環(huán)境不利條件的影響。當(dāng)存儲器件處于環(huán)境不利條件下時，保持存儲器件中存儲的邏輯狀態(tài)。響應(yīng)于對環(huán)境不利條件已消除的指示，禁用保護(hù)模式，從而允許控制電路對存儲器件中存儲的邏輯狀態(tài)進(jìn)行存取。在本公開的某些實(shí)施例中，存儲器件是基于SiCr的電阻器，所述基于SiCr的電阻器與互連金屬線相連，并且被襯底上的金屬間電介質(zhì)(inter-metaldielectric)圍繞。在多個實(shí)施例中，金屬間電介質(zhì)是氧化硅材料，例如集成電路中使用的氧化硅材料。在多個實(shí)施例中，基于SiCr的電阻器是薄膜電阻器。在多個實(shí)施例中，可以在晶片制造工藝的后段制程(BEOLJackendofline)部分中將SiCr膜涂敷到半導(dǎo)體器件。所述器件可以是單個器件存儲單元。在多個實(shí)施例中，可以將存儲單元與多種集成電路技術(shù)相集成。例如，基于SiCr的電阻器可以與硅或III-V族化合物(例如GaAs)—起使用。結(jié)合以下附圖，考慮下面對本公開多個實(shí)施例的詳細(xì)描述，可以更完全地理解本公開圖IA示出了根據(jù)本公開實(shí)施例的存儲單元；圖IB示出了根據(jù)本公開實(shí)施例的集成電路中的存儲電阻器；圖2A示出了根據(jù)本公開實(shí)施例的一個晶體管和一個電阻器存儲器件；圖2B示出了根據(jù)本公開實(shí)施例的2X2NOR存儲陣列；圖3A示出了根據(jù)本公開實(shí)施例的由兩個晶體管和一個電阻器元件構(gòu)成的存儲單元；圖;3B示出了根據(jù)本公開實(shí)施例的2X2AND存儲陣列；圖4示出了根據(jù)本公開實(shí)施例的流程圖。具體實(shí)施例方式盡管本公開適合于多種修改和替換形式，然而其示例在附圖中以示例形式示出，并且將被詳細(xì)描述。但是應(yīng)當(dāng)理解，這并非意圖將本公開限制為所示和/或所描述的具體實(shí)施例。相反，其意在覆蓋落入本公開精神和范圍內(nèi)的所有修改、等同物和替換物。本公開可用于提供抗熱抗輻射的非易失性可重編程存儲器件(heatandradiationresistantnon-valatilere-programmablememorydevice)，本公幵特另lj適用于與集成電路相關(guān)的裝置和方法。雖然不必須將本公開限制為這些應(yīng)用，但是可以通過使用這些上下文對多個示例的討論來理解本公開的多個方面。本公開的多個實(shí)施例涉及電阻性存儲器件。在某些實(shí)施例中，電阻器由基于SiCr的材料制成。單個電阻器充當(dāng)存儲單元，允許集成電路上的高存儲器密度。可以在晶片制造工藝的后段(backend)部分將基于SiCr的電阻器添加到集成電路。在特定實(shí)施例中，這允許分層設(shè)置電阻器，以實(shí)現(xiàn)3D電阻器并提高存儲密度。結(jié)合本公開，發(fā)現(xiàn)基于SiCr的材料的電阻器可以可逆地改變電阻級別。由于與電流和電場方向相同的Si遷移而發(fā)生該電阻改變。在某些其它特定實(shí)施例中，由于Si被部分正離子化而產(chǎn)生Si遷移。這里已經(jīng)發(fā)現(xiàn)，基于SiCr的材料中存在的少量氧在與電流和遷移的Si材料相反的方向上(從而在與電子相同的方向上)遷移。如果氧原子被部分負(fù)離子化，則電遷移或電場可能導(dǎo)致這種遷移。已經(jīng)發(fā)現(xiàn)由于焦耳加熱，兩個遷移過程都會被高溫加速。在某些實(shí)施例中，所觀察到的電阻改變是Si和氧二者遷移的結(jié)果。于是所觀察到的材料遷移之一或兩種材料遷移可以被認(rèn)為是SiCr輔助遷移或電場驅(qū)動遷移和/或電遷移。在多個實(shí)施例中，通過SiCr輔助遷移而表現(xiàn)出可逆設(shè)置電阻狀態(tài)的替換和補(bǔ)充材料包括多種合金，例如SiCr、Si2Cr,(可選地)基于SiCr的材料以及其它材料，其中，所述基于SiCr的材料摻有雜質(zhì)，所述雜質(zhì)集的濃度被設(shè)定為(concentratedto)實(shí)現(xiàn)特定于應(yīng)用的結(jié)果(包括但不限于改變電遷移)，所述其它材料至少主要由SiCr構(gòu)成并且還包括其它材料的更多物質(zhì)，以實(shí)現(xiàn)特定于應(yīng)用的結(jié)果，和/或與使用較大量的SiCr或純SiCr作為材料的情況相比，改變SiCr輔助遷移的設(shè)置方式。在其它特定示例實(shí)施例中，基于SiCr的材料按重量具有如下成分70%的Si和的Cr，以及作為摻雜劑的約2%的氧和殘余氣體。在另一相關(guān)實(shí)施例中，摻雜劑是氧以外的材料，Si、Cr和摻雜劑之間的比例可以在很大范圍內(nèi)變化。例如，材料中存在的Cr量可以從約20%變化為約33%?；赟iCr的材料的成分的改變也可用于影響和/或控制材料的電阻溫度系數(shù)(TCR)。在多個其它實(shí)施例中，在BEOL期間向半導(dǎo)體器件添加基于SiCr的薄膜電阻器。該添加方式允許在不涉及半導(dǎo)體襯底的情況下添加SiCr薄膜電阻器。在襯底上放置電介質(zhì)材料層。在一個這樣的實(shí)施例中，電介質(zhì)材料是從多種前體(precursor)沉積的硅-氧相關(guān)材料，例如SiH4或TE0S。在相關(guān)變型中，電介質(zhì)材料是摻雜的或未摻雜的，并且/或者電介質(zhì)材料是氮化硅、氧化物和氮化物的混合物(氮氧化硅)、或在IC工業(yè)的晶片制造中使用的其它電介質(zhì)材料。在特定應(yīng)用中，例如使用濺射來沉積SiCr薄膜電阻器。蝕刻電阻器以獲得所需布局。沉積第二電介質(zhì)層，在與每個被蝕刻的電阻器的末端相對應(yīng)的點(diǎn)處，在電介質(zhì)層中蝕刻出過孔(通孔)。在所蝕刻的過孔中沉積金屬互連材料(例如鎢或銅)作為金屬互連層?？梢晕g刻該金屬互連層，以便根據(jù)需要來連接電阻器?？梢远啻沃貜?fù)該過程，以設(shè)置多個基于SiCr的薄膜電阻器。可以將基于SiCr的薄膜電阻器連接到該電阻器之上或之下的金屬互連層。該方法可以獲得高密度的電阻器和高密度的存儲單元。該后段工藝可以發(fā)生在較低溫度處，例如低于350°C。此外，由于在晶片制造的后段部分添加電阻器，所以可以將存儲器與多種集成電路技術(shù)集成，所述多種集成電路技術(shù)例如是硅、III-V族化合物(例如GaAs)，或其它半導(dǎo)體化合物(例如碳化硅)。在另一實(shí)施例中，BEOL工藝以基于Cu的互連技術(shù)為基礎(chǔ)。BEOL工藝是“雙嵌刻工藝(dueldamasceneprocess)”。將介質(zhì)材料設(shè)置在襯底上。所使用的電介質(zhì)可以是低K或超低K電介質(zhì)，主要由p-Si02、SiOC,SiCOH或其它材料制成。使用例如濺射來沉積SiCr膜。將電阻膜(resistivefilm)構(gòu)圖為期望布局。沉積下一電介質(zhì)層。形成將SiCr電阻器與SiCr電阻器上方的Cu互連相連接的過孔(通孔)。在電介質(zhì)層表面上形成用于Cu互連的溝槽。通過鍍Cu在過孔和溝槽中沉積Cu，然后進(jìn)行CuCMP。在Cu互連上形成電介質(zhì)材料的蓋層(caplayer)?？梢灾貜?fù)該過程，以獲得具有基于SiCr的電阻器的多個層。在具有多于一個電阻器層的實(shí)施例中，可以蝕刻孔，以將Cu層上方或下方的SiCr電阻器連接到Cu互連。在本公開的某些實(shí)施例中，利用電流(電壓)脈沖對存儲器件的基于SiCr的電阻器進(jìn)行編程，利用逆電流方向的相似電流脈沖對存儲器件的基于SiCr的電阻器進(jìn)行擦除。由于SiCr輔助遷移，電流脈沖改變存儲器件的電阻。電流脈沖可以是在幾毫秒時間內(nèi)在幾伏電壓下具有幾毫安的電流。電流充當(dāng)沿SiCr電阻器來遷移元素的驅(qū)動力。電流的焦耳加熱效應(yīng)加速了電場驅(qū)動遷移和/或電遷移過程。在某些實(shí)施例中，SiCr膜的電阻率改變20%或更多。在某些實(shí)施例中，正電流脈沖減小SiCr膜的電阻率。在多個實(shí)施例中，施加反向電流使SiCr膜的電阻率返回其原始級別。在多個實(shí)施例中，由于SiCr輔助遷移，改變了單個電阻器的電阻。器件的基本結(jié)構(gòu)是電阻膜，所述電阻膜與金屬線相連，并且被金屬間電介質(zhì)(例如標(biāo)準(zhǔn)集成電路中的金屬間電介質(zhì))圍繞。通過改變電阻膜的電阻來對存儲器件編程?？梢岳迷趲缀撩霑r間內(nèi)在幾伏電壓下具有幾毫安的電流進(jìn)行編程。電流充當(dāng)沿膜來遷移元素的驅(qū)動力。施加電流的焦耳加熱效應(yīng)加速了電場驅(qū)動遷移和/或電遷移過程。在某些實(shí)施例中，施加電流脈沖將薄膜電阻器的電阻率改變(例如減小)10%，在其它實(shí)施例中，電阻率改變了20%、30%，或更多。在本公開的某些實(shí)施例中，當(dāng)在逆電流方向施加與寫入步驟所施加的相同或相似的電流脈沖時，可以實(shí)現(xiàn)存儲器件的擦除。在該電流脈沖期間，編程步驟中的遷移元素遷移回原處，薄膜的電阻率返回其原始級別?？梢远啻沃貜?fù)寫入-擦除過程。在多個實(shí)施例中，如果電流方向逆轉(zhuǎn)，則電阻率改變過程可以逆轉(zhuǎn)。在多個實(shí)施例中，可以改變電流脈沖強(qiáng)度和/或持續(xù)時間。在這些實(shí)施例中，單個基于SiCr的電阻器可以存儲多個邏輯狀態(tài)。例如，在持續(xù)時間內(nèi)施加第一強(qiáng)度的脈沖可以將電阻器的電阻率相對于原始電阻級別改變大約10%。可以將第二脈沖施加到基于SiCr的電阻器，以將電阻率相對于原始電阻級別的改變增加到20%?？梢酝ㄟ^不同強(qiáng)度脈沖、不同持續(xù)時間脈沖、或二者的組合，來獲得不同的電阻改變量。在其它實(shí)施例中，單個強(qiáng)脈沖(而不是兩個單個脈沖)可以將電阻改變大約20%。在另外的實(shí)施例中，可以施加附加脈沖，以將電阻級別的改變提高到大約30%。該大約10%的電阻級別差異允許區(qū)分在讀取過程期間所存儲的邏輯狀態(tài)。在多個實(shí)施例中，可以通過施加反向電流將邏輯狀態(tài)去除和/或降級(leveldown)0例如，在某些實(shí)施例中，可以施加單個大脈沖，以重置基于SiCr的電阻器的電阻級別，而不考慮存儲單元中存儲的最終級別。在其它實(shí)施例中，向電阻器施加的與上一個編程脈沖強(qiáng)度大致相等但方向相反的脈沖將以與前一脈沖大致相等的量來逆轉(zhuǎn)電阻級別的改變。例如，如果施加脈沖以將基于SiCr的電阻器的電阻率改變兩個級別，則強(qiáng)度相等方向相反的脈沖將使基于SiCr的電阻器返回該兩級脈沖之前的電阻率。在其它實(shí)施例中，施加與編程脈沖方向相反的特定強(qiáng)度脈沖將把電阻率改變與將邏輯狀態(tài)降低一級相對應(yīng)的值。施加多種強(qiáng)度和持續(xù)時間的脈沖允許在更小的空間內(nèi)存儲更多信息，因?yàn)槊扛艋赟iCr的電阻器可以存儲多于一個邏輯狀態(tài)。在某些實(shí)施例中，以低電流進(jìn)行對基于SiCr的電阻器中存儲的數(shù)據(jù)的讀取?；赟iCr的材料的特性使得與在寫入步驟期間的電阻改變相比，以低電流級別進(jìn)行的任何電阻率改變是極小的。例如，SiCr具有小于100ppm/°C的較低電阻溫度系數(shù)(TCR)。SiCr也是熔點(diǎn)高于1300°C的硬合金。SiCr輔助遷移過程的熱激活能和場/電流加速效應(yīng)很高。這些以及其它特性允許在施加強(qiáng)電流的情況下改變電阻，而在低電流的情況下幾乎不改變電阻級別。此外，暴露于高溫不會改變基于SiCr的電阻器的電阻級別，這允許在持續(xù)高溫的情況下維持邏輯狀態(tài)的存儲。例如，電阻性存儲器件能夠在300°C以上的溫度下工作。此外，存儲單元是抗輻射的。單元可以在存在高能粒子、X射線、UV光或可見光的情況下維持其存儲的邏輯狀態(tài)。在多個實(shí)施例中，將薄膜電阻器配置為在200°C以上維持其電阻狀態(tài)。在其它實(shí)施例中，電阻器在300°C以上維持其電阻狀態(tài)。可以與耐熱襯底(例如碳化硅)一起使用電阻器。抗高溫特性允許電阻器承受熱沖擊，這在閃速器件中特別有用。在多個實(shí)施例中，存儲器件包括信號發(fā)生器、電阻器和編程電路。信號發(fā)生器向編程電路提供信號，以指示潛在的環(huán)境不利條件，其中，已知編程電路在所述環(huán)境不利條件下會發(fā)生故障，所述環(huán)境不利條件包括高溫。編程電路包括響應(yīng)于來自信號發(fā)生器的信號來指示保護(hù)模式的電路。在保護(hù)模式期間，電阻器通過維持其電阻級別來維持其存儲的邏輯狀態(tài)。在保護(hù)模式期間，編程電路不能存取在電阻器中存儲的邏輯狀態(tài)。返回圖1A，公開了根據(jù)本公開實(shí)施例的在單個單元存儲器件中使用的電阻器。將基于SiCr的電阻器106的每一端連接到過孔104，過孔104將金屬互連10連接到基于SiCr的電阻器106的一端，將金屬互連10連接到基于SiCr的電阻器106的另一端。根據(jù)本公開的實(shí)施例，當(dāng)向金屬互連10施加足夠強(qiáng)度的電流脈沖時，電阻器106的電阻級別被改變。在某些實(shí)施例中，電流脈沖具有在幾毫秒內(nèi)在幾伏電壓下的幾毫安強(qiáng)度。例如，可以在20-30毫秒內(nèi)施加在幾伏電壓下施加約4mA的電流脈沖。在其它實(shí)施例中，可以施加l-2mA并且小于幾伏的脈沖。在多個實(shí)施例中，在施加脈沖時使用電壓泵。已經(jīng)發(fā)現(xiàn)向基于SiCr的電阻器106施加強(qiáng)電流脈沖將基于SiCr的電阻器106的電阻級別改變20%或更多。通過SiCr輔助遷移過程來改變基于SiCr的電阻器106的電阻?？梢韵蚪饘倩ミB102b施加與第一電流脈沖具有相同或相似強(qiáng)度的電流脈沖，以使基于SiCr的電阻器106返回其原始電阻狀態(tài)。通過施加幅度相同或相似但方向相反的電流脈沖，逆轉(zhuǎn)了SiCr輔助遷移過程。在某些實(shí)施例中，電阻的改變是電阻的減小。當(dāng)不再向基于SiCr的電阻器施加電流脈沖時，基于SiCr的電阻器的電阻的減小停止(stay)。在某些實(shí)施例中，當(dāng)在存儲器件中使用基于SiCr的電阻器106時，電阻的改變導(dǎo)致了邏輯狀態(tài)的存儲。在某些實(shí)施例中，減小的電阻對應(yīng)于邏輯狀態(tài)1。通過施加比改變電阻器的電阻以存儲邏輯狀態(tài)所需的電流小得多的電流，可以讀取在基于SiCr的電阻器106中存儲的邏輯狀態(tài)。例如，可以在金屬互連10處通過過孔104向基于SiCr的電阻器106的一端施加讀取電流。在金屬互連102b處接收該電流，并將該電流提供給輸出電路(未示出)，該輸出電路用于在已將讀信號施加到基于SiCr的電阻器106之后接收讀信號，并確定在基于SiCr的電阻器106中存儲的邏輯狀態(tài)。圖IB示出了根據(jù)本公開實(shí)施例，在集成電路器件100中實(shí)現(xiàn)的基于SiCr的電阻器。該器件包括襯底108，襯底108包括半導(dǎo)體，可能還包括BEOL層堆疊的一部分。襯底108可以是硅基襯底。在其它實(shí)施例中，可以有另一硅基襯底，例如碳化硅或III-V族半導(dǎo)體化合物(例如GaAs)。在BEOL期間在襯底上沉積金屬互聯(lián)102、過孔104和基于SiCr的電阻器106。電介質(zhì)材料110在相連的互連102、過孔104和基于SiCr的電阻器106之間。在某些實(shí)施例中，可以在后段工藝期間沉積多級互連102和多級基于SiCr的電阻器106。圖2A示出了具有單個晶體管204和單個電阻器206的存儲單元200，其中晶體管8204和電阻器206形成了根據(jù)本公開實(shí)施例的存儲單元。電阻器206例如可以是薄膜電阻器或垂直電阻器。晶體管204的柵極附接到字線208、晶體管204的源極附接到源極線210，并且晶體管204的漏極附接到電阻器206的一端?；赟iCr的電阻器的另一端附接到位線212。為了對存儲單元200編程，通過SiCr輔助遷移來改變電阻器206的電阻。通過以下操作來實(shí)現(xiàn)編程向位線212施加電壓Vprog；將字線208的電壓置高，從而晶體管的柵極開啟，允許電流流動；以及將源極線210設(shè)置為0V。在該布置中，電流從位線212通過電阻器206朝向源極線210處的OV流動。通過以下操作來實(shí)現(xiàn)逆編程或擦除將位線212設(shè)置為0V，將字線208設(shè)置為高到足以使晶體管的柵極開啟的電壓，并且將源極線210設(shè)置為Vprog。通過將位線212設(shè)置為Vread，將字線208設(shè)置為Vwl-read，將源極線210接地，來讀取在存儲單元中存儲的值。在本公開的多個實(shí)施例中，Vprog的值是將基于SiCr的電阻器206的電阻值改變至少10%所必需的電壓。在某些實(shí)施例中，電阻器206被改變高達(dá)30%。相反，電壓Vread較小，并且具有低電流級別。圖2B示出了根據(jù)本公開實(shí)施例的2X2NOR存儲陣列220中布置的四個存儲單元。以與圖2A所示類似的方式布置每個存儲單元。如上所述實(shí)現(xiàn)每個個體存儲單元的編程和逆編程。在多個實(shí)施例和實(shí)現(xiàn)中，可以期望僅對一些而非全部的互連存儲單元編程。當(dāng)對存儲陣列220中的存儲單元200編程時，針對未被選擇的存儲單元，位線212被浮置或設(shè)置為0V，并且/或者針對未被選擇的存儲單元200，字線208被設(shè)置為0V。類似地，在逆編程期間，針對未被選擇的存儲單元200，位線212被浮置或設(shè)置為Vprog，并且/或者針對未被選擇的存儲單元200，字線208被設(shè)置為0V。這允許單獨(dú)對每個存儲單元編程。如圖2B所示，位線21和212b連接特定列的存儲單元200，字線208a和208b連接特定行的存儲單元200。這允許基于存儲單元的列和行指定來選擇存儲單元。這還允許將陣列擴(kuò)展為包括多于四個存儲單元。在某些實(shí)施例中，將存儲單元布置在AND存儲陣列中。在這些實(shí)施例(未示出)中，陣列包括兩條獨(dú)立的源極線，每條源極線用于一列。圖3A示出了根據(jù)本公開實(shí)施例的存儲單元，所述存儲單元具有單個基于SiCr的電阻器306和兩個晶體管302和304。將V_ss線316設(shè)置為地，將V_pp線308設(shè)置為Vprog，而在讀取所存儲的邏輯狀態(tài)期間除外，其中在讀取所存儲的邏輯狀態(tài)期間，設(shè)置為Vdd。通過將Tp晶體管304的P_gate線310設(shè)置為高，并將Tn晶體管302的N_gate線312設(shè)置為高，來實(shí)現(xiàn)對存儲單元300的編程。這使得晶體管302的N柵極開啟，而晶體管304的P柵極關(guān)閉。將位線314設(shè)置為Vprog。這允許電流從位線314通過電阻器306流向接地。將Vprog選擇得足夠高，使得通過電阻器306的電流導(dǎo)致電阻器306的電阻改變例如至少10%。通過SiCr輔助遷移來實(shí)現(xiàn)電阻器306的電阻改變，當(dāng)電流不再主動流經(jīng)電阻器時，保持該電阻改變。通過幅度相同或相似但方向相反的電流來實(shí)現(xiàn)逆編程或擦除。通過將晶體管302的N_gate線312和晶體管304的P_gate線310設(shè)置為低，并將位線314設(shè)置為接地，來實(shí)現(xiàn)這一點(diǎn)。將晶體管柵極設(shè)置為低使得晶體管302的N_gate關(guān)閉，而晶體管304的P_gate開啟。由于將V_pp線308設(shè)置為Vprog和位線314，電流從V_pp通過晶體管304和電阻器306流向位線314，該電流的方向與通過電阻器306的電流方向相反。為了讀取存儲在存儲單元300中的邏輯值，將位線設(shè)置為V_bl_read，V_bl_read是低于Vprog的電壓級別，并且與施加Vprog相比，V_bl_read不會以可注意到的水平影響電阻器306的電阻。此外，V_pp線308、N-gate和P-gate均設(shè)置為Vdd。在本公開的多個實(shí)施例中，這兩個晶體管是不同的晶體管，一個是nMOS晶體管，一個是pMOS晶體管。圖;3B示出了根據(jù)本公開實(shí)施例的由四個存儲單元300構(gòu)成的AND存儲陣列320，存儲單元300具有兩個晶體管和一個電阻器。在AND陣列320中，通過位線314和V_ss線316二者來連接存儲單元的列。在備選AND存儲陣列(未示出)中，可以通過位線314和V_pp線308來連接每列的存儲單元。在所示AND存儲陣列中，通過V_pp線308a和308b連接存儲單元。N_gate線31和312b以及P_gate線310a和310b還連接沿行的存儲單元的部分。在其它實(shí)施例(未示出)中，可以將存儲單元300布置在NOR存儲陣列中。僅通過連接經(jīng)過位線312的列的存儲單元就可以實(shí)現(xiàn)這一點(diǎn)。在該實(shí)施例中，V_pp線和V_ss線均連接沿行的存儲單元。與使用由單個電阻器和單個晶體管構(gòu)成的存儲單元200的存儲陣列220類似，由于行/列連接，可以針對讀取/寫入/或擦除過程而隔離單個存儲單元300。此外，在不同實(shí)施例中可以實(shí)現(xiàn)大于2X2的陣列。圖4示出了根據(jù)本公開實(shí)施例操作存儲器件的方法。在步驟402，將例如以上參考圖1-3描述的存儲單元或存儲單元陣列可操作地耦合到控制電路，該控制電路配置并布置為存取在存儲器件中存儲的邏輯狀態(tài)。在步驟404，控制電路發(fā)送信號到存儲器件，所述信號包含要存儲的信息。在某些實(shí)施例中，控制電路向存儲陣列的位線、字線和源極線提供多種電流和電壓，以在每個存儲單元中存儲多種邏輯狀態(tài)。在步驟406，當(dāng)檢測到環(huán)境不利條件時，生成信號。當(dāng)檢測到已知會使控制電路發(fā)生故障的條件時生成該信號。在步驟408，響應(yīng)于所生成的信號，控制電路處于保護(hù)模式，保護(hù)模式使控制電路不受環(huán)境不利條件的影響。在步驟410，當(dāng)存儲器件處于環(huán)境不利條件(例如溫度激變)下時，維持存儲器件中存儲的邏輯狀態(tài)。在步驟412，一旦指示環(huán)境不利條件已消除，就禁用保護(hù)模式。這允許控制電路存取在存儲器件中存儲的邏輯狀態(tài)。在步驟414，控制電路存取存儲器件中存儲的邏輯狀態(tài)。在某些實(shí)施例中，這是通過向期望從其獲得信息的每個單元施加比用于對存儲單元進(jìn)行編程的電流小得多的電流來實(shí)現(xiàn)的。在步驟414，將存儲器件重編程以存儲新邏輯狀態(tài)。這可以通過施加與步驟404中的編程所使用的電流和電壓相似的電流和電壓來實(shí)現(xiàn)。在多個實(shí)施例中，環(huán)境不利條件是高溫條件。高溫條件可以是200°C以上。在其它實(shí)施例中，高溫條件可以是250°C以上或300°C以上。在多個實(shí)施例中，控制電路不能在保護(hù)模式期間存取存儲的邏輯狀態(tài)。利用適當(dāng)?shù)木幊屉娐废蛎織l線施加適當(dāng)?shù)碾妷簛砀淖兇鎯﹄娮杵鞯碾娮锠顟B(tài)以便表示期望的邏輯狀態(tài)，可以實(shí)現(xiàn)任何存儲陣列。在多個實(shí)施例中，這種編程電路可以較大控制電路的一部分，所述較大控制電路包括用于確定存儲在存儲電阻器中的值的讀取電路?？梢栽诟鞣N應(yīng)用中使用存儲陣列和控制電路?？梢栽谛枰且资钥芍鼐幊檀鎯ζ鞯膶⒁?jīng)受高溫或高級別輻射的應(yīng)用中使用該存儲陣列。例如，該存儲器件可以用于易于過熱的電子設(shè)備和計(jì)算機(jī)中。該存儲器件還可以用于一般在沒有氣候控制的地方存儲或使用的現(xiàn)場或其它設(shè)備。以上描述并圖示的多個實(shí)施例可以一起實(shí)現(xiàn)和/或以其它形式實(shí)現(xiàn)。圖示的一個或多個項(xiàng)目也可以以更分離或更集成的形式實(shí)現(xiàn)，或者根據(jù)特定應(yīng)用的需要，在某些情況下被去除和/或被設(shè)置為不可操作。例如，具有大存儲單元陣列的實(shí)施例可能對于某些實(shí)現(xiàn)而言是有用的。此外，可以以多種方式實(shí)現(xiàn)負(fù)責(zé)向每條字線、位線和源極線施加多種電壓的編程電路。在閱讀本文的描述之后，本領(lǐng)域技術(shù)人員將認(rèn)識到可以對其作出很多改變而不脫離本公開的精神和范圍。權(quán)利要求1.一種存儲器件，包括第一存儲單元存取線，終止于第一節(jié)點(diǎn)；第二存儲單元存取線，終止于第二節(jié)點(diǎn)；存儲單元電阻器，連接到第一和第二節(jié)點(diǎn)中的每一個并且連接在在第一和第二節(jié)點(diǎn)之間，存儲單元電阻器包括電阻材料，用于存儲不同電阻狀態(tài)，所述不同電阻狀態(tài)分別對應(yīng)于響應(yīng)于在第一和第二節(jié)點(diǎn)之間存在的能量，通過SiCr輔助遷移來設(shè)置的不同電阻值。2.根據(jù)權(quán)利要求1所述的器件，還包括半導(dǎo)體襯底，其中將存儲單元電阻器實(shí)現(xiàn)為半導(dǎo)體襯底上的膜。3.根據(jù)權(quán)利要求1所述的器件，還包括半導(dǎo)體襯底，其中將存儲單元電阻器實(shí)現(xiàn)為半導(dǎo)體襯底中的垂直電阻器。4.根據(jù)權(quán)利要求1所述的器件，其中施加到存儲單元電阻器的第一節(jié)點(diǎn)的信號使得沿存儲單元電阻器的材料的遷移設(shè)置存儲單元電阻器的電阻值，并通過焦耳熱效應(yīng)來加熱存儲單元電阻器，以加速SiCr輔助遷移。5.根據(jù)權(quán)利要求1所述的器件，其中存儲單元電阻器具有1300°C以上的高熔點(diǎn)。6.根據(jù)權(quán)利要求1所述的器件，其中將存儲單元電阻器配置為在200°C以上的溫度下維持所述存儲單元電阻器的電阻狀態(tài)。7.根據(jù)權(quán)利要求1所述的器件，其中存儲單元電阻器是基于SiCr的電阻器。8.根據(jù)權(quán)利要求1所述的存儲器件，還包括編程電路，配置為施加寫入電流和擦除電流，以使得沿存儲單元電阻器的材料的遷移設(shè)置存儲單元電阻器的電阻狀態(tài)。9.根據(jù)權(quán)利要求1所述的存儲器件，其中SiCr輔助遷移包括電遷移和電場驅(qū)動遷移二者ο10.根據(jù)權(quán)利要求1所述的存儲器件，其中SiCr輔助遷移包括除了電遷移輸運(yùn)離子以外的至少一種元素的電場驅(qū)動遷移，所述至少一種元素在與電場相同的方向上沿基于SiCr的電阻器遷移。11.根據(jù)權(quán)利要求1所述的存儲器件，其中SiCr輔助遷移包括電遷移。12.—種存儲器件，包括基于SiCr的電阻器，配置為響應(yīng)于寫入電流而表現(xiàn)出第一電阻狀態(tài)，響應(yīng)于擦除電流而表現(xiàn)出第二電阻狀態(tài)，寫入電流和擦除電流的方向相反，第一和第二電阻狀態(tài)由SiCr輔助遷移來設(shè)置；編程電路，配置為施加寫入電流和擦除電流，以設(shè)置基于SiCr的電阻器的相應(yīng)電阻狀態(tài)；以及讀取電路，配置為向基于SiCr的電阻器施加讀取電流，以輔助檢測電阻器的電阻狀態(tài)，讀取電流具有不足以改變基于SiCr的電阻器的電阻狀態(tài)的值。13.根據(jù)權(quán)利要求12所述的器件，其中編程電路包括寫入電路，配置為向基于SiCr的電阻器施加寫入電流，以通過將電阻器設(shè)置為第一電阻狀態(tài)來對電阻器進(jìn)行編程；擦除電路，配置為向基于SiCr的電阻器施加擦除電流，以通過將電阻器的電阻狀態(tài)設(shè)置為第二電阻狀態(tài)來對電阻器進(jìn)行擦除。14.根據(jù)權(quán)利要求12所述的器件，還包括輸出電路，配置為提供所施加的讀取電流在通過電阻器時的輸出，以輔助檢測基于SiCr的電阻器的電阻狀態(tài)，從而檢測器件的相應(yīng)邏輯狀態(tài)。15.根據(jù)權(quán)利要求12所述的器件，其中基于SiCr的電阻器是薄膜電阻器，所述薄膜電阻器配置為在200°C以上的溫度下維持所述薄膜電阻器的電阻狀態(tài)。16.一種方法，包括-提供存儲器件，所述存儲器件可操作地耦合到控制電路，所述控制電路配置并布置為存取在存儲器件中存儲的邏輯狀態(tài)；-生成用于保護(hù)存儲器件不受潛在的環(huán)境不利條件影響的信號，其中已知在所述環(huán)境不利條件下控制電路會發(fā)生故障，所述環(huán)境不利條件包括高溫；-響應(yīng)于所生成的信號，將控制電路置于保護(hù)模式，保護(hù)模式保護(hù)控制電路不受環(huán)境不利條件的影響；-當(dāng)存儲器件處于環(huán)境不利條件下時，維持邏輯狀態(tài)的存儲；-響應(yīng)于對環(huán)境不利條件已消除的指示，禁用保護(hù)模式，并使控制電路存取存儲器件中的邏輯狀態(tài)。17.根據(jù)權(quán)利要求16所述的方法，其中高溫是200°C以上。18.根據(jù)權(quán)利要求16所述的方法，還包括在存儲器件中存儲邏輯狀態(tài)，其中存儲第一邏輯狀態(tài)包括向基于SiCr的電阻器提供寫入電流，寫入電流通過SiCr輔助遷移將基于SiCr的電阻器的電阻級別從第一電阻級別改變?yōu)榈诙娮杓墑e。19.根據(jù)權(quán)利要求18所述的方法，其中存儲邏輯狀態(tài)還包括通過向基于SiCr的電阻器提供擦除電流來存儲第二邏輯狀態(tài)，擦除電流通過SiCr輔助遷移將基于SiCr的電阻器的電阻級別從第二電阻級別改變?yōu)榈谝浑娮杓墑e。20.根據(jù)權(quán)利要求16所述的方法，其中存取在存儲器件中存儲的邏輯狀態(tài)包括施加讀取電流，以輔助檢測基于SiCr的電阻器的電阻狀態(tài)，讀取電流具有不足以改變基于SiCr的電阻器的電阻狀態(tài)的值。全文摘要本發(fā)明提供了一種包括非易失性可重編程存儲單元的存儲器件。結(jié)合多個示例性實(shí)施例，存儲單元是位于第一和第二節(jié)點(diǎn)之間的單個電阻器。電阻器存儲與通過SiCr輔助遷移而設(shè)置的不同電阻值相對應(yīng)的不同電阻狀態(tài)。響應(yīng)于第一和第二節(jié)點(diǎn)之間存在的能量而發(fā)生SiCr輔助遷移。向存儲單元電阻器的第一節(jié)點(diǎn)施加信號使得元素沿存儲單元電阻器遷移，以設(shè)置存儲單元電阻器的電阻值。向第二節(jié)點(diǎn)施加近似等強(qiáng)度的第二信號將電阻的改變逆轉(zhuǎn)，并使存儲單元返回先前的電阻級別。在一些實(shí)現(xiàn)中，電阻器由SiCr制成。文檔編號G11C16/10GK102332305SQ20111019536公開日2012年1月25日申請日期2011年7月12日優(yōu)先權(quán)日2010年7月13日發(fā)明者李源,陶國橋申請人:Nxp股份有限公司