專利名稱：一種鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器的集成電路設(shè)計(jì)領(lǐng)域，且更具體而言涉及一種相變存儲器的結(jié)構(gòu)。
背景技術(shù)：
相變存儲器單元是基于20世紀(jì)60年代末70年代初提出的相變薄膜可以應(yīng)用于相變存儲介質(zhì)的構(gòu)想建立起來的，是一種價格便宜、性能穩(wěn)定的存儲器件。相變存儲器單元可以做在硅晶片襯底上，其關(guān)鍵材料是可記錄的相變薄膜、加熱電極材料、絕熱材料和引出電極材，其研究熱點(diǎn)也就圍繞器件工藝展開。器件的物理機(jī)制研究包括如何減小器件料等。 相變存儲器單元的基本原理是用電脈沖信號作用于器件單元上，使相變材料在非晶態(tài)與多晶態(tài)之間發(fā)生可逆相變，通過分辨非晶態(tài)時的高阻與多晶態(tài)時的低阻實(shí)現(xiàn)信息的寫入、擦除和讀出操作。相變存儲器由于具有高速讀取、高可擦寫次數(shù)、非易失性、元件尺寸小、功耗低、抗強(qiáng)震動和抗輻射等優(yōu)點(diǎn)，被國際半導(dǎo)體工業(yè)協(xié)會認(rèn)為最有可能取代目前的閃存存儲器而成為未來存儲器主流產(chǎn)品和最先成為商用產(chǎn)品的器件。相變存儲器的讀、寫、擦操作就是在器件單元上施加不同寬度和高度的電壓或電流脈沖信號擦操作(RESET)，當(dāng)加一個短且強(qiáng)的脈沖信號使器件單元中的相變材料溫度升高到熔化溫度以上后，再經(jīng)過快速冷卻從而實(shí)現(xiàn)相變材料多晶態(tài)到非晶態(tài)的轉(zhuǎn)換，即“1” 態(tài)到“0”態(tài)的轉(zhuǎn)換；寫操作(SET)，當(dāng)施加一個長且中等強(qiáng)度的脈沖信號使相變材料溫度升到熔化溫度之下、結(jié)晶溫度之上后，并保持一段時間促使晶核生長，從而實(shí)現(xiàn)非晶態(tài)到多晶態(tài)的轉(zhuǎn)換，即“0”態(tài)到“1”態(tài)的轉(zhuǎn)換；讀操作，當(dāng)加一個對相變材料的狀態(tài)不會產(chǎn)生影響的很弱的脈沖信號后，通過測量器件單元的電阻值來讀取它的狀態(tài)。對于每個存儲器單元具有相變存儲電阻和一個晶體管的一種讀寫相變存儲器。選中單元的字線或位線會影響相同位線或字線上的另外電阻單元電阻的變化，在此情況下有可能破壞位線或字線的所存儲的信息。因此對于未選中的電阻單元，在電阻單元兩側(cè)保持相同的電位是有必要的。

發(fā)明內(nèi)容
本發(fā)明為解決現(xiàn)有技術(shù)中存在的問題，從相變存儲器的存儲結(jié)構(gòu)出發(fā)，提出一種新型的鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)，實(shí)現(xiàn)穩(wěn)定的讀寫?！N鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)，所述鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)包括至少兩個串聯(lián)的相變存儲單元；所述相變存儲單元包括場效應(yīng)晶體管以及相變電阻存儲單元，所述場效應(yīng)晶體管的源端和漏端分別和相變電阻存儲單元的兩端相連；場效應(yīng)晶體管的源端和其相鄰的場效應(yīng)晶體管的漏端相連形成場效應(yīng)晶體管鏈；一個塊選擇晶體管與其相鄰的場效應(yīng)晶體管的漏端連接控制該場效應(yīng)晶體管鏈與外部的連接。優(yōu)選地，所述塊選擇晶體管與其相鄰的場效應(yīng)晶體管的漏端連接控制該場效應(yīng)晶體管鏈與外部的連接是指該場效應(yīng)晶體管鏈的一端通過塊選擇晶體管接位線BL，另一端接地。優(yōu)選地，相變存儲單元的選中，通過關(guān)閉各個的場效應(yīng)晶體管上的柵極信號和開啟其它相變存儲單元上與各個的場效應(yīng)晶體管并聯(lián)的晶體管上的柵極信號來實(shí)現(xiàn)的。優(yōu)選地，所述鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)包括八個串聯(lián)的相變存儲單元。在一存儲器陣列中，當(dāng)塊選擇晶體管導(dǎo)通時，漏極端耦合至存儲器陣列的一條位線。鏈?zhǔn)较嘧兇鎯ζ髦械拿恳蛔诌x擇晶體管均與一相變電阻存儲元件并聯(lián)，該相變電阻存儲元件用于存儲給定的狀態(tài)，以表示一預(yù)期的存儲狀態(tài)。每一存儲晶體管的控制柵極均提供對讀取和寫入操作的控制。塊選擇晶體管的控制柵極通過其漏極端控制對存儲模塊單元的訪問。靜態(tài)時，所有的MOS管導(dǎo)通，將相變電阻短接，從而避免了外界干擾，很好的保護(hù)了電阻所存數(shù)據(jù)。當(dāng)對一模塊內(nèi)一被尋址的存儲晶體管進(jìn)行讀取及在編程過程中進(jìn)行驗(yàn)證時，為其控制柵極提供一適當(dāng)?shù)碾妷?。同時，通過在其控制柵極上施加充足的電壓，使模塊內(nèi)其余未被尋址的存儲晶體管完全導(dǎo)通。通過此種方式，有效地建立一自各存儲晶體管源極至該模塊的漏極端的導(dǎo)電路徑。而未被尋址的單元中相變電阻仍然處于短接狀態(tài)，數(shù)據(jù)不會受到破壞。每個相變單元存儲一位字節(jié)的信息。這一位信息的讀寫是通過改變應(yīng)用在相變電阻上的電壓或電流來實(shí)現(xiàn)的。在讀的時候，一個較低電壓應(yīng)用在相變電阻上讀出電流的大小。在寫入的時候，一個脈沖電壓或電流應(yīng)用在相變電阻上改變電阻的阻值，從而實(shí)現(xiàn)了信息的存儲寫入。在讀寫過程中，由于沒有選通的存儲單元的場效應(yīng)晶體管處于開啟狀態(tài)，從而使對應(yīng)的相變單元兩端為短路狀態(tài)，而且是接地的。所以沒有選通的存儲單元的相變材料兩端為接地狀態(tài)，從而可以消除位線串?dāng)_帶來的影響。下文將進(jìn)一步詳細(xì)說明本發(fā)明的各個方面及實(shí)施例。


圖1是本發(fā)明中相變存儲器的單元結(jié)構(gòu)；圖2是本發(fā)明鏈?zhǔn)较嘧兇鎯ζ鞯慕Y(jié)構(gòu)示意圖；圖3是本發(fā)明鏈?zhǔn)较嘧兇鎯ζ鞯墓ぷ鳡顟B(tài)結(jié)構(gòu)示意圖。
具體實(shí)施例方式為進(jìn)一步闡明本發(fā)明的實(shí)質(zhì)性特點(diǎn)和顯著的進(jìn)步，下面通過實(shí)施例描述本發(fā)明一種鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)，所述鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)包括至少兩個串聯(lián)的相變存儲單元；所述相變存儲單元包括場效應(yīng)晶體管以及相變電阻存儲單元，所述場效應(yīng)晶體管的源端和漏端分別和相變電阻存儲單元的兩端相連；場效應(yīng)晶體管的源端和其相鄰的場效應(yīng)晶體管的漏端相連形成場效應(yīng)晶體管鏈；一個塊選擇晶體管與其相鄰的場效應(yīng)晶體管的漏端連接控制該場效應(yīng)晶體管鏈與外部的連接。本發(fā)明主要在于，與各自相變存儲器單元的相變電阻串聯(lián)一個專門控制的晶體管，以此方式減小或清除未被選中存儲器單元上的，由于選中單元的讀寫所產(chǎn)生的干擾脈沖。
圖1為相變存儲器的單元結(jié)構(gòu)。相變存儲器單元由晶體管T和相變單元R串聯(lián)而成，相變單元一端接位線BL，另一端接晶體管的漏端，晶體管的另一端接地，晶體管的柵端有字線WL控制。圖2為鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)的一實(shí)施例。它以具有8個串聯(lián)相變存儲器單元的存儲器塊形式來表示。8個相變存儲器單元的串聯(lián)電路是通過經(jīng)塊控制線BS可控制的塊選擇晶體管MS與位線BL連接的。靜態(tài)時，塊選擇晶體管MS關(guān)閉，而所有的選擇管導(dǎo)通。在此情況下，8個存儲器單元的串聯(lián)電路是通過經(jīng)塊控制線BS可控制的塊選擇晶體管MS與位線BL連接的。所有的8 個串聯(lián)存儲器單元是具有一個相變單元，并且并聯(lián)了其柵極與字線連接的一個晶體管。以相應(yīng)的方式在另外7個單元中安排其它的相變單元以及其它的的晶體管。這些相變單元和晶體管可由經(jīng)其它的字線虬0，WLl, WL2, WL3, WL4, WL5, WL6, WL7 控制的。位線BL是經(jīng)塊選擇晶體管MS和各自相變存儲電阻對應(yīng)的晶體管組成的串聯(lián)電路與典型的操作電流或電壓的節(jié)點(diǎn)連接。晶體管具有一個共同的襯底接頭。圖3為對存儲單元進(jìn)行選擇讀寫的實(shí)施例。通過塊控制線BS上的相應(yīng)信號可以讀出位線BL上的所選擇塊的單元。如果對單元cell3進(jìn)行讀寫的話，塊選擇線BS和字線 WL0, WLU WL2, WL4, WL5, WL6, WL7為高電平信號，各自對應(yīng)的晶體管導(dǎo)通，通過這些晶體管跨接未選擇的單元，即跨接相變電阻的各自串聯(lián)電路。而WL3為低電平信號，對應(yīng)的晶體管關(guān)閉。位線BL是經(jīng)塊選擇晶體管MS，經(jīng)cell3的電阻單元以及經(jīng)導(dǎo)電的晶體管與地gnd相連的。在一存儲器陣列中，當(dāng)選擇晶體管導(dǎo)通時，漏極端耦合至存儲器陣列的一條位線。 鏈?zhǔn)较嘧兇鎯ζ髦械拿恳蛔诌x擇晶體管均與一相變電阻存儲元件并聯(lián)，該相變電阻存儲元件用于存儲給定的狀態(tài)，以表示一預(yù)期的存儲狀態(tài)。每一存儲晶體管的控制柵極均提供對讀取和寫入操作的控制。選擇晶體管的控制柵極通過其漏極端控制對存儲模塊單元的訪問。靜態(tài)時，所有的MOS管導(dǎo)通，將相變電阻短接，從而避免了外界干擾，很好的保護(hù)了電阻所存數(shù)據(jù)。當(dāng)對一模塊內(nèi)一被尋址的存儲晶體管進(jìn)行讀取及在編程過程中進(jìn)行驗(yàn)證時，為其控制柵極提供一適當(dāng)?shù)碾妷?。同時，通過在其控制柵極上施加充足的電壓，使模塊內(nèi)其余未被尋址的存儲晶體管完全導(dǎo)通。通過此種方式，有效地建立一自各存儲晶體管源極至該模塊的漏極端的導(dǎo)電路徑。而未被尋址的單元中相變電阻仍然處于短接狀態(tài)，數(shù)據(jù)不會受到破壞。每個相變單元存儲一位字節(jié)的信息。這一位信息的讀寫是通過改變應(yīng)用在相變電阻上的電壓或電流來實(shí)現(xiàn)的。在讀的時候，一個較低電壓應(yīng)用在相變電阻上讀出電流的大小。在寫入的時候，一個脈沖電壓或電流應(yīng)用在相變電阻上改變電阻的阻值，從而實(shí)現(xiàn)了信息的存儲寫入。在讀寫過程中，由于沒有選通的存儲單元的場效應(yīng)晶體管處于開啟狀態(tài)，從而使對應(yīng)的相變單元兩端為短路狀態(tài)，而且是接地的。所以沒有選通的存儲單元的相變材料兩端為接地狀態(tài)，從而可以消除位線串?dāng)_帶來的影響?？梢岳斫獾氖?，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下， 都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)，其特征在于所述鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)包括至少兩個串聯(lián)的相變存儲單元；所述相變存儲單元包括場效應(yīng)晶體管以及相變電阻存儲單元，所述場效應(yīng)晶體管的源端和漏端分別和相變電阻存儲單元的兩端相連；場效應(yīng)晶體管的源端和其相鄰的場效應(yīng)晶體管的漏端相連形成場效應(yīng)晶體管鏈；一個塊選擇晶體管與其相鄰的場效應(yīng)晶體管的漏端連接控制該場效應(yīng)晶體管鏈與外部的連接。
2.根據(jù)權(quán)利要求1所述的相變存儲器，其特征在于所述塊選擇晶體管與其相鄰的場效應(yīng)晶體管的漏端連接控制該場效應(yīng)晶體管鏈與外部的連接是指該場效應(yīng)晶體管鏈的一端通過塊選擇晶體管接位線BL，另一端接地。
3.根據(jù)權(quán)利要求1所述的相變存儲器，其特征在于相變存儲單元的選中，通過關(guān)閉各個的場效應(yīng)晶體管上的柵極信號和開啟其它相變存儲單元上與各個的場效應(yīng)晶體管并聯(lián)的晶體管上的柵極信號來實(shí)現(xiàn)的。
4.如權(quán)利要求1所述的一種鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)，其特征在于所述鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)包括八個串聯(lián)的相變存儲單元。
全文摘要
本發(fā)明涉及一種鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu),所述鏈?zhǔn)较嘧兇鎯ζ鹘Y(jié)構(gòu)包括至少兩個串聯(lián)的相變存儲單元；所述相變存儲單元包括場效應(yīng)晶體管以及相變電阻存儲單元，所述場效應(yīng)晶體管的源端和漏端分別和相變電阻存儲單元的兩端相連；場效應(yīng)晶體管的源端和其相鄰的場效應(yīng)晶體管的漏端相連形成場效應(yīng)晶體管鏈；一個塊選擇晶體管與其相鄰的場效應(yīng)晶體管的漏端連接控制該場效應(yīng)晶體管鏈與外部的連接。在讀寫過程中，由于沒有選通的存儲單元的場效應(yīng)晶體管處于開啟狀態(tài)，從而使對應(yīng)的相變單元兩端為短路狀態(tài)，而且是接地的。沒有選通的存儲單元的相變材料兩端為接地狀態(tài)，從而可以消除位線串?dāng)_帶來的影響。
文檔編號G11C11/56GK102157197SQ20111012644
公開日2011年8月17日 申請日期2011年5月17日 優(yōu)先權(quán)日2011年5月17日
發(fā)明者宋志棠, 蔡道林, 陳后鵬 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所