專利名稱：一種半導(dǎo)體存儲(chǔ)器陣列及其編程方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路制造技術(shù)中的非易失存儲(chǔ)器技術(shù)領(lǐng)域，具體涉及一種非易失存儲(chǔ)器陣列及其編程方法。
背景技術(shù)：
以閃存為代表的非易失存儲(chǔ)器因?yàn)槠鋽嚯娗闆r下的數(shù)據(jù)保持能力以及可多次擦寫數(shù)據(jù)等優(yōu)點(diǎn)被廣泛應(yīng)用于各種產(chǎn)品中，比如手機(jī)、筆記本、掌上電腦和固態(tài)硬盤等存儲(chǔ)及通訊設(shè)備。如今閃存已經(jīng)占據(jù)了非易失半導(dǎo)體存儲(chǔ)器的大部分市場(chǎng)份額，其中NOR閃存因?yàn)槠潆S機(jī)讀取速度快而被廣泛應(yīng)用在手機(jī)等移動(dòng)終端的代碼存儲(chǔ)芯片中。然而普通的 NOR型閃存采用的溝道熱電子注入方式，這種編程方式存在兩個(gè)重要的限制一是溝道熱電子編程的效率很低，因此功耗很大；二是這種編程方式需要較高的位線電壓(通常在4 5V)，因此為了防止在這個(gè)高位線電壓的穿通現(xiàn)象發(fā)生，普通NOR閃存陣列中的存儲(chǔ)單元的溝道長(zhǎng)度不能急劇縮小，限制了存儲(chǔ)單元尺寸的減小和NOR閃存的存儲(chǔ)密度的提高。這兩個(gè)限制使得NOR型閃存難于滿足人們對(duì)大容量、低成本、低功耗非易失存儲(chǔ)技術(shù)的需求。針對(duì)NOR閃存溝道熱電子編程功耗大的缺點(diǎn)，文獻(xiàn)[1][2][3]采用了分裂柵 (split-gate)的編程方法來減小功耗。該技術(shù)利用在柵上采用不同的電壓，即靠近源端的柵接較低的電壓，而靠近漏端的柵接高電壓，因此可以提高編程效率，從而降低功耗。但是現(xiàn)有的分裂柵技術(shù)都是針對(duì)一個(gè)單元進(jìn)行設(shè)計(jì)，帶來了工藝的復(fù)雜程度，特別是這種基于存儲(chǔ)單元的需要較大的源漏兩端的編程電壓差，從而限制了閃存存儲(chǔ)單元的溝道縮小。針對(duì)NOR閃存溝道熱電子編程所需位線電壓高導(dǎo)致的單元溝道縮小受到限制這個(gè)挑戰(zhàn)，文獻(xiàn)[4] [5]采用同一字線上的兩個(gè)相鄰的單元共同參與編程的方法，這樣編程的位線電壓被兩個(gè)相鄰的單元共同承擔(dān)，因此可以有效避免單個(gè)器件的源漏穿通問題。但是這種技術(shù)都是基于傳統(tǒng)的NOR型陣列(如圖1所示)或者NROM陣列，陣列中的字線和位線互相垂直，因此共同參與編程的兩個(gè)相鄰單元共用一根字線，該字線控制控制柵的電壓，所以這些陣列無法采用分裂柵的編程方式，故存在編程功耗限制的問題?？偠灾?，如何能夠提高閃存的尺寸縮小及降低功耗的能力是閃存技術(shù)亟待解決的難題。參考文獻(xiàn)[1] S. Kianian, A.Levi, D.Lee, and Y. -ff. Hu, "A novel 3 volts-only, small sector erase,high density Flash EEPROM,"in Symp. VLSI Tech. Dig. ,1994,pp. 71-72.；[2]B.Yeh,"Single transistor non-volatiIe electricalIy alterable semiconductor memory device, "U. S.Patent 5 029 130, Jul. 1991.；[3]Ma, Y. ；Pang, C. S. ；Pathak, J. ；Tsao, S. C. ；Chang, C. F. ；Yamauchi, Y.； Yoshimi, Μ. ；"A novel high density contactless flash memory array using split-gate sources-side-injection cell for 5V-only applications，，Symposium on VLSI Technology,1994. Page(s) :49-50.；
[4]ffen-Jer Tsai, Ou Τ. F.，Huang J. S.，Cheng C. H.，Chun-Yuan Lu, Wang Τ. , Chen K. F. , Han Τ. Τ. , Lu Τ. C. , Chen K. C. , Chih-Yuan Lu, "A highly punch through-immune operation method for an ultra-short-channel hot-carrier-injection type non-volatile memory cell，，Electron Devices Meeting, IEEE International 2008. Page(s) 1-4 ；[5]Tahui Wang,Chun-Jung Tang,Li,C.-W. ,Chih Hsiung Lee,Ou,T. -F. ,Yao-ffen Chang,Wen-Jer Tsai,Tao-Cheng Lu, Chen,K. -C. ,Chih-Yuan Lu,"A Novel Hot-Electron Programming Method in a Buried Diffusion Bit-Line S0N0S Memory by Utilizing Nonequilibrium Charge Transport"Electron Device Letters,IEEE Volume :30, Issue : 22009，Page(s) : 165-167。

發(fā)明內(nèi)容
本發(fā)明提供一種閃存存儲(chǔ)器的陣列結(jié)構(gòu)及其編程方法，可以同時(shí)提高閃存的尺寸縮小能力及降低其功耗。一種閃存存儲(chǔ)器的陣列結(jié)構(gòu)，包括多個(gè)存儲(chǔ)單元，連接存儲(chǔ)單元控制柵的字線， 連接存儲(chǔ)單元的漏端的位線，位線和字線是成角度交叉，其相交的角度范圍在0 180°之內(nèi)，但不包括90，即位線和字線相互不垂直。其中沿溝道方向相鄰的每?jī)蓚€(gè)存儲(chǔ)單元共享源端，行方向的字線連接陣列中同一行中的所有存儲(chǔ)單元的控制柵，位線連接同一列中的所有存儲(chǔ)單元的漏端。在這個(gè)陣列中，每?jī)蓷l位線之間沿溝道方向相鄰的兩個(gè)存儲(chǔ)單元的控制柵分別由兩條相鄰字線控制，漏端分別由兩條位線控制，源端共享。上述陣列對(duì)閃存存儲(chǔ)單元無特殊要求，可以是浮柵類閃存單元，也可以是陷阱類閃存。對(duì)字線和位線材料也無特殊要求，可以是金屬也可以是金屬化合物或者半導(dǎo)體材料導(dǎo)線。一種閃存存儲(chǔ)器的編程方法，該編程方法利用熱電子注入機(jī)制。在上述陣列中，對(duì)選定的單元編程的時(shí)候，與它沿溝道方向共源的相鄰存儲(chǔ)單元共同參與編程，兩個(gè)存儲(chǔ)單元成串聯(lián)的關(guān)系。其中選定的存儲(chǔ)單元的位線接偏置電壓(3 5V)，字線接偏置電壓(7 10V)，和它沿溝道方向相鄰的存儲(chǔ)單元位線接地，字線接偏置電壓(3 7V)，兩個(gè)串聯(lián)的存儲(chǔ)單元共享的源端懸浮，實(shí)現(xiàn)低功耗編程。在此編程方法中，電子在相鄰的單元的溝道內(nèi)被加速，然后在被選定的存儲(chǔ)單元的溝道內(nèi)被字線電壓偏置產(chǎn)生的縱向電場(chǎng)吸引，注入到電荷存儲(chǔ)層中。本發(fā)明陣列結(jié)構(gòu)中，連接存儲(chǔ)單元漏端的位線和連接存儲(chǔ)單元控制柵的字線不是互相垂直，而是成角度交叉。每?jī)蓷l位線之間兩個(gè)沿溝道方向相鄰的存儲(chǔ)單元的控制柵分別由兩條字線控制，漏端分別由兩條位線控制，源端共享。本發(fā)明提供該閃存存儲(chǔ)器的陣列結(jié)構(gòu)的編程方法，可以降低編程功耗。該編程方法中，對(duì)選定的單元編程的時(shí)候，與它沿溝道方向共源的相鄰存儲(chǔ)單元共同參與編程，其中選定的存儲(chǔ)單元的位線接偏置電壓(3 5V)，字線接偏置電壓(7 10V)，和它串聯(lián)的存儲(chǔ)單元位線接地，字線接偏置電壓(3 7V)，兩個(gè)串聯(lián)的存儲(chǔ)單元共享的源端懸浮，實(shí)現(xiàn)低功耗編程。與現(xiàn)有技術(shù)相比，本發(fā)明提出的閃存存儲(chǔ)器陣列結(jié)構(gòu)及其編程方法有如下優(yōu)勢(shì) 兩個(gè)相鄰位線之間的沿溝道方向相鄰的存儲(chǔ)單元分別由兩條字線連接控制柵。因此該陣列可以采用本發(fā)明所提供的編程方法，兩個(gè)相鄰存儲(chǔ)單元串聯(lián)共同參與編程，編程所需的高位線電壓分配在兩個(gè)存儲(chǔ)單元中，可以有效避免穿通效應(yīng)，因此存儲(chǔ)單元的尺寸縮小能力得到提升，從而提高存儲(chǔ)密度。同時(shí)，由于本發(fā)明提供的陣列，能夠使得沿溝道方向相鄰的存儲(chǔ)單元分別由兩條字線控制，對(duì)兩個(gè)字線施加不同的電壓，因此可以在陣列中實(shí)現(xiàn)分裂柵編程，有效降低編程功耗。因此，上述存儲(chǔ)器陣列及其編程方法可有效提高閃存存儲(chǔ)器的尺寸縮小能力及降低其功耗。


圖1為現(xiàn)有技術(shù)的閃存存儲(chǔ)器陣列示意圖，其中I-位線，2-字線圖2為本發(fā)明的閃存存儲(chǔ)器陣列示意圖，其中01-位線，02-字線，03-漏端接觸孔，04-兩條位線之間沿溝道方向相鄰的兩個(gè)存儲(chǔ)單元圖3為本發(fā)明中陣列中條位線之間沿溝道方向相鄰的兩個(gè)存儲(chǔ)單元的示意圖，其中001-位線 N，002-位線 N+1，003-字線 N，004-字線 N+1，005-共源端，006-單元電荷存儲(chǔ)層，007-存儲(chǔ)單元N，008-存儲(chǔ)單元N+具體實(shí)施例方式下面結(jié)合三個(gè)實(shí)施例來進(jìn)一步說明本發(fā)明，但本發(fā)明的用途并不僅限于下面的具體實(shí)施例子。本發(fā)明提供的閃存存儲(chǔ)器陣列如圖2所示，包括01-位線，02-字線，03-漏端接觸孔，04-兩條位線之間沿溝道方向相鄰的兩個(gè)存儲(chǔ)單元。兩條位線之間的存儲(chǔ)單元如圖3 所示，包括:001-位線N, 002-位線N+1,003-字線N, 004-字線N+1,005-共源端，006-單元電荷存儲(chǔ)層，007-存儲(chǔ)單元N，008-存儲(chǔ)單元N+1。該陣列的特征在于行方向的字線連接陣列中同一行中的所有存儲(chǔ)單元的控制柵。列方向的位線和字線是成角度交叉，連接同一列中的所有存儲(chǔ)單元的漏端。在這個(gè)陣列中，每?jī)蓷l位線之間沿溝道方向相鄰的兩個(gè)存儲(chǔ)單元的控制柵分別由兩條相鄰字線控制，漏端分別由兩條位線控制，源端共享?；谏鲜鲩W存陣列，提出新的編程方法，包括兩個(gè)相鄰位線之間的沿溝道方向相鄰的存儲(chǔ)單元串聯(lián)共同參與編程，其中一條位線接地，另外一條位線接高位線編程電壓，共源端懸浮，因此編程所需的高位線電壓分配在兩個(gè)存儲(chǔ)單元中，可以有效避免穿通效應(yīng)。與此同時(shí)兩個(gè)單元的控制柵分別由兩條字線連接，編程時(shí)對(duì)兩個(gè)字線施加不同的電壓，因此可以在陣列中實(shí)現(xiàn)分裂柵編程，有效降低編程功耗。下面結(jié)合圖3詳細(xì)說明本發(fā)明提供的編程方法的優(yōu)選實(shí)施例。假定要對(duì)圖3中的第N+1存儲(chǔ)單元(008)進(jìn)行編程(1)和它相鄰的存儲(chǔ)單元(007)的位線N(OOl)接地，字線N(003)接3 7V電壓；(2)被選擇編程的存儲(chǔ)單元(008)的位線N+1接(3 5V)的電壓，字線N+1 (004) 接7 IOV的電壓；
(3)相鄰兩單元N和N+1的共源端(005)懸浮。最后需要注意的是，公布實(shí)施例的目的在于幫助進(jìn)一步理解本發(fā)明，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附的權(quán)利要求的精神和范圍內(nèi)，各種替換和修改都是可能的。因此，本發(fā)明不應(yīng)局限于實(shí)施例所公開的內(nèi)容，本發(fā)明要求保護(hù)的范圍以權(quán)利要求書界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種閃存存儲(chǔ)器的陣列結(jié)構(gòu)，包括多個(gè)存儲(chǔ)單元組成陣列，其特征在于，位線和字線相交，但相互不垂直，字線連接陣列中同一行中的所有存儲(chǔ)單元的控制柵，位線連接同一列中的所有存儲(chǔ)單元的漏端，沿溝道方向相鄰的每?jī)蓚€(gè)存儲(chǔ)單元共享源端。
2.如權(quán)利要求1所述的閃存存儲(chǔ)器陣列的存儲(chǔ)單元，其特征在于兩條位線之間沿溝道方向相鄰的兩個(gè)存儲(chǔ)單元的控制柵分別由兩條相鄰字線控制，漏端分別由兩條位線控制，源端共享。
3.如權(quán)利要求1所述的閃存存儲(chǔ)器陣列的存儲(chǔ)單元，其特征在于所述存儲(chǔ)單元是浮柵類閃存存儲(chǔ)單元或陷阱類閃存存儲(chǔ)單元。
4.一種如權(quán)利要求1所述閃存存儲(chǔ)器陣列的編程方法，其特征在于，兩個(gè)相鄰位線之間的沿溝道方向相鄰的存儲(chǔ)單元串聯(lián)共同參與編程，其中一條位線接地，另外一條位線接高位線編程電壓，共源端懸浮，與此同時(shí)上述兩個(gè)存儲(chǔ)單元的控制柵分別由兩條字線連接， 編程時(shí)對(duì)兩個(gè)字線施加不同的電壓。
5.如權(quán)利要求4所述的編程方法，其特征在于被選擇編程的存儲(chǔ)單元的位線接3 5V的電壓，字線接7 IOV的電壓，源端懸浮。
6.如權(quán)利要求5所述的編程方法，其特征在于和被選擇編程的存儲(chǔ)單元串聯(lián)相鄰的存儲(chǔ)單元的位線接地，字線接3 7V電壓。
全文摘要
本發(fā)明提供一種閃存存儲(chǔ)器的陣列結(jié)構(gòu)及其編程方法，屬于超大規(guī)模集成電路制造技術(shù)中的非易失存儲(chǔ)器技術(shù)領(lǐng)域。本發(fā)明的閃存存儲(chǔ)器陣列，包括存儲(chǔ)單元，連接存儲(chǔ)單元的字線和位線，其中連接存儲(chǔ)單元漏端的位線和連接存儲(chǔ)單元控制柵的字線不是互相垂直，而是成角度交叉，每?jī)蓷l位線之間兩個(gè)沿溝道方向相鄰的存儲(chǔ)單元的控制柵分別由兩條字線控制，漏端分別由兩條位線控制，源端共享。本發(fā)明還提供了該閃存存儲(chǔ)器陣列結(jié)構(gòu)的編程方法，可實(shí)現(xiàn)低功耗編程。
文檔編號(hào)G11C16/06GK102270503SQ201110074350
公開日2011年12月7日 申請(qǐng)日期2011年3月25日 優(yōu)先權(quán)日2011年3月25日
發(fā)明者唐粕人, 秦石強(qiáng), 蔡一茂, 黃如 申請(qǐng)人:北京大學(xué)