專利名稱：通過寫入后讀取和適應(yīng)性重寫來管理錯(cuò)誤的非易失性存儲器和方法
技術(shù)領(lǐng)域：
本申請涉及諸如半導(dǎo)體閃存的可重編程的非易失性存儲器系統(tǒng)的操作，且更具體 地，涉及處理和有效管理存儲器操作中的錯(cuò)誤。
背景技術(shù)：
能夠非易失性地存儲電荷的固態(tài)存儲器、尤其是以被包裝為小形狀因子卡的 EEPR0M和快閃EEPR0M的形式的固態(tài)存儲器，近來已經(jīng)變?yōu)樵诟鞣N移動和手持設(shè)備、特別是 信息用品和消費(fèi)者電子產(chǎn)品中的存儲的選擇。不像也是固態(tài)存儲器的RAM(隨機(jī)存取存儲 器)，閃存是非易失性的，且即使在掉電之后也維持其存儲的數(shù)據(jù)。而且，不像R0M(只讀存 儲器)，閃存類似于盤存儲設(shè)備而可重寫。盡管有較高的成本，但閃存仍然逐漸用于大容量 存儲應(yīng)用中?；谥T如硬盤和軟盤的旋轉(zhuǎn)磁介質(zhì)的傳統(tǒng)大容量存儲器不適用于移動和手持 環(huán)境。這是因?yàn)榇疟P趨于大容量，易于產(chǎn)生機(jī)械故障，且具有高延遲時(shí)間和高功率需求。這 些不期望的屬性使得基于盤的存儲器在大多數(shù)移動和便攜式應(yīng)用中不實(shí)際。另一方面，嵌 入式和以可移除卡的形式的閃存由于其小尺寸、低功耗、高速度和高可靠性特性而理想地 適用于移動和手持環(huán)境?？扉WEEPR0M類似于EPR0M(電可擦除可編程只讀存儲器)之處在于其是可以被擦 除且使得新數(shù)據(jù)被寫入或"編程"到其存儲器單元中的非易失性存儲器。在場效應(yīng)晶體管 結(jié)構(gòu)中，兩者利用在源極和漏極區(qū)域之間的、位于半導(dǎo)體襯底中的溝道區(qū)之上的浮置(未 連接)導(dǎo)電柵極。然后，控制柵極被提供在浮置柵極上。晶體管的閾值電壓特性受浮置柵 極上保留的電荷量控制。也就是說，對于在浮置柵極上的給定水平的電荷，存在必須在晶體 管"導(dǎo)通"以允許在其源極和漏極區(qū)域之間導(dǎo)電之前施加到該控制柵極的對應(yīng)電壓(閾 值)。具體地，諸如快閃EEPR0M的閃存允許同時(shí)擦除存儲器單元的各整個(gè)塊。浮置柵極可以保持一范圍的電荷，且因此可以被編程到閾值電壓窗內(nèi)的任意閾值 電壓電平。由器件的最小和最大閾值電平來界定(delimit)閾值電壓窗的尺寸，該最小和 最大閾值電平又對應(yīng)于可以被編程到浮置柵極上的電荷的范圍。該閾值窗通常取決于存儲 器器件的特征、操作條件和歷史。在該窗內(nèi)的每個(gè)不同的、可分辨的閾值電壓電平范圍原則 上可以用于指定單元的明確的存儲器狀態(tài)。在當(dāng)前商業(yè)產(chǎn)品中快閃EEPR0M陣列的每個(gè)存儲元件普遍地通過以二進(jìn)制模式操 作來存儲單個(gè)位的數(shù)據(jù)，其中，存儲元件晶體管的兩個(gè)范圍的閾值電平被定義為存儲電平。 晶體管的閾值電平對應(yīng)于其存儲元件上存儲的電荷電平的范圍。除了縮小存儲器陣列的尺 寸以外，趨勢是通過在每個(gè)存儲元件晶體管中存儲多于一位數(shù)據(jù)來進(jìn)一步增加這種存儲器 陣列的數(shù)據(jù)存儲的密度。這通過將多于兩個(gè)閾值電平定義為每個(gè)存儲元件晶體管的存儲狀 態(tài)來實(shí)現(xiàn)，現(xiàn)在在商業(yè)產(chǎn)品中包括四個(gè)這種狀態(tài)(每個(gè)存儲元件2位數(shù)據(jù))。也正實(shí)現(xiàn)每個(gè) 存儲元件的更多存儲狀態(tài)，比如16個(gè)狀態(tài)。每個(gè)存儲元件存儲器晶體管具有其可以實(shí)際被 操作的閾值電壓的特定總范圍(窗)，且該范圍被劃分為為其定義的多個(gè)狀態(tài)加上在這些狀態(tài)之間的、允許它們彼此清楚地區(qū)分的余量。顯然，存儲器單元被配置以存儲的位越多， 其必須在其中操作的錯(cuò)誤余量越小。用作存儲器單元的晶體管通常通過兩個(gè)機(jī)制之一編程到"已編程"狀態(tài)。在"熱 電子注入"中，施加到漏極的高電壓加速電子穿過襯底溝道區(qū)域。同時(shí)，在施加到控制柵極 的高電壓拉動熱電子經(jīng)過薄柵極電介質(zhì)到浮置柵極上。在"遂穿注入"中，相對于襯底，高 電壓被施加到控制柵極。以此方式，將電子從襯底拉到中間的(intervening)浮置柵極。雖 然已經(jīng)在歷史上使用術(shù)語“編程”來描述通過向存儲器單元的初始擦除的電荷存儲單元注 入電子以便改變存儲器狀態(tài)而向存儲器的寫入，但是現(xiàn)在與諸如"寫入"或"記錄"的更 通用的術(shù)語可互換地使用?？梢酝ㄟ^多種機(jī)制來擦除存儲器器件。對于EEPR0M，可通過相對于控制柵 極向襯底施加高電壓以便誘導(dǎo)浮置柵極中的電子遂穿過薄氧化物到襯底溝道區(qū)(即， Fowler-Nordheim隧穿)而電擦除存儲器單元。通常，EEPR0M可逐字節(jié)擦除。對于快閃 EEPR0M，該存儲器可一次全部或一次一個(gè)或多個(gè)最小可擦除塊地被電擦除，其中，最小可擦 除塊可以由一個(gè)或多個(gè)扇區(qū)構(gòu)成，且每個(gè)扇區(qū)可以存儲512字節(jié)或更多的數(shù)據(jù)。存儲器器件通常包括可以被安裝到卡上的一個(gè)或多個(gè)存儲器芯片。每個(gè)存儲器芯 片包括由諸如解碼器和擦除、寫和讀電路的外圍電路支持的存儲器單元的陣列。更復(fù)雜的 存儲器器件還與進(jìn)行智能且較高級存儲器操作和接口(interfacing)的控制器一起出現(xiàn)。存在當(dāng)今正使用的許多商業(yè)成功的非易失性固態(tài)存儲器器件。這些存儲器器件可 以是快閃EEPR0M，或可以使用其他類型的非易失性存儲器單元。在美國專利號5，070, 032、 5，095，344,5, 315，541,5, 343，063,5, 661，053,5, 313，421 和 6，222，762 中給出了快閃存 儲器及系統(tǒng)和制造它們的方法的例子。具體地，在美國專利號5，570，315、5，903，495、 6，046，935中描述了具有NAND串結(jié)構(gòu)的閃存器件。而且，還從具有用于存儲電荷的介 電層的存儲器單元制造非易失性存儲器器件。取代先前描述的導(dǎo)電浮置柵極元件，使用 介電層。使用介電存儲元件的這種存儲器器件已經(jīng)由以下描述Eitan等人的“NR0M: ANovel Localized Trapping,2_Bit Nonvolatile Memory Cell，，， IEEE Electron Device Letters, vol. 21, no. 11，2000年11月，543-545頁。0N0介電層穿過源極和漏極擴(kuò)散之間 的溝道而延伸。一個(gè)數(shù)據(jù)位的電荷被定位(localize)在與漏極相鄰的介電層中，且另一數(shù) 據(jù)位的電荷被定位在與源極相鄰的介電層中。例如，美國專利第5，768，192和6，011，725 號公開了具有夾在兩個(gè)二氧化娃層之間的捕獲電介質(zhì)(trapping dielectric)的非易失性 存儲器單元。通過分開地讀取電介質(zhì)內(nèi)的空間上分開的電荷存儲區(qū)的二進(jìn)制狀態(tài)來實(shí)現(xiàn)多 狀態(tài)數(shù)據(jù)存儲。為了改善讀取和編程性能，并行讀取或編程在陣列中的多個(gè)電荷存儲元件或存儲 器晶體管。因此，"一頁"存儲器元件被一起讀取或編程。在現(xiàn)有存儲器架構(gòu)中，一行通 常包含若干交織的頁，或其可以組成一頁。一頁的所有存儲器元件將一起被讀取或編程。寫入的數(shù)據(jù)中的錯(cuò)誤在此說明的這些類型的存儲器系統(tǒng)中以及在其他存儲器系統(tǒng)中，包括磁盤存儲系 統(tǒng)，通過使用錯(cuò)誤校正技術(shù)來維持被存儲的數(shù)據(jù)的完整性。對于一次存儲的數(shù)據(jù)的每個(gè)扇 區(qū)或其他單元計(jì)算錯(cuò)誤校正碼(ECC)，且該ECC與該數(shù)據(jù)一起存儲。ECC最通常與用戶數(shù)據(jù) 的單元組一起存儲，其中已經(jīng)從該單元組計(jì)算了 ECC。用戶數(shù)據(jù)的單元組可以是扇區(qū)或多扇區(qū)頁。當(dāng)從存儲器讀取該數(shù)據(jù)時(shí)，使用ECC來確定被讀取的用戶數(shù)據(jù)的完整性。通?？梢?通過使用ECC來校正數(shù)據(jù)的單元組內(nèi)的數(shù)據(jù)的錯(cuò)誤位。趨勢是減小存儲器系統(tǒng)的大小以便能夠在該系統(tǒng)中放置更多的存儲器單元以及 使得該系統(tǒng)盡可能小以適應(yīng)更小的主機(jī)設(shè)備。通過電路的更高集成以及配置每個(gè)存儲器單 元存儲更多位數(shù)據(jù)的組合來增加存儲器容量。這兩種技術(shù)要求存儲器以增加的更收緊的錯(cuò) 誤余量來操作。這又對校正錯(cuò)誤的ECC提出更高的要求?？梢栽O(shè)計(jì)ECC來校正預(yù)定數(shù)量的錯(cuò)誤位。其需要校正的位越多，該ECC將越復(fù)雜 且更多計(jì)算量。為了質(zhì)量保證，基于在存儲器器件的壽命末期的預(yù)計(jì)最差情況單元錯(cuò)誤率 來設(shè)計(jì)傳統(tǒng)ECC。因此，它們必須校正高達(dá)錯(cuò)誤率的統(tǒng)計(jì)總體的遠(yuǎn)在尾端的最大數(shù)量的錯(cuò)誤 位。隨著快閃存儲器老化，其錯(cuò)誤率在該器件的壽命末期附近迅速增加。因此，僅需要 為最差情況設(shè)計(jì)的強(qiáng)大ECC在存儲器器件的壽命末期時(shí)應(yīng)用其全部性能。使用ECC來校正最差情況數(shù)量的錯(cuò)誤位將消耗更大量的處理時(shí)間。其需要校正的 位越多，所需的計(jì)算時(shí)間越多。存儲器性能將降低。可以實(shí)現(xiàn)另外的專用硬件來在合理時(shí) 間量進(jìn)行ECC。這種專用硬件可能在控制器ASIC芯片上占據(jù)相當(dāng)量的空間。另外，對于器 件的大多數(shù)壽命時(shí)間，僅有余量地使用ECC，導(dǎo)致其大量開銷被浪費(fèi)且沒有實(shí)現(xiàn)真正收益。因此，需要提供高存儲容量、不需要為最差情況設(shè)計(jì)的資源密集的ECC的非易失 性存儲器。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一般方面，具有存儲器單元的陣列的快閃存儲器被配置有第一部分 和第二部分。該第二部分以更高密度存儲數(shù)據(jù)，但用比第一部分更小的錯(cuò)誤余量來操作。為 了有效存儲，數(shù)據(jù)被寫到第二部分。然后，在寫入后讀取操作中讀回該數(shù)據(jù)來檢查過量的錯(cuò) 誤位。如果錯(cuò)誤位超過了預(yù)定量，則數(shù)據(jù)被重寫到更少錯(cuò)誤傾向的第一部分。這對由于將 數(shù)據(jù)寫到存儲器而產(chǎn)生的錯(cuò)誤位的最大數(shù)量施加了限制。在錯(cuò)誤率的統(tǒng)計(jì)分布中，該限制 表示對該分布的數(shù)量標(biāo)準(zhǔn)偏差的限制，以便可以忽略(具有更高錯(cuò)誤率的)分布的遠(yuǎn)尾端 (far tail end)。這允許設(shè)計(jì)更小和更有效的錯(cuò)誤校正碼(“ECC”)用于校正較小數(shù)量的 錯(cuò)誤位，由此改善存儲器的性能并降低成本。在一個(gè)優(yōu)選實(shí)施例中，第一部分使每個(gè)存儲器單元存儲一位數(shù)據(jù)，且第二部分使 每個(gè)存儲器單元存儲多于一位數(shù)據(jù)。在替換的實(shí)施例中，第一部分用作用于到來的數(shù)據(jù)的緩存，因此輸入數(shù)據(jù)的緩存 副本被編程到該緩存中。然后，數(shù)據(jù)的第一副本被編程到第二部分中。如果寫入后讀取沒 有檢測到第一副本中的過量錯(cuò)誤，第一副本將被視為有效，且隨后的讀取將被導(dǎo)向訪問第 一副本。另一方面，如果寫入后讀取已檢測到第一副本中的過量錯(cuò)誤，在第一部分中的緩存 的副本將替換第二部分中的第一副本作為有效數(shù)據(jù)。第一副本將變?yōu)閺U棄的，且隨后訪問 將被導(dǎo)向該緩存的副本。在優(yōu)選實(shí)施例中，第一部分進(jìn)一步被提供有第一區(qū)塊和第二區(qū)塊。到來的數(shù)據(jù)被 緩存在第一部分的第一區(qū)塊中，且該數(shù)據(jù)的第一副本被寫到第二部分。然后，第二部分中的 第一副本被讀回以檢查過量錯(cuò)誤位。如果錯(cuò)誤位超過預(yù)定量，到來的數(shù)據(jù)的第二副本被寫到第一部分的第二區(qū)塊。根據(jù)另一優(yōu)選實(shí)施例，存儲器陣列被提供有在集成電路芯片上的數(shù)據(jù)鎖存器集， 通過將第一副本和緩存的副本加載到該數(shù)據(jù)鎖存器集中并在該數(shù)據(jù)鎖存器集處進(jìn)行比較 來實(shí)現(xiàn)在第一副本中的錯(cuò)誤位的檢查。在替換實(shí)施例中，在寫入后讀取已檢測到第一副本中的過量錯(cuò)誤之后，第一部分 中的緩存的副本將替換第二部分中的第一副本作為有效數(shù)據(jù)。第一副本將變?yōu)閺U棄的，且 在控制器(見圖I)的固件中實(shí)現(xiàn)的塊管理系統(tǒng)中的目錄將更新為對該緩存的副本的直接 隨后訪問。因此，當(dāng)向存儲器的高密度存儲部分寫入時(shí)，寫入后讀取檢查錯(cuò)誤率是否在規(guī)定 的限制內(nèi)。如果不是，則數(shù)據(jù)被重寫到存儲器的另一更小錯(cuò)誤傾向的部分。相比高密度存 儲部分，更少錯(cuò)誤傾向的部分通常具有每單元存儲更少數(shù)據(jù)位的每個(gè)存儲器單元。通過提 供機(jī)制來控制并限制在向高密度存儲器寫入之后產(chǎn)生的錯(cuò)誤，以及如果在高密度存儲器中 的副本具有過量錯(cuò)誤則提供第二機(jī)會來重寫具有更少錯(cuò)誤的數(shù)據(jù)，ECC將需要校正的錯(cuò)誤 率的數(shù)量顯著減少。以另外的寫入后讀取和對較低密度存儲器部分的不頻繁的另外的重寫 的微小開銷獲得該優(yōu)點(diǎn)。例如，存儲器的高密度存儲部分具有存儲3位數(shù)據(jù)的每個(gè)存儲器單元。更少錯(cuò)誤 傾向的部分具有存儲I位數(shù)據(jù)的每個(gè)存儲器單元。估計(jì)通過將錯(cuò)誤率限制在三個(gè)標(biāo)準(zhǔn)偏差 (3 σ)內(nèi)，而不是6 σ的傳統(tǒng)最差情況方式，ECC僅需要校正4位而不是42位。限制到3 σ 是預(yù)期總體的O. 13%具有超過4位的錯(cuò)誤率。帶來的代價(jià)是，在具有多于4個(gè)錯(cuò)誤位(總 體的O. 13% )的高密度存儲器中寫入的數(shù)據(jù)將簡單地使得數(shù)據(jù)被重寫到更低密度存儲器 來避免超過錯(cuò)誤限制。相比較，在傳統(tǒng)方式中，為最差情況設(shè)計(jì)的校正42位寫錯(cuò)誤的ECC 一直攜帶大的管理開銷，盡管大多數(shù)時(shí)間其僅需要校正少得多數(shù)量的位。


圖I圖示與體現(xiàn)本發(fā)明的特征的存儲器器件通信的主機(jī)。圖2示意性地圖示了非易失性存儲器單元。圖3圖示了存儲器單元的NOR陣列的例子。圖4圖示了被并行感測或編程的在例如NAND配置中組織的一頁存儲器單元。圖5Α將圖I所示的感測模塊更詳細(xì)地圖示為包含跨過存儲器單元的陣列的一堆 P個(gè)感測模塊。圖5Β圖示包括感測放大器的感測模塊。圖6示意性地示出在可擦除塊中組織的存儲器陣列的例子。圖7圖示具有每個(gè)單元處于兩個(gè)可能狀態(tài)之一的全體單元的二進(jìn)制存儲器。圖8圖示具有每個(gè)單元處于八個(gè)可能狀態(tài)之一的全體單元的多狀態(tài)存儲器。圖9示意性地圖示包含ECC字段的數(shù)據(jù)頁。圖IOA示出全體的百分比在各種范圍的標(biāo)準(zhǔn)偏差σ的錯(cuò)誤率的正態(tài)分布。圖IOB圖示表格形式的圖IOA的分布。圖11是列出閃存的主要錯(cuò)誤源的表格。圖12是示出在示例存儲器器件的壽命初期和末期該示例存儲器器件的估計(jì)的總錯(cuò)誤的表格。
〔0040〕 圖13是圖示必須設(shè)計(jì)傳統(tǒng)的2(1來校正最差情況的總錯(cuò)誤2101的表格。
〔0041〕 圖14八圖示根據(jù)本發(fā)明的優(yōu)選實(shí)施例的被劃分為兩個(gè)部分的存儲器陣列。
〔0042〕 圖148圖示將數(shù)據(jù)頁的第二副本重寫到圖14八的存儲器陣列的第一部分中。
〔0043〕 圖15是圖示根據(jù)圖14八和圖148中描述的實(shí)施例的寫入后讀取和適應(yīng)性重寫的 處理的流程圖。
〔0044〕 圖16八圖示根據(jù)本發(fā)明的優(yōu)選實(shí)施例的被劃分為兩個(gè)部分且第一部分進(jìn)一步被 提供有緩存部分和重寫部分的存儲器陣列。
〔0045〕 圖168圖示根據(jù)寫入后讀取的優(yōu)選實(shí)施例的頁比較技術(shù)。
〔0046〕 圖160圖示在寫入后讀取確定了在第二部分中的數(shù)據(jù)頁中的過量錯(cuò)誤之后向第
一部分的重寫。
〔0047〕 圖17是圖示根據(jù)圖16六到圖160中描述的實(shí)施例的寫入后讀取和適應(yīng)性重寫的 處理的流程圖。
具體實(shí)施方式
〔0048〕存儲器系統(tǒng)
〔0049〕 圖1圖示與其中體現(xiàn)本發(fā)明的特征的存儲器器件通信的主機(jī)。主機(jī)80通常發(fā)送 要在存儲器器件90處存儲的數(shù)據(jù)，或通過讀存儲器器件90來取得數(shù)據(jù)。存儲器器件90包 括由控制器102管理的一個(gè)或多個(gè)存儲器芯片100。該存儲器芯片100包括存儲器單元的 存儲器陣列200，每個(gè)單元能夠被配置為用于存儲多位數(shù)據(jù)的多電平單元110^該 存儲器芯片還包括諸如感測模塊480、數(shù)據(jù)鎖存器430和1/0電路440的外圍電路。芯片上 控制電路110控制每個(gè)芯片的低級存儲器操作?？刂齐娐?10是與外圍電路合作以對存儲 器陣列200進(jìn)行存儲器操作的芯片上控制器。該控制電路110通常包括狀態(tài)機(jī)112來提供 存儲器操作的芯片級控制。
〔0050〕 在許多實(shí)施方式中，主機(jī)80經(jīng)由控制器102與存儲器芯片100通信和交互。該控 制器102與存儲器芯片協(xié)作，并控制和管理更高級的存儲器操作。例如，在主機(jī)寫入中，主 機(jī)10發(fā)送要寫到在從主機(jī)的操作系統(tǒng)的文件系統(tǒng)分配的邏輯扇區(qū)中的存儲器陣列100的 數(shù)據(jù)。在控制器中實(shí)現(xiàn)的存儲器塊管理系統(tǒng)對這些扇區(qū)階段性存儲叫一)，并將它們映射 并存儲到存儲器陣列的物理結(jié)構(gòu)。
〔0051〕 在2009年1月1日提交的美國專利申請第12/348，891號中公開了優(yōu)選的塊管理 系統(tǒng)，其整個(gè)公開被引用合并于此。
〔0052〕 固件60提供代碼以實(shí)現(xiàn)控制器102的功能。錯(cuò)誤校正碼〈叩⑶”)處理器62在 存儲器器件的操作期間處理2(1。在另一實(shí)施例中，在主機(jī)內(nèi)實(shí)現(xiàn)控制器102。
〔0053〕 物理存儲器結(jié)構(gòu)
〔0054〕 圖2示意性地圖示了非易失性存儲器單元。存儲器單元10可以由具有諸如浮置 柵極或介電層的電荷存儲單元20的場效應(yīng)晶體管實(shí)現(xiàn)。存儲器單元10還包括源極14、漏 極16和控制柵極30。
〔0055〕 存在當(dāng)今正使用的許多商業(yè)成功的非易失性固態(tài)存儲器器件。這些存儲器器件可 以使用不同類型的存儲器單元，每個(gè)類型具有一個(gè)或多個(gè)電荷存儲元件。典型的非易失性存儲器單元包括EEPROM和快閃EEPR0M。在美國專利第5，595，924號中給出了 EEPR0M單元 和制造它們的方法的例子。在美國專利第5，070，032,5, 095，344,5, 315，541,5, 343，063、 5，661，053,5, 313，421和6，222，762號中給出了快閃EEPROM單元、其在存儲器系統(tǒng)中的使 用和制造它們的方法的例子。具體地，在美國專利第5，570，315,5, 903，495,6, 046，935號 中描述了具有NAND單元結(jié)構(gòu)的存儲器器件的例子。而且，使用介電存儲元件的存儲器器件 已經(jīng)由以下描述Eitan 等人的 “NROM :ANovel Localized Trapping, 2~Bit Nonvolatile Memory Cell”，IEEE Electron Device Letters,vol. 21,no. 11,2000 年 11 月，543-545 頁 和美國專利第5，768，192和6，011，725號。實(shí)踐中，通常通過當(dāng)向控制柵極施加參考電壓時(shí)感測跨過單元的源極和漏極的導(dǎo) 電電流來讀取該單元的存儲器狀態(tài)。因此，對于單元的浮置柵極上的每個(gè)給定的電荷，可以 檢測到針對固定參考控制柵極電壓的相應(yīng)導(dǎo)電電流。相反，閾值電壓被定義為以給定的電 荷將剛好導(dǎo)通該單元的在控制柵極上的電壓。類似地，可編程到浮置柵極上的電荷的范圍 定義了對應(yīng)的閾值電壓窗或?qū)?yīng)的導(dǎo)電電流窗。或者，代替檢測在劃分的電流窗之間的導(dǎo)電電流，能夠在控制柵極處在測試下為 給定存儲器狀態(tài)設(shè)置閾值電壓，并檢測導(dǎo)電電流是低于還是高于閾值電流。在一個(gè)實(shí)施方 式中，通過檢查導(dǎo)電電流通過位線的電容或已知電容器而放電的速率來實(shí)現(xiàn)針對閾值電流 檢測導(dǎo)電電流。如可以從上述描述看出的，使得存儲器單元存儲的狀態(tài)越多，其閾值窗劃分得越 精細(xì)。例如，存儲器器件可以具有擁有范圍從-1.5V到5V的閾值窗的存儲器單元。這提供 了 6. 5V的最大寬度。如果該存儲器單元要存儲16個(gè)狀態(tài)，則每個(gè)狀態(tài)可以在閾值窗中占 據(jù)200mV到300mV。這將需要在編程和讀操作中的更高的精度以便能夠?qū)崿F(xiàn)需要的分辨率。存儲器陣列200通常被組織為在行和列中排列且可由字線和位線尋址的二維陣 列的存儲器單元。可以根據(jù)N0R類型或NAND類型架構(gòu)來形成該陣列。圖3圖示了存儲器單元的N0R陣列的例子。在存儲器陣列200中，每行存儲器單元 通過其源極14和漏極16以菊鏈方式連接。該設(shè)計(jì)有時(shí)稱為虛擬接地設(shè)計(jì)(virtual ground design)。一行中的單元10使其控制柵極30連接到諸如字線42的字線。一列中的單元使 其源極和漏極分別連接到諸如位線34和36的所選位線。圖4圖示了被并行感測或編程的在例如NAND配置中組織的一頁存儲器單元。圖4 主要示出了存儲器陣列200中的NAND串50的堆(bank)。NAND串50包括通過其源極和漏 極菊鏈鏈接的一系列存儲器晶體管(例如4、8、16個(gè)或更多)。一對選擇晶體管S1、S2控制 存儲器晶體管鏈分別經(jīng)由NAND串的源極端和漏極端與外部的連接。在存儲器陣列中，當(dāng)導(dǎo) 通源極選擇晶體管S1時(shí)，源極端耦合于源極線34。類似地，當(dāng)導(dǎo)通漏極選擇晶體管S2時(shí)， NAND串的漏極端耦合于存儲器陣列的位線36。在該鏈中的每個(gè)存儲器晶體管10擔(dān)當(dāng)存儲 器單元。其具有電荷存儲元件20來存儲給定量的電荷以便表示意圖的存儲器狀態(tài)。每個(gè) 存儲器晶體管的控制柵極允許對讀取和寫入操作的控制。一行NAND串的對應(yīng)存儲器晶體
管的控制柵極都連接到相同字線(比如WL0、WL1，......)。類似地，(分別經(jīng)由選擇線SGS
和SGD訪問的)每個(gè)選擇晶體管S1、S2的控制柵極提供分別經(jīng)由其源極端和漏極端對NAND 串的控制訪問。當(dāng)在編程期間讀或驗(yàn)證在NAND串內(nèi)的被尋址的存儲器晶體管10時(shí)，經(jīng)由公共字線向其控制柵極供應(yīng)適當(dāng)?shù)碾妷骸Ｍ瑫r(shí)，通過對NAND串50中的剩余未尋址的存儲器晶 體管的控制柵極施加足夠的電壓來完全導(dǎo)通該剩余未尋址的存儲器晶體管。以此方式， 有效地創(chuàng)建了從各個(gè)存儲器晶體管的源極到NAND串的源極端的導(dǎo)電路徑，且類似地對于 各個(gè)存儲器晶體管的漏極到該單元的漏極端創(chuàng)建了導(dǎo)電路徑。在美國專利第5，570，315、 5，903，495、6，046，935號中描述了具有這樣的NAND串結(jié)構(gòu)的存儲器器件。諸如頁70的"頁"是被使得能夠并行被感測或編程的一組存儲器單元。這通過 相應(yīng)頁的感測放大器來實(shí)現(xiàn)。例如，頁70沿著一行，且通過施加到共同連接到字線WL3的、 該頁的單元的控制柵極的感測電壓來感測。沿著每列，諸如單元10的每個(gè)單元可由感測放 大器經(jīng)由位線36來訪問。以上所稱的頁是物理頁存儲器單元或感測放大器。這取決于上 下文，在每個(gè)單元都存儲的情況下。感測電路和摶術(shù)圖5A將圖1所示的感測模塊更詳細(xì)地圖示為包含跨過存儲器單元的陣列的一堆p 個(gè)感測模塊。并行地工作的整堆P個(gè)感測模塊480允許沿著一行的一組(或物理頁)p個(gè) 單元10被并行讀取或編程?；旧希袦y模塊1將感測在單元1中的電流Ip感測模塊2
將感測在單元2中的電流12，......，感測模塊p將感測在單元p中的電流Ip，等等。該頁
的從源極線34流出到聚集節(jié)點(diǎn)CLSRC中且從那里流到地的總單元電流iT0T將是p個(gè)單元 中的所有電流的總和。在傳統(tǒng)的存儲器架構(gòu)中，具有公共字線的一行存儲器單元形成兩個(gè)或多個(gè)頁，其 中，在一頁中的存儲器單元被并行讀取和編程。在一行具有兩頁的情況下，一頁被偶數(shù)位線 訪問，且另一頁被奇數(shù)位線訪問。一個(gè)物理頁的感測電路在任一時(shí)間被耦合到偶數(shù)位線或 耦合到奇數(shù)位線。在當(dāng)前生產(chǎn)的芯片中，物理頁可以是64k或更大。在優(yōu)選實(shí)施例中，組是一系列(a run of)整行單元。這是所謂的“全位線”架構(gòu)，其中，該頁由分別耦合于連續(xù)位線的一行連 續(xù)的存儲器單元構(gòu)成。圖5B圖示包括感測放大器的感測模塊。感測放大器490檢測單元的導(dǎo)電電流高 于還是低于參考水平。感測的結(jié)果被鎖存在對應(yīng)的鎖存器集430中(見圖1)。擦除塊在快閃存儲器和其他類型存儲器之間的一個(gè)重要差別是必須從已擦除狀態(tài)編程 單元。也就是說，浮置柵極必須首先清空電荷。然后，編程向浮置柵極添加回期望的電荷量。 其不支持將電荷的一部分從浮置柵極移除以從較高的編程狀態(tài)去往較低的編程狀態(tài)。這意 味著，更新的數(shù)據(jù)不能重寫已有的數(shù)據(jù)，且必須被寫到先前未寫入的位置。另外，擦除要將所有電荷從浮置柵極中清空，且通?；ㄙM(fèi)相當(dāng)多的時(shí)間。由于這個(gè) 原因，這將很麻煩，且逐單元或甚至逐頁地擦除是很慢的。實(shí)踐中，存儲器單元的陣列被劃 分為大量存儲器單元塊。如對于快閃EEPR0M系統(tǒng)共同的，該塊是擦除的單位。S卩，每個(gè)塊 包含一起被擦除的最小數(shù)量的存儲器單元。圖6示意性地示出在可擦除塊中組織的存儲器陣列的例子。電荷存儲存儲器器件 的編程僅會導(dǎo)致向其電荷存儲元件添加更多的電荷。因此，在編程操作之前，必須移除(或 擦除)在存儲器單元的電荷存儲元件中的已有電荷。當(dāng)一起(即，在一次快閃中)電擦除 整個(gè)單元陣列200、或該陣列的大量單元組時(shí)，諸如EEPR0M的非易失性存儲器被稱為“快閃”EEPR0M。一旦被擦除，然后，可以重新編程該組單元?？梢黄鸩脸脑摻M單元可以包括 一個(gè)或多個(gè)可尋址的擦除單元300。擦除單元或塊300通常存儲一頁或多頁數(shù)據(jù)，頁是編 程和讀取的最小單位，雖然可以在單個(gè)操作中編程或讀多于一頁。每頁通常存儲一個(gè)或多 個(gè)數(shù)據(jù)扇區(qū)，扇區(qū)的尺寸由主機(jī)系統(tǒng)來限定。一個(gè)例子是遵循隨磁盤驅(qū)動器建立的標(biāo)準(zhǔn)的 512字節(jié)的用戶數(shù)據(jù)加上關(guān)于用戶數(shù)據(jù)和/或其所存儲在的該塊的管理開銷信息的一些字 節(jié)的扇區(qū)。在圖6所示的例子中，存儲器陣列200中的各個(gè)存儲器單元可由諸如WLO-WLy 的字線42和諸如BLO-BLx的位線36來訪問。該存儲器被組織為擦除塊，比如擦除塊0、
1......m..。也參考圖5A和5B，如果NAND串50包含16個(gè)存儲器單元，則該陣列中的第一
堆NAND串將可由選擇線44和諸如WL0到WL15的字線42來訪問。擦除塊0被組織為具有 一起擦除的第一堆NAND串的所有存儲器單元。在另一存儲器架構(gòu)中，可以一起擦除多于一 堆的NAND串。二進(jìn)制(SLC)和多狀態(tài)(MLC)存儲器劃分的例子如之前所述，非易失性存儲器的例子由場效應(yīng)晶體管的陣列形成，每個(gè)場效應(yīng)晶 體管具有在其溝道區(qū)和其控制柵極之間的電荷存儲層。電荷存儲層或單元可以存儲一范圍 的電荷，帶來對于每個(gè)場效應(yīng)晶體管的一范圍的閾值電壓?？赡艿拈撝惦妷旱姆秶缍葹?閾值窗。當(dāng)該閾值窗被劃分為閾值電壓的多個(gè)子范圍或區(qū)時(shí)，每個(gè)可分辨的區(qū)用于表示存 儲器單元的不同存儲器狀態(tài)?？梢杂梢粋€(gè)或多個(gè)二進(jìn)制位來編碼多個(gè)存儲器狀態(tài)。圖7圖示具有每個(gè)單元處于兩個(gè)可能狀態(tài)之一的全體單元的二進(jìn)制存儲器。每個(gè) 存儲器單元的閾值窗被單個(gè)分界電平劃分為兩個(gè)不同區(qū)域。如圖7(0)所示，在讀取期間， 在較低區(qū)域和較高區(qū)域之間的讀取分界電平rVl用于確定單元的閾值電平位于哪個(gè)區(qū)域。 如果該單元的閾值位于較低區(qū)域中則其處于"已擦除"狀態(tài)中，且如果其閾值位于較高區(qū) 域中則處于"已編程"狀態(tài)。圖7(1)圖示存儲器初始地具有處于"已擦除"狀態(tài)中的所 有其單元。圖7(2)圖示一些單元被編程到"已編程"狀態(tài)。1位或二進(jìn)制碼用于編碼這些 存儲器狀態(tài)。例如，位值“1”表示“已擦除”狀態(tài)，且“0”表示“已編程”狀態(tài)。通常，通過 施加一個(gè)或多個(gè)編程電壓脈沖來進(jìn)行編程。在每個(gè)脈沖之后，感測該單元來驗(yàn)證閾值是否 已經(jīng)移動超出驗(yàn)證分界電平vVl。具有這種存儲器單元?jiǎng)澐值拇鎯ζ鞅环Q為"二進(jìn)制"存 儲器或單電平單元("SLC")存儲器。將看到，二進(jìn)制或SLC存儲器以寬的錯(cuò)誤余量來操 作，因?yàn)檎麄€(gè)閾值窗僅被兩個(gè)區(qū)域占據(jù)。圖8圖示具有每個(gè)單元處于八個(gè)可能狀態(tài)之一的全體單元的多狀態(tài)存儲器。每個(gè) 存儲器單元的閾值窗由至少七個(gè)分界電平劃分為八個(gè)不同區(qū)域。如圖8(0)所示，在讀取 期間，使用讀取分界電平rVl到rV7來確定單元的閾值電平位于哪個(gè)區(qū)域。如果該單元的 閾值位于最低區(qū)域中則其處于"已擦除"狀態(tài)中，且如果其閾值位于較高區(qū)域中則處于多 個(gè)"已編程"狀態(tài)之一。圖8(1)圖示存儲器初始地具有處于"已擦除"狀態(tài)的所有其單 元。圖8(2)圖示一些單元被編程到"已編程"狀態(tài)。具有較低位、中間位和較高位的3位 碼可以用于表示八個(gè)存儲器狀態(tài)的每個(gè)。例如，分別由“111”、“011”、“001”、“101”、“100”、 “000”、“010” 和“ 110” 表示“0”、“ 1 ”、“2”、“3”、“4”、“5”、“6” 和“7” 狀態(tài)。通常，通過施加 一個(gè)或多個(gè)編程電壓脈沖來進(jìn)行編程。在每個(gè)脈沖之后，感測該單元來驗(yàn)證該閾值是否已 經(jīng)移動超出作為驗(yàn)證分界電平vVl到vV7之一的基準(zhǔn)。具有這種存儲器單元?jiǎng)澐值拇鎯ζ鞅环Q為"多狀態(tài)"存儲器或多電平單元("MLC")存儲器。類似地，存儲4位碼的存儲器將具有較低位、第一中間位、第二中間位和較高位， 表示十六個(gè)狀態(tài)的每個(gè)。通過至少15個(gè)分界電平來將閾值窗分界為十六個(gè)不同區(qū)域。隨著存儲器的有限閾值窗被劃分為更多區(qū)域，編程和讀取的分辨率將必然變得更 精細(xì)。因此，多狀態(tài)或MLC存儲器需要以與具有較少的區(qū)域的存儲器相比更窄的錯(cuò)誤余量 來操作。換句話說，錯(cuò)誤率隨著在每個(gè)單元中存儲的位數(shù)量而增加。通常，錯(cuò)誤率隨著每個(gè) 單元中存儲的位的數(shù)量而增加。通常，錯(cuò)誤率隨著閾值窗中的劃分的區(qū)域的數(shù)量而增加。通過錯(cuò)誤校IH碼(“ECC”)的校IH快閃存儲器容易出錯(cuò)。為了保證無錯(cuò)誤的數(shù)據(jù)，實(shí)施錯(cuò)誤校正碼(“ECC”)來校正 錯(cuò)誤。圖9示意性地圖示包含ECC字段的數(shù)據(jù)頁。如結(jié)合圖4和圖6A描述的，通過并行 工作的對應(yīng)頁的感測模塊來并行編程和讀取一個(gè)物理頁的存儲器單元。當(dāng)每個(gè)存儲器單元 存儲多位數(shù)據(jù)時(shí)，將存在與每個(gè)物理頁相關(guān)的多個(gè)數(shù)據(jù)頁。數(shù)據(jù)頁70’包括用戶部分72’ 和系統(tǒng)部分74’。用戶部分72’用于存儲用戶數(shù)據(jù)。系統(tǒng)部分74’通常由存儲器系統(tǒng)使用 來存儲系統(tǒng)數(shù)據(jù)。ECC被包括在系統(tǒng)數(shù)據(jù)中。對數(shù)據(jù)頁計(jì)算ECC。通常，通過控制器102中 的ECC處理器62計(jì)算ECC(見圖1)。在從主機(jī)接收數(shù)據(jù)時(shí)，一頁數(shù)據(jù)階段性存儲在控制器102中，且通過ECC處理器62 來計(jì)算其ECC 76，。然后，并入了該ECC的數(shù)據(jù)頁被寫入到存儲器陣列200。通常，當(dāng)讀取 該數(shù)據(jù)頁時(shí)，數(shù)據(jù)頁被鎖存在數(shù)據(jù)鎖存器430中，且從I/O電路440移出到控制器102。在 控制器102處，將該數(shù)據(jù)頁的現(xiàn)有ECC與對讀取的數(shù)據(jù)計(jì)算的ECC的第二版本相比較。ECC 通常包括用于快速檢測數(shù)據(jù)頁中的任何錯(cuò)誤的錯(cuò)誤檢測碼("EDC")。如果EDC指示在讀 取的數(shù)據(jù)頁中存在任何錯(cuò)誤，則調(diào)用ECC來校正在讀取的數(shù)據(jù)頁中的出錯(cuò)位?？梢栽O(shè)計(jì)ECC來校正任何數(shù)量的錯(cuò)誤位。其需要校正的位越多，該ECC將越復(fù)雜 且越多計(jì)算量。為了質(zhì)量保證，基于在存儲器器件的壽命末期("E0L")的預(yù)期最差情況 單元錯(cuò)誤率("CER")來設(shè)計(jì)傳統(tǒng)ECC。因此，它們需要校正高達(dá)統(tǒng)計(jì)錯(cuò)誤總體的遠(yuǎn)在尾 端的最大數(shù)量的錯(cuò)誤位。圖10A示出全體的百分比在各種范圍的標(biāo)準(zhǔn)偏差o的錯(cuò)誤率的正態(tài)分布。例如， 總體的僅2. 1 %位于從2 o到3o的范圍內(nèi)?？傮w的僅0. 1 %位于從3 o到4o的范圍內(nèi)。圖10B圖示表格格式的圖10A的分布?？梢钥闯?，總體中的僅E-09或十億分之一 超出6o。在該表格中的最后列示出了最差情況下的示例存儲器器件的估計(jì)錯(cuò)誤率。例如， 總體的5 %將具有1個(gè)錯(cuò)誤位，總體的0. 135 %將具有4個(gè)錯(cuò)誤位，且總體的十億分之一將 具有42個(gè)錯(cuò)誤位。考慮125個(gè)存儲卡的樣本。每個(gè)卡具有16GB的容量，每個(gè)數(shù)據(jù)頁2KB。這達(dá)到每 個(gè)頁為2KB的十億頁的總數(shù)。為了保證125個(gè)存儲卡的樣本中沒有一個(gè)頁將在卡的壽命末 期具有錯(cuò)誤，將需要能夠校正高達(dá)42位的ECC。在存儲器的壽命期間的錯(cuò)誤如上所述，通常設(shè)計(jì)ECC來校正預(yù)計(jì)的在存儲器的可用壽命期間的任何錯(cuò)誤。這 些錯(cuò)誤來自于大量源。圖11是列出快閃存儲器的主要錯(cuò)誤源的表格。圖11(A)示出作為在寫入頁之后出現(xiàn)的位錯(cuò)誤的來自寫入后的錯(cuò)誤Epw(Nctc)的第一源。在快閃存儲器中，“編程”指將單元的 閾值從已擦除狀態(tài)增加的處理。該術(shù)語將與"寫入"可交換地使用。錯(cuò)誤率隨著編程-擦 除循環(huán)的數(shù)量NCTe而增加。在數(shù)據(jù)已被寫到単元之后，盡管通過了驗(yàn)證操作，但是數(shù)據(jù)可能 仍然由于兩個(gè)原因而出錯(cuò)。寫之后的錯(cuò)誤的第一原因是由于未被驗(yàn)證操作檢測到的過編程 (over-programming)。當(dāng)要同時(shí)編程多個(gè)存儲器單元時(shí)可能發(fā)生過編程。這是因?yàn)橛捎诎?括存儲器単元的半導(dǎo)體器件的結(jié)構(gòu)和操作中的小變化，每個(gè)存儲器單元的特征不同；因此， 通常將出現(xiàn)不同単元的編程速度方面的變化。這導(dǎo)致存儲器単元比其他更快地變?yōu)橐丫?程，且導(dǎo)致一些存儲器単元將被編程到與意圖的不同狀態(tài)的可能性。多個(gè)存儲器単元的更 快編程可能導(dǎo)致過沖(over-shooting)期望的閾值電壓電平范圍，產(chǎn)生被存儲的數(shù)據(jù)中的
日灰。通常，當(dāng)正編程數(shù)據(jù)時(shí)，該器件的編程-驗(yàn)證處理將檢查存儲器単元的編程的閾 值電壓是否高于將當(dāng)前狀態(tài)與相鄰較低編程狀態(tài)相分界的參考電平。但是，編程-驗(yàn)證不 知道該編程的閾值電壓高于該參考電平多少。因此，器件通常不保證對閾值電壓的上限。 一些器件進(jìn)行檢查來查看軟編程處理(以下描述)是否將閾值電壓升高得太高；但是，這些 器件不進(jìn)行檢查來查看常規(guī)編程處理是否將閾值電壓升高得太高。因此，將閾值電壓升高 得超出期望狀態(tài)的范圍的過編程可能不被察覺地發(fā)生。過編程可能導(dǎo)致存儲器單元過沖到 下一已編程狀態(tài)，且因此存儲不正確的數(shù)據(jù)。將在隨后的讀取操作中檢測到該錯(cuò)誤，其中， 通常將相對于分界給定存儲器狀態(tài)的閾值范圍的下限和上限來檢查單元的編程的閾值?？?以在美國專利第 5，321，699,5, 386，422,5, 469，444,5, 602，789,6, 134，140,6, 914，823 和 6，917，542號中找到關(guān)于過編程的更多信息。寫之后的錯(cuò)誤的第二原因在于由于存儲元件之間的場耦合而導(dǎo)致的在存儲的電 荷電平中的明顯偏移。該耦合的程度必然隨著存儲器單元陣列的尺寸降低而增加，這由于 集成電路制造技術(shù)的改進(jìn)而發(fā)生。該問題在已在不同時(shí)間被編程的兩組相鄰單元之間最明 顯地發(fā)生。一組單元被編程以向?qū)?yīng)于一個(gè)數(shù)據(jù)集的其存儲元件添加ー個(gè)水平的電荷。在 用第二數(shù)據(jù)集編程第二組單元之后，由于電荷對與第一組存儲元件電容性耦合的第二組存 儲元件的影響，因此從第一組單元的存儲元件讀取的電荷電平通常顯得與已編程的不同。 具體地，當(dāng)被感測時(shí)，存儲器単元將顯得具有比其更少擾動時(shí)更高的閾值電平(或被更多 編程)。這也已知為Yupin效應(yīng)，且這在美國專利第5，867，429號中描述，該專利通過全部 引用被合并于此。該專利描述了物理地相互隔離兩組存儲元件，或考慮當(dāng)讀取第一組存儲 元件時(shí)電荷對第二組存儲元件的影響。圖11⑶示出作為由于在EOL處的數(shù)據(jù)保留而導(dǎo)致的位錯(cuò)誤的錯(cuò)誤Edk(T，Ncyc)的 第二源。該錯(cuò)誤率隨著溫度T和編程-擦除循環(huán)的數(shù)量NCTe而增加。該數(shù)據(jù)錯(cuò)誤由于該器 件的歷史。其通常涉及依賴于對環(huán)境、例如溫度的存儲器器件暴露的數(shù)據(jù)保留問題。隨著 時(shí)間，實(shí)際存儲的電荷水平可能緩慢地泄漏棹，使得編程的閾值降低。隨著在每個(gè)存儲器單元中存儲的狀態(tài)的數(shù)量増加，對存儲元件上的已編程電荷電 平的任何偏移的容忍度降低。由于隨著在每個(gè)存儲器單元存儲元件上存儲的狀態(tài)的數(shù)量增 カロ，必然使得為每個(gè)存儲狀態(tài)設(shè)計(jì)的電荷的范圍更窄并被放置得更靠近地在一起，所以必 須以增加的精確度來進(jìn)行編程，且降低可以容忍的在存儲電荷電平的任何編程后偏移的程度。當(dāng)編程和讀取一個(gè)單元時(shí)以及當(dāng)讀取、編程和擦除具有與該單元的某程度的電耦合的 其他單元、比如相同列或行中的其他單元和共享一個(gè)線或節(jié)點(diǎn)的其他單元時(shí)，可以創(chuàng)建對 在該單元中存儲的電荷的實(shí)際干擾。圖11 (C)示出作為由于讀取干擾而導(dǎo)致的位錯(cuò)誤的錯(cuò)誤Ekd(Nk，Nctc)的第三源。該 錯(cuò)誤率隨著讀取的數(shù)量和編程-擦除循環(huán)的數(shù)量NeTC而增加。對快閃存儲器的一個(gè)重要考慮是隨著其使用老化，其具有耐用性問題。當(dāng)重復(fù)編 程和擦除一個(gè)單元時(shí)，通過對電介質(zhì)遂穿，電荷在浮置柵極20中來回進(jìn)出。每次一些電荷 可能變得被捕獲在電介質(zhì)中，且將修改單元的閾值。通過循環(huán)計(jì)數(shù)NeTC(也已知為"熱計(jì) 數(shù)")來測量單元已經(jīng)歷的編程-擦除循環(huán)的數(shù)量。通過重復(fù)循環(huán)，對于給定的擦除塊，Nctc 的值增加，使得該塊中的單元的閾值窗逐漸變窄。因此，編程_擦除循環(huán)效應(yīng)將顯著影響圖 11中列出的所有錯(cuò)誤源。圖12是示出在示例存儲器器件的壽命的初期和末期該器件的估計(jì)的總錯(cuò)誤的表 格。圖12(A)示出來自圖11(A)到圖11(C)中列出的三個(gè)源的總錯(cuò)誤為Etqt(Ncyc，Ne)= Epw (NCYC) +Edr (T，Ncyc) +EJJ, (Ne, Ncyc)。圖12⑶示出當(dāng)該存儲器相對較新(低NCTC)但已在85°C下烘烤了 5年且已經(jīng)被讀 取106次時(shí)的估計(jì)Etqt。對各個(gè)分量錯(cuò)誤的估計(jì)是EPff(l) 3，Edk(85°C，1) 2，且Ekd(1M， 1) 0。這些產(chǎn)生了總的估計(jì)錯(cuò)誤Etqt(1，1M) = 3+2+0 = 5位。圖12(C)示出了當(dāng)存儲器接近器件的壽命末期("E0L")時(shí)的估計(jì)Etqt。其特征 為高編程_擦除循環(huán)= 10K)，其他參數(shù)類似于圖12 (B)的參數(shù)。對各個(gè)分量錯(cuò)誤的估 計(jì)是EPW(10K) 10，Ede(85°C,10K) 10，且EKD(1M，10K) 1。這些產(chǎn)生了總的估計(jì)錯(cuò)誤 Etot(10K, 1M) = 10+10+1 = 21 位。在圖11和圖12中描述的三個(gè)錯(cuò)誤源中，通常，由于讀取干擾而導(dǎo)致的錯(cuò)誤不 如由于寫入導(dǎo)致的錯(cuò)誤￡ 和由于數(shù)據(jù)保存而導(dǎo)致的錯(cuò)誤EDK顯著?？梢酝ㄟ^周期性地在 “讀清洗(read scrub) ”操作中刷新單元的閾值電平來減少數(shù)據(jù)保留錯(cuò)誤。為了校正可能在存儲器中出現(xiàn)的各種錯(cuò)誤，尤其是在寫之后出現(xiàn)的錯(cuò)誤，使用 EEC (先前結(jié)合圖9描述)。但是，使用ECC校正錯(cuò)誤將消耗處理時(shí)間，且其需要校正的位越 多，需要的計(jì)算時(shí)間越多。通過使用能夠校正大量錯(cuò)誤位的強(qiáng)ECC，存儲器性能被降低?？?以實(shí)施另外的專用硬件來在合理時(shí)間量內(nèi)來進(jìn)行ECC。這種專用硬件可能在控制器ASICS 片上占據(jù)相當(dāng)量的空間。圖13是圖示傳統(tǒng)的ECC必須被設(shè)計(jì)來校正最差情況總錯(cuò)誤Etot的表格。這將是 具有高編程-擦除循環(huán)計(jì)數(shù)和數(shù)據(jù)保持規(guī)范的在壽命末期的器件。對于在圖12(C)給出的 例子，ECC必須能夠校正至少21個(gè)錯(cuò)誤位。從較高密度存儲器部分向較低錯(cuò)誤率存儲器部分適應(yīng)性重寫數(shù)據(jù)來控制錯(cuò)誤率根據(jù)本發(fā)明的一般方面，具有存儲器單元的陣列的快閃存儲器被配置有第一部分 和第二部分。該第二部分以更高密度存儲數(shù)據(jù)，但用比第一部分更小的錯(cuò)誤余量來操作。為 了有效存儲，數(shù)據(jù)被寫到第二部分。然后，該數(shù)據(jù)被讀回以檢查過量的錯(cuò)誤位。如果錯(cuò)誤位 超過了預(yù)定量，則該數(shù)據(jù)被重寫到更少錯(cuò)誤傾向的第一部分。這對由于將數(shù)據(jù)寫到存儲器 而產(chǎn)生的錯(cuò)誤位的最大數(shù)量施加了限制。在錯(cuò)誤率的統(tǒng)計(jì)分布中，該限制表示對該分布的 數(shù)量標(biāo)準(zhǔn)偏差的限制，以便可以忽略(具有更高錯(cuò)誤率的)分布的遠(yuǎn)尾端。這允許設(shè)計(jì)更小和更有效的錯(cuò)誤校正碼(“ECC”)用于校正較少數(shù)量的錯(cuò)誤位，由此改善存儲器的性能并降低成本。圖14A圖示根據(jù)本發(fā)明的優(yōu)選實(shí)施例的被劃分為兩個(gè)部分的存儲器陣列。存儲器單元的陣列200被劃分為第一部分410和第二部分420。第二部分420具有被配置為高密度存儲的存儲器單元，每個(gè)單元存儲多位的數(shù)據(jù)。第一部分410具有被配置為較低密度存儲的存儲器單元，每個(gè)單元存儲比第二部分更少數(shù)量的位。例如，相比于第二部分中的3位數(shù)據(jù)，第一部分中的存儲器單元被配置以存儲I位數(shù)據(jù)。鑒于先前的討論，第一部分將以比第二部分寬得多的錯(cuò)誤余量來操作。因此，第一部分中的存儲器操作將具有比第二部分中的更少的錯(cuò)誤。 題為 “Selective Operation of a Multi-state Non-volatile Memory Systemin a Binary Mode”的美國專利號第6，456，528號公開了一種快閃非易失性存儲器,具有通常在多于兩個(gè)狀態(tài)中操作的存儲器單元，但所選的存儲器單元僅在兩個(gè)狀態(tài)中操作，以便在兩狀態(tài)操作期間提供增加的余量。這允許在兩個(gè)狀態(tài)中操作的存儲器單元的更快的編程和更長的操作壽命，此時(shí)比起多狀態(tài)操作提供的數(shù)據(jù)存儲器的增加密度，更期望具有這些優(yōu)點(diǎn)。US 6，456，528的整個(gè)公通過參考合并于此。當(dāng)要向存儲器陣列200寫入到來的數(shù)據(jù)頁時(shí)，為了效率和高容量，優(yōu)選其被存儲在高密度的第二部分中。因此，該數(shù)據(jù)頁的第一副本被寫到第二部分。稍后，在"寫入后讀取"中讀回該數(shù)據(jù)頁的第一副本以確定是否存在任何錯(cuò)誤。這通過與可能被緩存的原始副本的比較或通過檢查ECC的EDC部分來實(shí)現(xiàn)。確定在讀取的副本中的錯(cuò)誤位的數(shù)量是否超出了預(yù)定量。如果錯(cuò)誤位的數(shù)量沒有超出預(yù)定量，則在第二部分中存儲的第一副本被認(rèn)為有效。對數(shù)據(jù)頁的隨后讀取將來自于第二部分中的第一副本，且將由控制器處的ECC來校正任何錯(cuò)誤。如先前結(jié)合圖11所述的，在編程期間的驗(yàn)證處理僅檢查欠編程(under-programming)而不檢查過編程。因此，在已經(jīng)編程-驗(yàn)證了數(shù)據(jù)頁之后可能仍然存在錯(cuò)誤。將采取針對所有分界電平的讀操作(見圖7和圖8)來檢測該數(shù)據(jù)頁中的任何錯(cuò)誤。另外，相鄰單元的隨后編程的Yupin效應(yīng)可能干擾所考慮的數(shù)據(jù)頁，且偏移視在的感測結(jié)果。因此，讀回應(yīng)該至少在可能對當(dāng)前數(shù)據(jù)頁具有顯著Yupin影響的所有相鄰單元的編程之后。在另一實(shí)施例中，讀回是在包含所考慮的數(shù)據(jù)頁的塊中的所有單元都結(jié)束編程之后。在美國專利第6，913，823,6, 917，542和7，009，889號中也公開了 “寫入后讀取”，
它們的全部公開通過參考合并于此。圖14B圖示將數(shù)據(jù)頁的第二副本重寫到圖14A的存儲器陣列的第一部分中。在寫入后讀取檢測到數(shù)據(jù)頁中的錯(cuò)誤位的數(shù)量已經(jīng)超過預(yù)定量之后，該數(shù)據(jù)頁的第二副本被重寫到第一部分。該第二副本是可能被緩存或在另一實(shí)施例中通過取得第一副本并用ECC校正錯(cuò)誤位的原始數(shù)據(jù)的第二副本。在第二副本被寫到第一部分中之后，其將替換第二部分中的第一副本而作為有效副本。第一副本將變?yōu)閺U棄的，且在控制器(見圖I)的固件中實(shí)現(xiàn)的塊管理系統(tǒng)中的目錄將被更新到對第二副本的直接的隨后訪問。在一個(gè)優(yōu)選實(shí)施例中，第一部分使每個(gè)存儲單元存儲一位數(shù)據(jù)，且第二部分使每個(gè)存儲單元存儲多于一位數(shù)據(jù)。圖15是圖示根據(jù)圖14A和圖14B中描述的實(shí)施例的寫入后讀取和適應(yīng)性重寫的處理的流程圖。步驟500 :將存儲器配置為第一和第二部分，第一部分具有用比第二部分的錯(cuò)誤余量更大的錯(cuò)誤余量來操作的存儲器單元。步驟510 :將一組輸入數(shù)據(jù)的第一副本編程在第二部分中。步驟520 :在預(yù)定時(shí)間之后從第二部分中讀取第一副本以檢查錯(cuò)誤。步驟530 :錯(cuò)誤超出了預(yù)定數(shù)量的錯(cuò)誤位？如果是，前進(jìn)到步驟540。否則，前進(jìn)到 步驟550。步驟540 :將該組輸入數(shù)據(jù)的第二副本編程在第一部分中。步驟550 :標(biāo)識最后寫入的副本作為有效數(shù)據(jù)用于隨后的讀取。步驟560 :該組輸入數(shù)據(jù)完成存儲在非易失性存儲器中。在替換的實(shí)施例中，第一部分用作用于到來的數(shù)據(jù)的緩存，因此輸入數(shù)據(jù)的緩存副本被編程到該緩存中。然后，該數(shù)據(jù)的第一副本被編程到第二部分中。如果寫入后讀取沒有檢測到第一副本中的過量錯(cuò)誤，則第一副本將被視為有效，且隨后的讀取將被導(dǎo)向訪問第一副本。另一方面，如果寫入后讀取檢測到第一副本中的過量錯(cuò)誤，則在第一部分中的緩存的副本將替換第二部分中的第一副本而作為有效數(shù)據(jù)。該第一副本將變?yōu)閺U棄的，且在控制器(見圖I)的固件中實(shí)現(xiàn)的塊管理系統(tǒng)中的目錄將更新為對緩存的副本的直接隨后訪問。題為“Multi-stateNon-volatile Flash Memory Capable of Being its Own TwoState Write Cache”的美國專利第5，930，167號公開了具有兩個(gè)部分的快閃存儲器陣列。第一部分被配置為每單元存儲一位，且第二部分被配置為每單元存儲多于一位。第一部分擔(dān)當(dāng)?shù)兔芏葘懭刖彺?。到來的?shù)據(jù)首先被緩存在該第一部分中。稍后，在后臺，緩存的數(shù)據(jù)被傳輸?shù)骄哂懈叽鎯γ芏鹊牡诙糠?。US 5，930，167的整個(gè)通過參考合并于此。在優(yōu)選實(shí)施例中，第一部分進(jìn)一步被提供有第一區(qū)塊(section)和第二區(qū)塊。到來的數(shù)據(jù)被緩存在第一部分的第一區(qū)塊中，且該數(shù)據(jù)的第一副本被寫到第二部分。然后，第二部分中的第一副本被讀回以檢查過量錯(cuò)誤位。如果錯(cuò)誤位超過預(yù)定量，則到來的數(shù)據(jù)的第二副本被寫到第一部分的第二區(qū)塊。圖16A圖示根據(jù)本發(fā)明的優(yōu)選實(shí)施例的被劃分為兩個(gè)部分且第一部分被提供有緩存區(qū)塊和重寫區(qū)塊的存儲器陣列。如圖14A中，存儲器單元的陣列200被劃分為第一部分410和第二部分420。第二部分420具有被配置為高密度存儲器的存儲器單元，每個(gè)單元存儲多位數(shù)據(jù)。第一部分410具有被配置為較低密度存儲器的存儲器單元，每個(gè)單元存儲比第二部分更少數(shù)量的位。因此，第一部分用比第二部分更寬的錯(cuò)誤余量來操作。第一部分410進(jìn)一步被提供有用于緩存到來的數(shù)據(jù)的第一區(qū)塊411和用于存儲來自第二部分的重寫的第二區(qū)塊412。當(dāng)要向存儲器陣列200寫入到來的數(shù)據(jù)頁時(shí)，緩存的副本被緩存在第一部分410的第一區(qū)塊411中。為了效率和高容量，第一副本優(yōu)選存儲在高密度的第二部分中。因此，該數(shù)據(jù)頁的第一副本被寫到第二部分。
根據(jù)另一優(yōu)選實(shí)施例，存儲器陣列被提供有在集成電路芯片上的數(shù)據(jù)鎖存器集，通過將第一副本和緩存的副本加載到該數(shù)據(jù)鎖存器集中并在該數(shù)據(jù)鎖存器集處進(jìn)行比較來實(shí)現(xiàn)對第一副本中的錯(cuò)誤位的檢查。通過不在控制器處進(jìn)行比較，數(shù)據(jù)無須被切出到控制器，因此可以節(jié)省很多時(shí)間。圖I示出用于進(jìn)行數(shù)據(jù)比較的在芯片上的數(shù) 據(jù)鎖存器430。圖16B圖示根據(jù)寫入后讀取的優(yōu)選實(shí)施例的頁比較技術(shù)。在“寫入后讀取”中讀回第二部分中的數(shù)據(jù)頁的第一副本來確定是否存在任何錯(cuò)誤。這通過與緩存的副本相比較來實(shí)現(xiàn)。如果錯(cuò)誤位的數(shù)量沒有超出預(yù)定量，則在第二部分中存儲的第一副本被認(rèn)為有效。緩存的副本將變?yōu)閺U棄的，且在控制器(見圖I)的固件中實(shí)現(xiàn)的塊管理系統(tǒng)中的目錄將更新到對該第一副本的直接隨后訪問。對數(shù)據(jù)頁的隨后讀取將來自于第二部分中的第一副本，且將在控制器處通過ECC來校正任何錯(cuò)誤。圖16C圖示在寫入后讀取已確定在第二部分中的數(shù)據(jù)頁中的過量錯(cuò)誤之后對第一部分的重寫。在寫入后讀取檢測到第一副本的數(shù)據(jù)頁中的錯(cuò)誤位的數(shù)量超過了預(yù)定量之后，該數(shù)據(jù)頁的第二副本被重寫到第一部分410的第二區(qū)塊412。第二副本取自緩存的副本。在第二副本已被寫到第一部分的第二區(qū)塊412之后，其將替換第二部分中的第一副本。第一副本和緩存的副本將變?yōu)閺U棄的，且在控制器(見圖I)的固件中實(shí)現(xiàn)的塊管理系統(tǒng)中的目錄將被更新為對第二副本的直接隨后訪問。圖17是圖示根據(jù)圖16A到圖16C中描述的實(shí)施例的寫入后讀取和適應(yīng)性重寫的處理的流程圖。步驟600 :將存儲器配置為第一和第二部分，該第一部分具有用比第二部分的錯(cuò)誤余量更大的錯(cuò)誤余量來操作的存儲器單元。步驟602 :將一組輸入數(shù)據(jù)的緩存的副本編程在第一部分的第一區(qū)塊中。步驟610 :將該組輸入數(shù)據(jù)的第一副本編程在第二部分中。步驟620 :在預(yù)定時(shí)間之后從該第二部分中讀取第一副本以檢查錯(cuò)誤。步驟630 :錯(cuò)誤超出了預(yù)定數(shù)量的錯(cuò)誤位？如果是，繼續(xù)到步驟632。否則，繼續(xù)到步驟650。步驟632 :從第一部分的第一區(qū)塊中讀取該組輸入數(shù)據(jù)的緩存的副本。步驟642 :將緩存的副本作為該組輸入數(shù)據(jù)的第二副本編程在第一部分的第二區(qū)塊中。步驟650 :標(biāo)識最后寫入的副本作為有效數(shù)據(jù)用于隨后的讀取。步驟660 :該組輸入數(shù)據(jù)完成存儲在非易失性存儲器中。為了例示和描述的目的已經(jīng)呈現(xiàn)了對本發(fā)明的以上詳細(xì)描述。不意圖窮舉本發(fā)明或?qū)⑵湎拗频剿_的精確形式。考慮到上述教導(dǎo)，許多修改和變化是可能的。選擇所描述的實(shí)施例以便最佳地說明本發(fā)明的原理和其實(shí)際的應(yīng)用，從而使得本領(lǐng)域技術(shù)人員能夠在各種實(shí)施例中以及通過適合于所構(gòu)思的具體用途的各種修改來最佳地使用本發(fā)明。意圖本發(fā)明的范圍由附于此的權(quán)利要求限定。
權(quán)利要求
1.ー種操作非易失性存儲器的方法，包括 將所述存儲器配置為第一和第二部分，第一部分具有以比第二部分的錯(cuò)誤余量更大的錯(cuò)誤余量來操作的存儲器単元； 將ー組輸入數(shù)據(jù)的第一副本編程在第二部分中； 在預(yù)定時(shí)間之后從所述第二部分中讀取該第一副本以檢查錯(cuò)誤；以及如果該第一副本中的錯(cuò)誤小于預(yù)定數(shù)量的錯(cuò)誤位，則將該第一副本標(biāo)識為在隨后的讀取操作中的有效數(shù)據(jù)；否則 將該組輸入數(shù)據(jù)的第二副本編程在該第一部分中，并將所述第二副本標(biāo)識為在隨后的讀取操作中的有效數(shù)據(jù)。
2.根據(jù)權(quán)利要求I的方法，還包括 在所述第一部分中提供第一和第二區(qū)塊，第一區(qū)塊用于緩存輸入數(shù)據(jù)，第二區(qū)塊用于在發(fā)現(xiàn)該第一副本中的錯(cuò)誤超過預(yù)定數(shù)量的錯(cuò)誤位之后重寫該組數(shù)據(jù)的第二副本； 將輸入數(shù)據(jù)的緩存的副本編程到第一區(qū)塊；以及 其中，該第二副本的所述編程基于該緩存的副本，且將該第二副本編程到第一部分的第二區(qū)塊中。
3.根據(jù)權(quán)利要求I的方法，其中 在具有數(shù)據(jù)鎖存器集的集成電路芯片上形成所述存儲器；以及 所述讀取第一副本來檢查錯(cuò)誤還包括 將第一副本和緩存的副本讀取到該數(shù)據(jù)鎖存器集；以及 在該數(shù)據(jù)鎖存器集處比較該第一副本和該緩存的副本。
4.根據(jù)權(quán)利要求I的方法，其中 所述預(yù)定時(shí)間是對可能明顯干擾該組輸入數(shù)據(jù)的相鄰存儲器単元的編程的完成。
5.根據(jù)權(quán)利要求I的方法，其中 所述預(yù)定時(shí)間是對包含該組輸入數(shù)據(jù)的塊中的所有存儲器単元的編程的完成。
6.根據(jù)權(quán)利要求I的方法，還包括 提供ECC用于校正至少預(yù)定量的錯(cuò)誤。
7.根據(jù)權(quán)利要求I的方法，還包括 提供ECC，用于校正比預(yù)定數(shù)量的錯(cuò)誤位明顯更大數(shù)量的錯(cuò)誤位。
8.ー種操作非易失性存儲器的方法，包括 將所述存儲器配置為第一和第二部分，第一部分具有以比第二部分的錯(cuò)誤余量更大的錯(cuò)誤余量來操作的存儲器単元，并用于緩存輸入數(shù)據(jù)； 將ー組輸入數(shù)據(jù)的緩存的副本編程到第一部分中； 將該組輸入數(shù)據(jù)的第一副本編程到第二部分中； 在預(yù)定時(shí)間之后從所述第二部分中讀取該第一副本以檢查錯(cuò)誤；以及如果該第一副本中的錯(cuò)誤小于預(yù)定數(shù)量的錯(cuò)誤位，將該第一副本標(biāo)識為在隨后的讀取操作中的有效數(shù)據(jù)；否則 將該緩存的副本標(biāo)識為在隨后的讀取操作中的有效數(shù)據(jù)。
9.根據(jù)權(quán)利要求8的方法，其中 在具有數(shù)據(jù)鎖存器集的集成電路芯片上形成所述存儲器；以及所述讀取第一副本來檢查錯(cuò)誤還包括 將該第一副本和該緩存的副本讀取到該數(shù)據(jù)鎖存器集；以及 在該數(shù)據(jù)鎖存器集處比較該第一副本和該緩存的副本。
10.根據(jù)權(quán)利要求8的方法，其中 所述預(yù)定時(shí)間是對可能明顯干擾該組輸入數(shù)據(jù)的相鄰存儲器単元的編程的完成。
11.一種存儲器，包括 具有第一和第二部分的非易失性存儲器単元的陣列，第一部分具有以比第二部分的錯(cuò)誤余量更大的錯(cuò)誤余量來操作的存儲器単元； 控制器，用于控制該存儲器的操作，所述操作包括 將ー組輸入數(shù)據(jù)的第一副本編程到該第二部分中； 在預(yù)定時(shí)間之后從該第二部分中讀取該第一副本以檢查錯(cuò)誤；以及如果該第一副本中的錯(cuò)誤小于預(yù)定數(shù)量的錯(cuò)誤位，則將該第一副本標(biāo)識為在隨后的讀取操作中的有效數(shù)據(jù)；否則 將該組輸入數(shù)據(jù)的第二副本編程到第一部分中，且將該第二副本標(biāo)識為在隨后的讀取操作中的有效數(shù)據(jù)。
12.根據(jù)權(quán)利要求11的存儲器，還包括 在該第一部分中的第一和第二區(qū)塊，第一區(qū)塊用于緩存輸入數(shù)據(jù)，第二區(qū)塊用于在發(fā)現(xiàn)第一副本中的錯(cuò)誤超過預(yù)定數(shù)量的錯(cuò)誤位之后重寫該組數(shù)據(jù)的第二副本；以及其中，所述操作還包括 將輸入數(shù)據(jù)的緩存的副本編程到第一區(qū)塊；以及 其中，所述第二副本的編程基于該緩存的副本，且將該第二副本編程到第一部分的第ニ區(qū)塊中。
13.根據(jù)權(quán)利要求11的存儲器，其中 在具有數(shù)據(jù)鎖存器集的集成電路芯片上形成所述存儲器；以及 所述讀取第一副本來檢查錯(cuò)誤的操作還包括 將第一副本和緩存的副本讀取到該數(shù)據(jù)鎖存器集；以及 在該數(shù)據(jù)鎖存器集處比較該第一副本和該緩存的副本。
14.根據(jù)權(quán)利要求11的存儲器，其中 所述預(yù)定時(shí)間是對可能明顯干擾該組輸入數(shù)據(jù)的相鄰存儲器単元的編程的完成。
15.根據(jù)權(quán)利要求11的存儲器，其中 所述預(yù)定時(shí)間是對包含該組輸入數(shù)據(jù)的塊中的所有存儲器単元的編程的完成。
16.根據(jù)權(quán)利要求11的存儲器，還包括 ECC，用于校正至少預(yù)定量的錯(cuò)誤。
17.根據(jù)權(quán)利要求11的存儲器，還包括 ECC，用于校正比預(yù)定數(shù)量的錯(cuò)誤位明顯更大數(shù)量的錯(cuò)誤位。
18.—種存儲器，包括 非易失性存儲器単元的陣列，具有第一和第二部分，所述第一部分具有用比第二部分的錯(cuò)誤余量更大的錯(cuò)誤余量來操作的存儲器単元，并用于緩存輸入數(shù)據(jù)； 控制器，用于控制該存儲器的操作，所述操作包括將ー組輸入數(shù)據(jù)的緩存的副本編程到第一部分中； 將該組輸入數(shù)據(jù)的第一副本編程到第二部分中； 在預(yù)定時(shí)間之后從所述第二部分中讀取第一副本以檢查錯(cuò)誤；以及如果該第一副本中的錯(cuò)誤小于預(yù)定數(shù)量的錯(cuò)誤位，則將該該第一副本標(biāo)識為在隨后的讀取操作中的有效數(shù)據(jù)；否則 將該緩存的副本標(biāo)識為在隨后的讀取操作中的有效數(shù)據(jù)。
19.根據(jù)權(quán)利要求18的存儲器，其中 在具有數(shù)據(jù)鎖存器集的集成電路芯片上形成所述存儲器；以及 所述讀取該第一副本來檢查錯(cuò)誤的操作還包括 將第一副本和緩存的副本讀取到該數(shù)據(jù)鎖存器集；以及 在該數(shù)據(jù)鎖存器集處比較該第一副本和該緩存的副本。
20.根據(jù)權(quán)利要求18的存儲器，其中 所述預(yù)定時(shí)間是對可能明顯干擾該組輸入數(shù)據(jù)的相鄰存儲器単元的編程的完成。
全文摘要
在非易失性存儲器中的數(shù)據(jù)錯(cuò)誤不可避免地隨使用和每個(gè)單元存儲的位的更高密度而增加。為了保證可接受的質(zhì)量，傳統(tǒng)的錯(cuò)誤校正碼(“ECC”)必須校正高達(dá)統(tǒng)計(jì)總體的遠(yuǎn)尾端的最大數(shù)量的錯(cuò)誤位。本方面的存儲器被配置為具有以較少錯(cuò)誤操作但具有較低密度存儲的第一部分以及以更高密度操作但更不強(qiáng)健存儲的第二部分。如果在向第二部分寫入一組數(shù)據(jù)之后發(fā)生(在遠(yuǎn)尾端處的)過量錯(cuò)誤位，則該數(shù)據(jù)被適應(yīng)性地重寫到將產(chǎn)生更少錯(cuò)誤位的第一部分。優(yōu)選地，數(shù)據(jù)初始被寫到也在第一部分中的緩存，以為任何重寫提供源數(shù)據(jù)。因此，可以使用不需要校正遠(yuǎn)尾端的更有效的ECC。
文檔編號G11C16/34GK102667944SQ201080049016
公開日2012年9月12日 申請日期2010年10月22日 優(yōu)先權(quán)日2009年10月28日
發(fā)明者陳健 申請人:桑迪士克科技股份有限公司