專利名稱：一種ecc解碼器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種解碼器，特別是ECC解碼器。
背景技術(shù)：
隨著數(shù)字通信技術(shù)的發(fā)展，為保證數(shù)據(jù)傳輸?shù)恼_性，避免信息在傳輸?shù)倪^(guò)程中 因?yàn)榘l(fā)生錯(cuò)誤而導(dǎo)致數(shù)據(jù)丟失，ECC誤碼糾錯(cuò)技術(shù)也相應(yīng)而生。在NAND FLASH控制器，DVD， DVB等產(chǎn)品中ECC技術(shù)都有應(yīng)用。ECC誤碼糾錯(cuò)技術(shù)主要有漢明碼，RS碼，BCH碼等。漢明碼是線性編碼，其糾錯(cuò)能 力為lbit，BCH碼糾錯(cuò)能力是以bit為單位，可以根據(jù)實(shí)際的需求選擇合適的糾錯(cuò)位數(shù)，RS 碼是BCH碼的擴(kuò)展，其糾錯(cuò)能力可以以若干個(gè)bit為單位。ECC誤碼糾錯(cuò)技術(shù)中，其編碼都比較簡(jiǎn)單，而基于RS碼或BCH碼的解碼過(guò)程主要分 為四個(gè)步驟。第一步為計(jì)算伴隨式即從所收到的信息中找出其中是否存在錯(cuò)誤信息，第二 步為求解關(guān)鍵方程找出錯(cuò)誤位置多項(xiàng)式，第三步為找到錯(cuò)誤多項(xiàng)式的根以便確定錯(cuò)誤值的 位置，第四步為求解錯(cuò)誤值實(shí)現(xiàn)糾錯(cuò)功能。其中以第二步求解關(guān)鍵方程最為關(guān)鍵，且求解過(guò) 程最為復(fù)雜，因此在硬件實(shí)現(xiàn)的過(guò)程中占有了很多的芯片的面積。Berlekamp提出循環(huán)的方 式找到此方程式，并且在 1969 年由 Massey 以 Linear feedbackshift register (LFSR)方 式來(lái)解釋與實(shí)現(xiàn)，后來(lái)被稱為BerIekamp-Massey(BM)算法。由于BM算法中需要用到除法 運(yùn)算，這在硬件實(shí)現(xiàn)過(guò)程中需要用ROM構(gòu)建一個(gè)倒數(shù)表來(lái)實(shí)現(xiàn)。但是這種方法比較耗費(fèi)資 源。于是出現(xiàn)了不需要除法的無(wú)逆的BM算法。如圖2所示無(wú)逆的BM算法可以消除除法運(yùn)算，但是需要增加一些有限域乘法器。 有限域乘法器是ECC解碼器中的一個(gè)重要的元件，這個(gè)元件不但決定整個(gè)ECC解碼器的關(guān) 鍵路徑(critical path)，并且也影響ECC解碼器的大小，從第一個(gè)主要部分計(jì)算伴隨式， 到第四部分計(jì)算錯(cuò)誤值都會(huì)用到有限域乘法器。計(jì)算伴隨式，找出錯(cuò)誤多項(xiàng)式的根，求解 錯(cuò)誤值分使用的是變數(shù)-常數(shù)有限域乘法器，第二部分使用的是變數(shù)乘變數(shù)的有限域乘發(fā) 器，而此變數(shù)乘變數(shù)的有限域乘法器的所消耗的硬件資源最多。
發(fā)明內(nèi)容為克服現(xiàn)有ECC解碼器解關(guān)鍵方程模塊占用硬件資源多的不足，本實(shí)用新型提出 了一種用于ECC解碼器，在不影響系統(tǒng)性能的情況下，減少硬件的資源消耗，達(dá)到優(yōu)化ECC 解碼器面積的目的?！NECC解碼器，包括計(jì)算伴隨式模塊、求解關(guān)鍵方程模塊、找出錯(cuò)誤多項(xiàng)式的根 模塊、求解錯(cuò)誤值模塊，其特征在于所述的求解關(guān)鍵方程模塊包括計(jì)算累加和子模塊、計(jì) 算系數(shù)Coefib子模塊、計(jì)算系數(shù)Coefia子模塊、計(jì)算系數(shù)Ei子模塊；其中所述的計(jì)算伴隨 式模塊所產(chǎn)生的2t個(gè)伴隨式結(jié)果輸入所述的計(jì)算累加和子模塊，計(jì)算累加和子模塊輸出 C到所述的計(jì)算系數(shù)Coefib子模塊和計(jì)算系數(shù)Ei子模塊，輸出ξ H到所述的計(jì)算 系數(shù)Coefia子模塊；所述的計(jì)算系數(shù)Coefib子模塊與所述的計(jì)算系數(shù)Coefia子模塊的輸出與所述的計(jì)算系數(shù)Ei子模塊相連；計(jì)算系數(shù)Ei子模塊的輸出回傳到計(jì)算累加和子模塊、 計(jì)算系數(shù)Coefia子模塊和計(jì)算系數(shù)Coefib子模塊。所述的計(jì)算累加和子模塊包括t個(gè)寄存器SFtl至SFt、t個(gè)寄存器EFtl至EFt、第一 乘法器、第一加法器；其中求解伴隨式模塊產(chǎn)生的2t個(gè)伴隨式結(jié)果分步輸入到t個(gè)寄存器 SF0至SFt中，寄存器SFtl至SFt和寄存器EFtl至EFt中的值一一對(duì)應(yīng)依次輸入第一乘法器相 乘后再輸入第一加法器中，與C相加后結(jié)果存入ξ w，本模塊輸出ξ ^到計(jì)算系數(shù)Coefib 子模塊，輸出ξ'、ξ H到計(jì)算系數(shù)Coefia子模塊。所述的計(jì)算系數(shù)Coefia子模塊包括選擇模塊、t個(gè)寄存器EFtl至EFt和第二乘法 器；其中1]與ξ H輸入選擇模塊，其輸出結(jié)果與t個(gè)寄存器EFtl至EFt中的值輸入第二乘 法器中相乘，得到的t個(gè)結(jié)果Coeftla至Coefta輸入計(jì)算系數(shù)Ei子模塊。所述的計(jì)算系數(shù)Coefib子模塊包括t個(gè)寄存器KFtl至KFt、第三乘法器；其中計(jì)算 累加和子模塊的計(jì)算結(jié)果與寄存器KFtl至KFt中的值相乘，得到的t個(gè)結(jié)果Coefitlb Coefitb 輸入計(jì)算系數(shù)Ei子模塊。所述的計(jì)算系數(shù)Ei子模塊的t個(gè)系數(shù)Coeftlb至Coeftb與t個(gè)系數(shù)Coeftla至 Coefta分別依次輸入第二加法器相加，得到的相加結(jié)果回傳到計(jì)算累加和子模塊、計(jì)算系數(shù) Coefia子模塊和計(jì)算系數(shù)Coefib子模塊。本實(shí)用新型使用了 一個(gè)有限域乘法器以及若干個(gè)有限域加法器，而且有限域乘法 器的數(shù)目不會(huì)隨著ECC糾錯(cuò)位數(shù)的上升而上升，都固定為一個(gè)。有限域加法器的運(yùn)算則比 較簡(jiǎn)單，相對(duì)有限域乘法器的資源則少的多。這樣有效的減少了有限域乘法器的使用，節(jié)省 了硬件資源的消耗。

圖1是ECC解碼模塊圖；圖2是ECC解碼的時(shí)序圖；圖3是現(xiàn)有求解關(guān)鍵方程模塊的硬件實(shí)現(xiàn)結(jié)構(gòu)圖；圖4是本實(shí)用新型求解關(guān)鍵方程模塊的硬件實(shí)現(xiàn)結(jié)構(gòu)圖；圖5是計(jì)算累加和子模塊的具體結(jié)構(gòu)圖；圖6是計(jì)算系數(shù)Coefia子模塊的具體結(jié)構(gòu)圖；圖7為計(jì)算系數(shù)Coefib子模塊的具體結(jié)構(gòu)圖；圖8為計(jì)算系數(shù)Ei子模塊的具體結(jié)構(gòu)圖。
具體實(shí)施方式
以下結(jié)合附圖，說(shuō)明本實(shí)用新型具體實(shí)現(xiàn)方式。 如圖1所示ECC解碼器主要分為計(jì)算伴隨式模塊101、求解關(guān)鍵方程模塊102、找 出錯(cuò)誤多項(xiàng)式的根模塊103、求解錯(cuò)誤值模塊104，本實(shí)用新型是對(duì)ECC解碼器的解關(guān)鍵方 程模塊102做出的改進(jìn)。求解關(guān)鍵方程模塊102是ECC解碼器中電路最為復(fù)雜的部分。其 中計(jì)算伴隨式模塊101的輸出結(jié)果為2t個(gè)伴隨式系數(shù)(S1 ，每3t+3個(gè)周期輸入一個(gè) 到求解關(guān)鍵方程模塊102中。本實(shí)用新型通過(guò)改進(jìn)解關(guān)鍵方程模塊102，將其分為三個(gè)子模 塊，用一個(gè)有限域乘法器來(lái)代替原本的3t+2(t為ECC的糾錯(cuò)位數(shù))個(gè)有限域乘法器，而本模塊102的運(yùn)算時(shí)間擴(kuò)大到2t*(3t+3)個(gè)時(shí)鐘周期。從上面分析可以看出，本實(shí)用新型增加了求解關(guān)鍵方程102的運(yùn)算時(shí)間，不過(guò)并 不會(huì)影響整個(gè)ECC解碼的整體時(shí)間。原因如圖2A所示求解關(guān)鍵方程模塊102在流水線中 所占的時(shí)間最少，即使在這一步增加一些時(shí)間，增加后的流水線時(shí)間示意圖如圖2B所示， 從圖中可以看出對(duì)整個(gè)ECC的解碼時(shí)間沒(méi)有太大的影響。但是以8位ECC解碼為例，可以 節(jié)省求解關(guān)鍵方程模塊102面積50%以上，進(jìn)而節(jié)省芯片成本，減小ECC解碼器功耗。圖3是現(xiàn)有求解關(guān)鍵方程模塊102的硬件實(shí)現(xiàn)結(jié)構(gòu)，從圖中可以看出在該模塊需 要使用3t+2個(gè)有限域乘法器。圖3中h是前面求解伴隨式步驟所產(chǎn)生的2t個(gè)伴隨式系數(shù) (每3t+3個(gè)時(shí)鐘輸入一個(gè)系數(shù))，其中i = 1 2t，EO 肚為錯(cuò)誤多項(xiàng)式的系數(shù)寄存器的 t個(gè)值，ξ表示的是^與Ei相乘(有限域乘法)后，再將t+Ι個(gè)乘積相異或的結(jié)果。根據(jù)圖3實(shí)現(xiàn)方式的特點(diǎn)，3t+2個(gè)有限域乘法器主要可以分成3類，第一類是伴隨 式乘錯(cuò)誤多項(xiàng)式的系數(shù)，第二類是錯(cuò)誤多項(xiàng)式的系數(shù)乘累加器的結(jié)果，第三類是累加器乘 移位寄存器的結(jié)果。圖4為本實(shí)用新型實(shí)現(xiàn)解方程模塊102的子模塊圖。前面求解伴隨式模塊101所 產(chǎn)生的2t個(gè)伴隨式結(jié)果(S1 輸入計(jì)算累加和子模塊401。計(jì)算累加和子模塊401輸 出ξ」到計(jì)算系數(shù)Coefib子模塊402和計(jì)算系數(shù)Ei子模塊404，輸出ξ j、ξ 到計(jì)算系 數(shù)Coefia子模塊403。計(jì)算系數(shù)Coefib子模塊402與計(jì)算系數(shù)Coefia子模塊403的輸出 與計(jì)算系數(shù)Ei子模塊404相連。計(jì)算系數(shù)Ei子模塊404的輸出回傳到計(jì)算累加和子模塊 401、計(jì)算系數(shù)Coefia子模塊403和計(jì)算系數(shù)Coefib子模塊402。圖5是計(jì)算累加和子模塊401的具體結(jié)構(gòu)圖，求解伴隨式模塊401產(chǎn)生的2t個(gè)伴 隨式結(jié)果(Si S2t)按時(shí)鐘周期依次輸入到寄存器SFO到SFt中，SFO SFt寄存器的初 始值為0，當(dāng)Sl輸入SFO中SFl到SFt的值都左移一個(gè)寄存器，SFt被SFt-I中的值覆蓋。 寄存器EFO的初始值為1，寄存器EFl EFt的初始值為0。在寄存器EFO EFt計(jì)算完成 后，即計(jì)算系數(shù)子模塊Ei404算出CoefO Coeft后更具條件復(fù)制到寄存器EFO EFt中 進(jìn)行后面的運(yùn)算。本子模塊按照以下方式運(yùn)算Si和Ei-I —一對(duì)應(yīng)依次輸入第一乘法器 501相乘后其結(jié)果輸入第一加法器502中與ξ 4目加其結(jié)果存入ξ +1，其中Ii的初始值為 0，即ξ°為0。具體運(yùn)算舉例如下Sl與EO輸入第一乘法器501相乘后與ξ °相加，相加后 得到ξ1。S2與El輸入第一乘法器501相乘后與ξ1相加，相加后得到ξ2。依照上述循環(huán) 直到乂與肚-1算出這里有個(gè)雙重循環(huán)，i從1循環(huán)到t，j加1。本模塊輸出ξ ^到計(jì) 算系數(shù)Coefib子模塊402，輸出ξ j、ξ H到計(jì)算系數(shù)Coefia子模塊403。當(dāng)計(jì)算系數(shù)子模 塊404算出肚+1經(jīng)過(guò)選擇后，與El到肚+1進(jìn)入上述循環(huán)。S2輸入SFO中SFl到SFt的值 都左移一個(gè)寄存器，SFt被SFt-I中的值覆蓋。重復(fù)上述運(yùn)算直至S2t運(yùn)算完成得到ξ2\圖6是計(jì)算系數(shù)Coefia子模塊的具體結(jié)構(gòu)圖，本模塊中的寄存器EFO EFt初始 值與循環(huán)方法都與前面所述的計(jì)算累加和相同這里就不再描述，ξ'、ξ H為計(jì)算累加和子 模塊401的計(jì)算結(jié)果，1]與ξ」—1輸入選擇模塊601，選擇模塊根據(jù)無(wú)逆的BM算法的定義， 滿足條件Δ ω興0且2Lh ^ i-1，則選擇ξ \否則選擇ξ H。選擇的結(jié)果分別與寄存器 EF0 EFt中的值輸入第二乘法器602中相乘。例如選擇結(jié)果為ξ j, ξ j就與寄存器EFtl EFt中的每一個(gè)值相乘，S卩ξ'Χ寄存器EFtl中的值、ξ jX寄存器EF1中的值……IjX寄 存器EFt中的值，其結(jié)果Coeftla Coefta輸入計(jì)算系數(shù)Ei子模塊404。[0029]圖7為計(jì)算系數(shù)Coefib子模塊的具體結(jié)構(gòu)圖，ξ J為計(jì)算累加和子模塊401的計(jì) 算結(jié)果，寄存器KFO的初始值為1，寄存器KFl KFt的初始值為0。在寄存器KFO KFt 計(jì)算完成后，即計(jì)算系數(shù)子模塊Ei404算出Coeftl Coeft后，根據(jù)無(wú)逆的BM算法的定義， 滿足條件Δ⑴興O且2、彡i-Ι，則將Coef0 Coeft復(fù)制到寄存器KF0 KFt中進(jìn)行后面 的運(yùn)算，否則將KFtl KFt中現(xiàn)有的值左移一個(gè)寄存器，KFtl補(bǔ)入O。復(fù)制到寄存器KFtl KFt 中進(jìn)行后面的運(yùn)算。此類運(yùn)算的結(jié)果存入寄存器Coeftlb Coeftb中。本模塊的循環(huán)為ξ ^ 與寄存器IcFci kFt中的每一個(gè)值相乘，即ξ'Χ寄存器KFtl中的值、ξ jX寄存器KF1中的 值……I jX寄存器KFt中的值，其結(jié)果Coef0b Coeftb輸入計(jì)算系數(shù)Ei子模塊404。圖8為計(jì)算系數(shù)Ei子模塊的具體結(jié)構(gòu)圖，如圖所示Coeftlb Coeftb與Coeftla Coefta 一一對(duì)應(yīng)相加(有限域加法)得到Coeftl Coeft。判斷計(jì)算累加和子模塊401輸 出的G是否為0，若O O則將Coeftl Coeft回傳到計(jì)算累加和子模塊401、計(jì)算系數(shù) Coefia子模塊403和計(jì)算系數(shù)Coefib子模塊402。若ξ ^ = O則不回傳，計(jì)算累加和子模 塊401、計(jì)算系數(shù)Coefia子模塊403和計(jì)算系數(shù)Coefib子模塊402中使用上次寄存器的值 運(yùn)算，這樣即完成一次運(yùn)算。當(dāng)伴隨式即S1 都移位完成時(shí)，求解關(guān)鍵方程才算全部完 成。輸出Coef(2t)Q Coef(2t)t至找出錯(cuò)誤多項(xiàng)式的根模塊103。在整個(gè)的解碼器實(shí)現(xiàn)的過(guò)程中，使用了一個(gè)有限域乘法器以及若干個(gè)有限域加法 器，而且有限域乘法器的數(shù)目不會(huì)隨著ECC糾錯(cuò)位數(shù)的上升而上升，都固定為一個(gè)。有限域 加法器的運(yùn)算則比較簡(jiǎn)單，相對(duì)有限域乘法器的資源則少的多。這樣有效的減少了有限域 乘法器的使用，節(jié)省了硬件資源的消耗。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本實(shí)用新型所作的進(jìn)一步詳細(xì)說(shuō)明，不能 認(rèn)定本實(shí)用新型的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本實(shí)用新型所屬技術(shù)領(lǐng)域的普通技術(shù) 人員來(lái)說(shuō)，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視 為屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種ECC解碼器，包括計(jì)算伴隨式模塊、求解關(guān)鍵方程模塊、找出錯(cuò)誤多項(xiàng)式的根模 塊、求解錯(cuò)誤值模塊，其特征在于所述的求解關(guān)鍵方程模塊包括計(jì)算累加和子模塊、計(jì)算 系數(shù)Coefib子模塊、計(jì)算系數(shù)Coefia子模塊、計(jì)算系數(shù)Ei子模塊；其中所述的計(jì)算伴隨式 模塊所產(chǎn)生的2t個(gè)伴隨式結(jié)果輸入所述的計(jì)算累加和子模塊，計(jì)算累加和子模塊輸出ξ J 到所述的計(jì)算系數(shù)Coefib子模塊和計(jì)算系數(shù)Ei子模塊，輸出ξ J； 到所述的計(jì)算系數(shù) Coefia子模塊；所述的計(jì)算系數(shù)Coefib子模塊與所述的計(jì)算系數(shù)Coefia子模塊的輸出與 所述的計(jì)算系數(shù)Ei子模塊相連；計(jì)算系數(shù)Ei子模塊的輸出回傳到計(jì)算累加和子模塊、計(jì)算 系數(shù)Coefia子模塊和計(jì)算系數(shù)Coefib子模塊。
2.根據(jù)權(quán)利要求1所述的一種ECC解碼器，其特征在于所述的計(jì)算累加和子模塊包 括t個(gè)寄存器SFtl至SFt、t個(gè)寄存器EFtl至EFt、第一乘法器、第一加法器；其中求解伴隨式 模塊產(chǎn)生的2t個(gè)伴隨式結(jié)果分步輸入到t個(gè)寄存器SFtl至SFt中，寄存器SFtl至SFt和寄 存器EFtl至EFt中的值一一對(duì)應(yīng)依次輸入第一乘法器相乘后再輸入第一加法器中，與V相 加后結(jié)果存入ξ w，本模塊輸出ξ ^到計(jì)算系數(shù)Coefib子模塊，輸出ξ η到計(jì)算系數(shù) Coefia子模塊。
3.根據(jù)權(quán)利要求1所述的一種ECC解碼器，其特征在于所述的計(jì)算系數(shù)Coefia子模 塊包括選擇模塊、t個(gè)寄存器EFtl至EFt和第二乘法器；其中C與ξ J"1輸入選擇模塊，其 輸出結(jié)果與t個(gè)寄存器EFtl至EFt中的值輸入第二乘法器中相乘，得到的t個(gè)結(jié)果Coeftla至 Coefta輸入計(jì)算系數(shù)Ei子模塊。
4.根據(jù)權(quán)利要求1所述的一種ECC解碼器，其特征在于所述的計(jì)算系數(shù)Coefib子 模塊包括t個(gè)寄存器KFtl至KFt、第三乘法器；其中計(jì)算累加和子模塊的計(jì)算結(jié)果與寄存器 KF0至KFt中的值相乘，得到的t個(gè)結(jié)果Coeftlb Coefitb輸入計(jì)算系數(shù)Ei子模塊。
5.根據(jù)權(quán)利要求1所述的一種ECC解碼器，其特征在于所述的計(jì)算系數(shù)Ei子模塊的 t個(gè)系數(shù)Coeftlb至Coeftb與t個(gè)系數(shù)Coeftla至Coefta分別依次輸入第二加法器相加，得到 的相加結(jié)果回傳到計(jì)算累加和子模塊、計(jì)算系數(shù)Coefia子模塊和計(jì)算系數(shù)Coefib子模塊。
專利摘要本實(shí)用新型公開(kāi)了一種ECC解碼器，該解碼器的求解伴隨式模塊所產(chǎn)生的2t個(gè)伴隨式結(jié)果輸入計(jì)算累加和子模塊，計(jì)算累加和子模塊輸出ξj到計(jì)算系數(shù)Coefib子模塊和計(jì)算系數(shù)Ei子模塊，輸出ξi、ξi-1到計(jì)算系數(shù)Coefia子模塊；計(jì)算系數(shù)Coefib子模塊與計(jì)算系數(shù)Coefia子模塊的輸出與計(jì)算系數(shù)Ei子模塊相連。計(jì)算系數(shù)Ei子模塊的輸出回傳到計(jì)算累加和子模塊、計(jì)算系數(shù)Coefia子模塊和計(jì)算系數(shù)Coefib子模塊。本實(shí)用新型采用了改變ECC解碼器中求解關(guān)鍵方程的實(shí)現(xiàn)結(jié)構(gòu)的方法，在不影響系統(tǒng)性能的基礎(chǔ)上，有效的優(yōu)化了ECC解碼器的面積。
文檔編號(hào)G11B20/18GK201887750SQ20102022064
公開(kāi)日2011年6月29日 申請(qǐng)日期2010年6月9日 優(yōu)先權(quán)日2010年6月9日
發(fā)明者劉俊秀, 李漢光, 石嶺, 陳志 申請(qǐng)人:深圳艾科創(chuàng)新微電子有限公司